JPH09140163A - アーム短絡抑制回路を備えた２石式ハーフブリッジ形レギュレータ - Google Patents
アーム短絡抑制回路を備えた２石式ハーフブリッジ形レギュレータInfo
- Publication number
- JPH09140163A JPH09140163A JP7317139A JP31713995A JPH09140163A JP H09140163 A JPH09140163 A JP H09140163A JP 7317139 A JP7317139 A JP 7317139A JP 31713995 A JP31713995 A JP 31713995A JP H09140163 A JPH09140163 A JP H09140163A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor switches
- series
- bridge type
- arm short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 アーム短絡を抑制して高速スイッチングを可
能とし、回路の簡素化と低価格化を図る。 【解決手段】 直列接続した２つの半導体スイッチ１と
２の両端に直列接続した２つのコンデンサ３と４の両端
を並列接続すると共に、前記２つの半導体スイッチ１と
２の接続点と２つのコンデンサ３と４の接続点とを出力
トランス１５の１次側コイルの一端に夫々接続して構成
した２石式ハーフブリッジ形レギュレータにおいて、前
記半導体スイッチ１と２を接続したアーム部に半導体ス
イッチ１と直列にビーズ形コア１４を挿入したものであ
る。また前記半導体スイッチ１と２のゲート駆動回路
は、極性の異なる２つの２次側コイルを備えたパルスト
ランス７からのパルスを入力し、交互にオン・オフ制御
される。
能とし、回路の簡素化と低価格化を図る。 【解決手段】 直列接続した２つの半導体スイッチ１と
２の両端に直列接続した２つのコンデンサ３と４の両端
を並列接続すると共に、前記２つの半導体スイッチ１と
２の接続点と２つのコンデンサ３と４の接続点とを出力
トランス１５の１次側コイルの一端に夫々接続して構成
した２石式ハーフブリッジ形レギュレータにおいて、前
記半導体スイッチ１と２を接続したアーム部に半導体ス
イッチ１と直列にビーズ形コア１４を挿入したものであ
る。また前記半導体スイッチ１と２のゲート駆動回路
は、極性の異なる２つの２次側コイルを備えたパルスト
ランス７からのパルスを入力し、交互にオン・オフ制御
される。
Description
【０００１】
【発明の属する技術分野】本発明は、アーム短絡抑制回
路を備えた２石式ハーフブリッジ形レギュレータに関す
る。
路を備えた２石式ハーフブリッジ形レギュレータに関す
る。
【０００２】
【従来の技術】従来技術による２石式ハーフブリッジ形
レギュレータの回路構成は図３に示す通りである。図３
において、直列接続した２つの半導体スイッチ１０１と
１０２の両端には抵抗１０５と１０６を夫々並列接続し
た２つのコンデンサ１０３と１０４の直列回路の両端が
並列接続してあり、半導体スイッチ１０１と１０２の接
続点とコンデンサ１０３と１０４の接続点は出力トラン
ス１１３の１次側コイルの一端に夫々接続してある。ま
た、出力トランス１１３の２次側には２つのダイオード
１１４と１１５より成る整流回路およびリアクタ１１６
と並列コンデンサ１１７より成る平滑回路が接続してあ
り、２石式ハーフブリッジ形レギュレータを構成してい
る。
レギュレータの回路構成は図３に示す通りである。図３
において、直列接続した２つの半導体スイッチ１０１と
１０２の両端には抵抗１０５と１０６を夫々並列接続し
た２つのコンデンサ１０３と１０４の直列回路の両端が
並列接続してあり、半導体スイッチ１０１と１０２の接
続点とコンデンサ１０３と１０４の接続点は出力トラン
ス１１３の１次側コイルの一端に夫々接続してある。ま
た、出力トランス１１３の２次側には２つのダイオード
１１４と１１５より成る整流回路およびリアクタ１１６
と並列コンデンサ１１７より成る平滑回路が接続してあ
り、２石式ハーフブリッジ形レギュレータを構成してい
る。
【０００３】半導体スイッチ１０１と１０２は夫々単独
のゲート駆動回路を備えており、半導体スイッチ１０１
と１０２を交互にオン・オフ制御している。即ち、スイ
ッチング素子１１１を１次側コイルに接続したパルスト
ランス１０７の２次側コイルは抵抗１０９を介して半導
体スイッチ１０１のゲート回路に接続してあり、また、
スイッチング素子１１２を１次側コイルに接続したパル
ストランス１０８の２次側コイルは抵抗１１０を介して
半導体スイッチ１０２のゲート回路に接続してある。
のゲート駆動回路を備えており、半導体スイッチ１０１
と１０２を交互にオン・オフ制御している。即ち、スイ
ッチング素子１１１を１次側コイルに接続したパルスト
ランス１０７の２次側コイルは抵抗１０９を介して半導
体スイッチ１０１のゲート回路に接続してあり、また、
スイッチング素子１１２を１次側コイルに接続したパル
ストランス１０８の２次側コイルは抵抗１１０を介して
半導体スイッチ１０２のゲート回路に接続してある。
【０００４】
【発明が解決しようとする課題】上述した２つの半導体
スイッチはＭＯＳ−ＦＥＴによって構成しているので、
ＭＯＳ−ＦＥＴの特性からデッドタイムを設けて交互に
オン・オフ制御させないとアーム短絡が発生する虞れが
ある。このためには、ＭＯＳ−ＦＥＴのゲート駆動回路
にデッドタイム回路を設ける必要があり、回路構成が複
雑になるばかりでなく、高速スイッチングが困難になる
欠点があった。
スイッチはＭＯＳ−ＦＥＴによって構成しているので、
ＭＯＳ−ＦＥＴの特性からデッドタイムを設けて交互に
オン・オフ制御させないとアーム短絡が発生する虞れが
ある。このためには、ＭＯＳ−ＦＥＴのゲート駆動回路
にデッドタイム回路を設ける必要があり、回路構成が複
雑になるばかりでなく、高速スイッチングが困難になる
欠点があった。
【０００５】また、ゲート駆動回路を簡略化するため
に、１つのパルストランスに設けた２つの２次側コイル
を２つの半導体スイッチのゲート回路に夫々接続し、２
つの半導体スイッチを交互にオン・オフ制御する場合に
おいて、１つの半導体スイッチをオフとするために逆バ
イアスを印加すると、この半導体スイッチがオフすると
同時にもう１つの半導体スイッチがオンとなる虞れがあ
る。これを避けるために夫々独立した２つのパルストラ
ンスを設け、夫々別個のゲート駆動回路によって交互干
渉が生じないようにしていた。
に、１つのパルストランスに設けた２つの２次側コイル
を２つの半導体スイッチのゲート回路に夫々接続し、２
つの半導体スイッチを交互にオン・オフ制御する場合に
おいて、１つの半導体スイッチをオフとするために逆バ
イアスを印加すると、この半導体スイッチがオフすると
同時にもう１つの半導体スイッチがオンとなる虞れがあ
る。これを避けるために夫々独立した２つのパルストラ
ンスを設け、夫々別個のゲート駆動回路によって交互干
渉が生じないようにしていた。
【０００６】本発明は、上述した従来技術による欠点を
解消するためなされたものであって、アーム短絡を発生
することなしに高速スイッチングが可能であり、また、
ゲート駆動回路を含めた回路構成を簡素化した２石式ハ
ーフブリッジ形レギュレータを提供しようとするもので
ある。
解消するためなされたものであって、アーム短絡を発生
することなしに高速スイッチングが可能であり、また、
ゲート駆動回路を含めた回路構成を簡素化した２石式ハ
ーフブリッジ形レギュレータを提供しようとするもので
ある。
【０００７】
【課題を解決するための手段】本発明は、２石式ハーフ
ブリッジ形レギュレータにおける半導体スイッチを接続
して構成したアーム部にビーズ形コアを半導体スイッチ
と直列に挿入してアーム短絡抑制回路を構成すると共
に、極性の異なる２つの２次側コイルを備えた１つのパ
ルストランスによって２つの半導体スイッチを交互にオ
ン・オフ制御するようにした。
ブリッジ形レギュレータにおける半導体スイッチを接続
して構成したアーム部にビーズ形コアを半導体スイッチ
と直列に挿入してアーム短絡抑制回路を構成すると共
に、極性の異なる２つの２次側コイルを備えた１つのパ
ルストランスによって２つの半導体スイッチを交互にオ
ン・オフ制御するようにした。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。本発明による２石式ハーフブ
リッジ形レギュレータの回路構成は図１に示す通りであ
る。図１において、直列接続した２つの半導体スイッチ
１と２の両端には、抵抗５を並列接続したコンデンサ３
と抵抗６を並列接続したコンデンサ４との直列回路の両
端が並列接続してあり、半導体スイッチ１が接続してあ
るアーム部にはビーズ形コア１４が直列に挿入してあ
る。２つの半導体スイッチ１と２の接続点と２つの直列
接続したコンデンサ３と４の接続点は出力トランス１５
の１次側コイルの一端に夫々接続してある。出力トラン
ス１５の２次側には２つのダイオード１６と１７より成
る整流回路およびリアクタ１８と並列コンデンサ１９よ
り成る平滑回路が接続してあり、１次側に接続してある
２つの半導体スイッチ１と２および２つの並列コンデン
サ３と４とによって２石式ハーフブリッジ形レギュレー
タを構成している。
を参照しながら説明する。本発明による２石式ハーフブ
リッジ形レギュレータの回路構成は図１に示す通りであ
る。図１において、直列接続した２つの半導体スイッチ
１と２の両端には、抵抗５を並列接続したコンデンサ３
と抵抗６を並列接続したコンデンサ４との直列回路の両
端が並列接続してあり、半導体スイッチ１が接続してあ
るアーム部にはビーズ形コア１４が直列に挿入してあ
る。２つの半導体スイッチ１と２の接続点と２つの直列
接続したコンデンサ３と４の接続点は出力トランス１５
の１次側コイルの一端に夫々接続してある。出力トラン
ス１５の２次側には２つのダイオード１６と１７より成
る整流回路およびリアクタ１８と並列コンデンサ１９よ
り成る平滑回路が接続してあり、１次側に接続してある
２つの半導体スイッチ１と２および２つの並列コンデン
サ３と４とによって２石式ハーフブリッジ形レギュレー
タを構成している。
【０００９】図２に示すように、ＭＯＳ−ＦＥＴより成
る半導体スイッチ１と２を駆動するゲート信号は、パル
ストランス７の２次側コイル９と１０から交互に供給さ
れる。即ち、パルス発生源１１からの出力パルスはパル
ストランス７の１次側コイル８に入力し、極性の異なる
２つの２次側コイル９と１０から夫々抵抗１２と１３を
介して半導体スイッチ１と２のゲート回路に供給され、
半導体スイッチ１と２を交互にオン・オフ制御する。半
導体スイッチ１と２はＭＯＳ−ＦＥＴで構成しているの
で、ＭＯＳ−ＦＥＴの特性上デッドタイムを設けないと
アーム短絡が発生するが、半導体スイッチ１のアーム部
にはビーズ形コア１４が直列に挿入してあるので、アー
ム短絡電流は抑制される。即ち、半導体スイッチ１と２
のドレイン電流の立上り部と立下り部には抑制された短
絡電流が重畳され、図２に示すようになる。上述した２
つのドレイン電流は並列コンデンサ３と４によって平滑
され、出力トランス１５の１次側へ伝送される。ビーズ
形コア１４のインダクタンス値としては約０．１μＨ程
度でかなりの短絡電流抑制効果があり、容易に実装でき
るので省スペースに役立つ。また、半導体スイッチ１と
２のゲート駆動信号を１つのパルストランスから分岐さ
せて供給するようにしても支障ないので、ゲート駆動回
路を簡素化できる。
る半導体スイッチ１と２を駆動するゲート信号は、パル
ストランス７の２次側コイル９と１０から交互に供給さ
れる。即ち、パルス発生源１１からの出力パルスはパル
ストランス７の１次側コイル８に入力し、極性の異なる
２つの２次側コイル９と１０から夫々抵抗１２と１３を
介して半導体スイッチ１と２のゲート回路に供給され、
半導体スイッチ１と２を交互にオン・オフ制御する。半
導体スイッチ１と２はＭＯＳ−ＦＥＴで構成しているの
で、ＭＯＳ−ＦＥＴの特性上デッドタイムを設けないと
アーム短絡が発生するが、半導体スイッチ１のアーム部
にはビーズ形コア１４が直列に挿入してあるので、アー
ム短絡電流は抑制される。即ち、半導体スイッチ１と２
のドレイン電流の立上り部と立下り部には抑制された短
絡電流が重畳され、図２に示すようになる。上述した２
つのドレイン電流は並列コンデンサ３と４によって平滑
され、出力トランス１５の１次側へ伝送される。ビーズ
形コア１４のインダクタンス値としては約０．１μＨ程
度でかなりの短絡電流抑制効果があり、容易に実装でき
るので省スペースに役立つ。また、半導体スイッチ１と
２のゲート駆動信号を１つのパルストランスから分岐さ
せて供給するようにしても支障ないので、ゲート駆動回
路を簡素化できる。
【００１０】
【発明の効果】以上説明したように、本発明に係るアー
ム短絡抑制回路を備えた２石式ハーフブリッジ形レギュ
レータは、ハーフブリッジ接続したアーム部に半導体ス
イッチと直列にビーズ形コアを挿入することによって、
アーム短絡の発生を抑制できるので高速スイッチングが
可能となる。また、半導体スイッチのゲート駆動回路も
極性の異なる２つの２次側コイルを備えた１つのパルス
トランスによって構成できるので全体の回路構成も簡素
化され、低価格化を実現できる。
ム短絡抑制回路を備えた２石式ハーフブリッジ形レギュ
レータは、ハーフブリッジ接続したアーム部に半導体ス
イッチと直列にビーズ形コアを挿入することによって、
アーム短絡の発生を抑制できるので高速スイッチングが
可能となる。また、半導体スイッチのゲート駆動回路も
極性の異なる２つの２次側コイルを備えた１つのパルス
トランスによって構成できるので全体の回路構成も簡素
化され、低価格化を実現できる。
【図１】本発明に係るアーム短絡抑制回路を備えた２石
式ハーフブリッジ形レギュレータの回路構成を示すブロ
ック図。
式ハーフブリッジ形レギュレータの回路構成を示すブロ
ック図。
【図２】波形図。
【図３】従来の２石式ハーフブリッジ形レギュレータの
回路構成を示すブロック図。
回路構成を示すブロック図。
１，２ 半導体スイッチ ３，４，１９ コンデンサ ５，６，１２，１３ 抵抗 ７，１５ トランス １１ パルス発生源 １４，１８ リアクタ １６，１７，１９，２０ ダイオード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 7/5387 9181−5Ｈ Ｈ０２Ｍ 7/5387 Ａ
Claims (2)
- 【請求項１】 直列接続した２つの半導体スイッチの両
端に抵抗を夫々並列接続した２つのコンデンサより成る
直列回路の両端を並列接続すると共に、前記２つの半導
体スイッチ同士の接続点と前記２つのコンデンサ同士の
接続点とを２次側に整流回路と平滑回路を備えた出力ト
ランスの１次側コイルの一端に夫々接続して構成した２
石式ハーフブリッジ形レギュレータにおいて、前記半導
体スイッチを夫々接続して構成したアーム部に、前記半
導体スイッチと直列にビーズ形コアを挿入することによ
りアーム短絡抑制回路を構成したことを特徴とするアー
ム短絡抑制回路を備えた２石式ハーフブリッジ形レギュ
レータ。 - 【請求項２】 極性の異なる２つの２次側コイルを備え
たパルストランスを設け、前記２つの２次側コイルを直
列抵抗を介して２つの半導体スイッチのゲート回路に夫
々接続し、前記パルストランスが出力するパルスにより
前記半導体スイッチを交互にオン・オフ制御することを
特徴とする請求項１に記載のアーム短絡抑制回路を備え
た２石式ハーフブリッジ形レギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317139A JPH09140163A (ja) | 1995-11-10 | 1995-11-10 | アーム短絡抑制回路を備えた２石式ハーフブリッジ形レギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317139A JPH09140163A (ja) | 1995-11-10 | 1995-11-10 | アーム短絡抑制回路を備えた２石式ハーフブリッジ形レギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09140163A true JPH09140163A (ja) | 1997-05-27 |
Family
ID=18084887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7317139A Pending JPH09140163A (ja) | 1995-11-10 | 1995-11-10 | アーム短絡抑制回路を備えた２石式ハーフブリッジ形レギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09140163A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007325332A (ja) * | 2006-05-30 | 2007-12-13 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
| JP2008017653A (ja) * | 2006-07-07 | 2008-01-24 | Fuji Electric Device Technology Co Ltd | パワーエレクトロニクス機器 |
| US9887635B2 (en) | 2013-03-22 | 2018-02-06 | Fujitsu Limited | Double-ended forward converter and power supply device |
-
1995
- 1995-11-10 JP JP7317139A patent/JPH09140163A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007325332A (ja) * | 2006-05-30 | 2007-12-13 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
| JP2008017653A (ja) * | 2006-07-07 | 2008-01-24 | Fuji Electric Device Technology Co Ltd | パワーエレクトロニクス機器 |
| US9887635B2 (en) | 2013-03-22 | 2018-02-06 | Fujitsu Limited | Double-ended forward converter and power supply device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1055280B1 (en) | Self-drive synchronous rectification scheme | |
| US6061254A (en) | Forward converter with active clamp circuit | |
| US6188592B1 (en) | Externally-driven scheme for synchronous rectification | |
| JPS62500278A (ja) | エネルギ−回収スナッバ− | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| CN1192473C (zh) | 谐振型开关电源 | |
| US5640318A (en) | Forward converter for off-line applications | |
| US5801932A (en) | Interleaved current-fed forward converter | |
| JP2579077B2 (ja) | インバータ溶接電源 | |
| JP2513381B2 (ja) | 電源回路 | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JPH0937555A (ja) | 直流コンバータ装置 | |
| JPS60106364A (ja) | Ｄｃ／ｄｃコンバ−タ | |
| JP3063823B2 (ja) | 電源回路 | |
| JPH05260739A (ja) | フォワードコンバータ | |
| US5086381A (en) | DC-DC converter | |
| JPH11178334A (ja) | 同期整流回路、これを備えたフォワードコンバータおよび同期整流方法 | |
| JPS646628B2 (ja) | ||
| JP3107457B2 (ja) | スイッチング電源装置 | |
| JPH02179269A (ja) | 電源装置 | |
| JP2024130832A (ja) | 電力変換装置及びその制御方法 | |
| JPH09163731A (ja) | Ｍｏｓｆｅｔ同期整流器 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JP2006197673A (ja) | スイッチング電源装置 | |
| JPH0654529A (ja) | 電圧共振型スイッチングレギュレータ |