JPH0654529A - 電圧共振型スイッチングレギュレータ - Google Patents
電圧共振型スイッチングレギュレータInfo
- Publication number
- JPH0654529A JPH0654529A JP4201009A JP20100992A JPH0654529A JP H0654529 A JPH0654529 A JP H0654529A JP 4201009 A JP4201009 A JP 4201009A JP 20100992 A JP20100992 A JP 20100992A JP H0654529 A JPH0654529 A JP H0654529A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resonance
- current
- winding
- saturable reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【目的】 コンバータトランスを大型化することなく、
負荷電流を増やすことのできる電圧共振型スイッチング
レギュレータを提供する。 【構成】 コンバータトランスＴ１の２次側の、オン−
オン巻線Ｎ３に直列にスイッチ手段として可飽和リアク
トルＬ２を接続する。可飽和リアクトルＬ２は、抵抗Ｒ
１を通る電流により所要のリセットが行われる。この構
成により、共振電流がキャパシタＣ１から電源Ｖｉｎに
流れている所要期間中、可飽和リアクトルＬ２により整
流ダイオードＤ１への電圧印加を阻止し、オン−オン巻
線電流による共振電流への干渉をなくすることができる
ので、共振波形は正弦波に近づきゼロクロス条件が確保
でき、負荷電流を増やすことができる。
負荷電流を増やすことのできる電圧共振型スイッチング
レギュレータを提供する。 【構成】 コンバータトランスＴ１の２次側の、オン−
オン巻線Ｎ３に直列にスイッチ手段として可飽和リアク
トルＬ２を接続する。可飽和リアクトルＬ２は、抵抗Ｒ
１を通る電流により所要のリセットが行われる。この構
成により、共振電流がキャパシタＣ１から電源Ｖｉｎに
流れている所要期間中、可飽和リアクトルＬ２により整
流ダイオードＤ１への電圧印加を阻止し、オン−オン巻
線電流による共振電流への干渉をなくすることができる
ので、共振波形は正弦波に近づきゼロクロス条件が確保
でき、負荷電流を増やすことができる。
Description
【０００１】
【産業上の利用分野】本発明は、複写機，プリンタ等に
好適な電圧共振型スイッチングレギュレータに関するも
のである。
好適な電圧共振型スイッチングレギュレータに関するも
のである。
【０００２】
【従来の技術】従来、電圧共振型スイッチングレギュレ
ータは、複写機の帯電器やＣＲＴの水平偏向電圧などの
高圧を発生する装置として広く用いられている。図８に
示すようなこの種装置の多くはコンバータトランスの１
次側巻線に対する電力の印加を、トランジスタ等による
スイッチング手段により断続して２次側に巻線比に応じ
た電圧を発生するように構成されている。
ータは、複写機の帯電器やＣＲＴの水平偏向電圧などの
高圧を発生する装置として広く用いられている。図８に
示すようなこの種装置の多くはコンバータトランスの１
次側巻線に対する電力の印加を、トランジスタ等による
スイッチング手段により断続して２次側に巻線比に応じ
た電圧を発生するように構成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、図８に
おいて２次側のオン／オン巻線（Ｎ３）よりの負荷電流
を増やしていくと、徐々に電圧のゼロクロス条件が満た
されなくなり電力をとれなくなるという問題がある。
おいて２次側のオン／オン巻線（Ｎ３）よりの負荷電流
を増やしていくと、徐々に電圧のゼロクロス条件が満た
されなくなり電力をとれなくなるという問題がある。
【０００４】本発明は、この問題を解決するためなされ
たもので、コンバータトランスを大型化することなく、
負荷電流を増やすことのできる電圧共振型スイッチング
レギュレータを提供することを目的とするものである。
たもので、コンバータトランスを大型化することなく、
負荷電流を増やすことのできる電圧共振型スイッチング
レギュレータを提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明では前記目的を達
成するため、電圧共振型レギュレータを次の（１），
（２）のとおりに構成する。
成するため、電圧共振型レギュレータを次の（１），
（２）のとおりに構成する。
【０００６】（１）コンバータトランスの２次側のオン
−オン巻線から負荷電流をとる電圧共振型スイッチング
レギュレータであって、前記オン−オン巻線に直列に接
続したスイッチ手段と、このスイッチ手段を、各共振電
圧パルスの初めの所要の期間および／または終りの所要
期間だけオフするよう制御する制御手段とを備えた電圧
共振型スイッチングレギュレータ。
−オン巻線から負荷電流をとる電圧共振型スイッチング
レギュレータであって、前記オン−オン巻線に直列に接
続したスイッチ手段と、このスイッチ手段を、各共振電
圧パルスの初めの所要の期間および／または終りの所要
期間だけオフするよう制御する制御手段とを備えた電圧
共振型スイッチングレギュレータ。
【０００７】（２）スイッチ手段は、リセット手段を有
する可飽和リアクトルである前記（１）記載の電圧共振
型スイッチングレギュレータ。
する可飽和リアクトルである前記（１）記載の電圧共振
型スイッチングレギュレータ。
【０００８】
【作用】前記（１），（２）の構成により、各電圧共振
パルスの初めおよび／または終りの所要期間だけ、コン
バータトランスの２次側のオン−オン巻線の電流が遮断
され、電圧のゼロクロス条件が満たされる。
パルスの初めおよび／または終りの所要期間だけ、コン
バータトランスの２次側のオン−オン巻線の電流が遮断
され、電圧のゼロクロス条件が満たされる。
【０００９】
【実施例】以下実施例により本発明を詳しく説明する。
【００１０】（実施例１）図１は、実施例１である“電
圧共振型スイッチングレギュレータ”の回路図である。
圧共振型スイッチングレギュレータ”の回路図である。
【００１１】同図において、Ｔ１はコンバータトランス
である。コンバータトランスＴ１の１次巻線Ｎ１の一端
は電源電圧Ｖｉｎに接続され、他端はスイッチング素子
であるＦＥＴ（電界効果トランジスタ）Ｑ１のドレイン
に接続される。このＦＥＴ・Ｑ１のソースは接地されて
いる。ＦＥＴ・Ｑ１がスイッチングすることにより２次
巻線Ｎ２，Ｎ３には巻線比に応じた電圧が発生する。２
次巻線Ｎ３の一端は可飽和リアクトルＬ２を通して整流
ダイオードＤ１のアノードに接続され、他端はＣＯＭ電
位点に接続される。整流ダイオードＤ１のカソードはフ
ライホイールダイオードＤ２のカソードとチョークコイ
ルＬ１の一端に接続される。チョークコイルＬ１の他端
は出力コンデンサＣ２の一端に接続される。フライホイ
ールダイオードＤ２，コンデンサＣ２の他端はＣＯＭ電
位点に接続される。整流ダイオードＤ１のアノードとＶ
１出力端間に、可飽和リアクトルＬ２をリセットできる
ように、ダイオードＤ４，抵抗Ｒ１が直列に接続され
る。巻線Ｎ２は２次側主巻線であり、その出力を整流・
平滑した電圧を定電圧化するためにＰＷＭ（パルス幅変
調）制御回路１を用いてＦＥＴ・Ｑ１のスイッチングの
デューティを変化させている。
である。コンバータトランスＴ１の１次巻線Ｎ１の一端
は電源電圧Ｖｉｎに接続され、他端はスイッチング素子
であるＦＥＴ（電界効果トランジスタ）Ｑ１のドレイン
に接続される。このＦＥＴ・Ｑ１のソースは接地されて
いる。ＦＥＴ・Ｑ１がスイッチングすることにより２次
巻線Ｎ２，Ｎ３には巻線比に応じた電圧が発生する。２
次巻線Ｎ３の一端は可飽和リアクトルＬ２を通して整流
ダイオードＤ１のアノードに接続され、他端はＣＯＭ電
位点に接続される。整流ダイオードＤ１のカソードはフ
ライホイールダイオードＤ２のカソードとチョークコイ
ルＬ１の一端に接続される。チョークコイルＬ１の他端
は出力コンデンサＣ２の一端に接続される。フライホイ
ールダイオードＤ２，コンデンサＣ２の他端はＣＯＭ電
位点に接続される。整流ダイオードＤ１のアノードとＶ
１出力端間に、可飽和リアクトルＬ２をリセットできる
ように、ダイオードＤ４，抵抗Ｒ１が直列に接続され
る。巻線Ｎ２は２次側主巻線であり、その出力を整流・
平滑した電圧を定電圧化するためにＰＷＭ（パルス幅変
調）制御回路１を用いてＦＥＴ・Ｑ１のスイッチングの
デューティを変化させている。
【００１２】以下、回路動作を説明する。もし、可飽和
リアクトルＬ２がショート、ダイオードＤ４，抵抗Ｒ１
の回路がオープンならば、共振電圧（Ｑ１・Ｄ−Ｓ間）
は図２に示すように巻線Ｎ３側の負荷を大きくするにし
たがいゼロクロスしなくなり、電力の伝達ができなくな
る。
リアクトルＬ２がショート、ダイオードＤ４，抵抗Ｒ１
の回路がオープンならば、共振電圧（Ｑ１・Ｄ−Ｓ間）
は図２に示すように巻線Ｎ３側の負荷を大きくするにし
たがいゼロクロスしなくなり、電力の伝達ができなくな
る。
【００１３】その原因は、共振電圧がＶｉｎ以下の期間
には、オン−オン側出力のフォワード側ダイオードＤ１
がオンしてしまうからであり、以下の２つの期間が存在
する。
には、オン−オン側出力のフォワード側ダイオードＤ１
がオンしてしまうからであり、以下の２つの期間が存在
する。
【００１４】Ｑ１オフかつ共振電圧ＶＤＳ（Ｑ１・Ｄ
−Ｓ間）＜Ｖｉｎかつ共振電圧がＣ１からＶｉｎへ流れ
ている期間（図２で期間Ａ） 共振電流Ｉ（ＲＥＳ）は、キャパシタＣ１からＶｉｎに
流れている。一方、オン−オン側電流Ｉｐ（ｏｎ／ｏ
ｎ）（１次側換算値）はＩｏ＊（Ｎｓ／Ｎｐ）の大きさ
でＶｉｎからキャパシタＣ１へ流れようとする。したが
って、共振電流（キャパシタＣ１からＶｉｎに流れる方
向）は見掛け上小さくなり、キャパシタＣ１の電圧の下
降がにぶり、ゼロクロスしにくくなる。
−Ｓ間）＜Ｖｉｎかつ共振電圧がＣ１からＶｉｎへ流れ
ている期間（図２で期間Ａ） 共振電流Ｉ（ＲＥＳ）は、キャパシタＣ１からＶｉｎに
流れている。一方、オン−オン側電流Ｉｐ（ｏｎ／ｏ
ｎ）（１次側換算値）はＩｏ＊（Ｎｓ／Ｎｐ）の大きさ
でＶｉｎからキャパシタＣ１へ流れようとする。したが
って、共振電流（キャパシタＣ１からＶｉｎに流れる方
向）は見掛け上小さくなり、キャパシタＣ１の電圧の下
降がにぶり、ゼロクロスしにくくなる。
【００１５】Ｑ１オフかつ共振電圧ＶＤＳ（Ｑ１・Ｄ
−Ｓ間）＜Ｖｉｎかつ共振電流がＶｉｎからキャパシタ
Ｃ１へ流れている期間（図２で期間Ｂ） 共振電流Ｉ（ＲＥＳ）とオン−オン側巻線（Ｎ３）の負
荷電流Ｉｐ（ｏｎ／ｏｎ）は、ともにキャパシタＣ１へ
流れ込む方向に強め合い共振電圧ＶＤＳの立上がり傾斜
がきつくなる。
−Ｓ間）＜Ｖｉｎかつ共振電流がＶｉｎからキャパシタ
Ｃ１へ流れている期間（図２で期間Ｂ） 共振電流Ｉ（ＲＥＳ）とオン−オン側巻線（Ｎ３）の負
荷電流Ｉｐ（ｏｎ／ｏｎ）は、ともにキャパシタＣ１へ
流れ込む方向に強め合い共振電圧ＶＤＳの立上がり傾斜
がきつくなる。
【００１６】以上，により、共振電圧ＶＤＳはオン
−オン側巻線（Ｎ３）から負荷電流を取っていくにした
がい、正弦波からはずれてしまい、ついには、ゼロクロ
スしなくなる。
−オン側巻線（Ｎ３）から負荷電流を取っていくにした
がい、正弦波からはずれてしまい、ついには、ゼロクロ
スしなくなる。
【００１７】この対策としては、次の（１），（２）な
どの手法が考えられ、本発明は（２）の手法を採用して
いる。
どの手法が考えられ、本発明は（２）の手法を採用して
いる。
【００１８】（１）共振電流Ｉ（ＲＥＳ）を大きくし
て、相対的にＩｐ（ｏｎ／ｏｎ）を小さくする。具体的
には共振キャパシタＣ１を大きくするか、コンバータト
ランスＴ１のインダクタンスを小さくする。しかし、こ
の場合共振周波数はさがり、コンバータトランスＴ１の
励磁電流が増加してＦＥＴ・Ｑ１などの負担が増加した
り、コンバータトランスＴ１が磁気飽和しやすくなり、
トランスの大型化につながり最適な手段とはいえない。
て、相対的にＩｐ（ｏｎ／ｏｎ）を小さくする。具体的
には共振キャパシタＣ１を大きくするか、コンバータト
ランスＴ１のインダクタンスを小さくする。しかし、こ
の場合共振周波数はさがり、コンバータトランスＴ１の
励磁電流が増加してＦＥＴ・Ｑ１などの負担が増加した
り、コンバータトランスＴ１が磁気飽和しやすくなり、
トランスの大型化につながり最適な手段とはいえない。
【００１９】（２）期間Ａまたは期間Ｂあるいはその両
方のＩｐ（ｏｎ／ｏｎ）を流れなくする。
方のＩｐ（ｏｎ／ｏｎ）を流れなくする。
【００２０】すなわち本実施例では、可飽和リアクトル
（スイッチ手段）Ｌ２，ダイオードＤ４，抵抗Ｒ１を用
いて期間ＡにＩｐ（ｏｎ／ｏｎ）を流れないようにして
いる。
（スイッチ手段）Ｌ２，ダイオードＤ４，抵抗Ｒ１を用
いて期間ＡにＩｐ（ｏｎ／ｏｎ）を流れないようにして
いる。
【００２１】次に、図１の回路図と図３のタイミングチ
ャートを用いて本実施例の動作を説明する。
ャートを用いて本実施例の動作を説明する。
【００２２】図３において、Ｖｘは、Ｎ３巻線（オン−
オン巻線）電圧であり、正側には、ほぼ等脚台形の電圧
がでる。そこで、抵抗Ｒ１により適切に可飽和リアクト
ルＬ２をリセットすると、整流ダイオードＤ１のアノー
ド電圧Ｖｙは図３のＹ領域を阻止した波形となり、Ｉ
（Ｎ３）つまり整流ダイオードＤ１に流れる電流は期間
Ａにおいては、図示のように０となる。そのため、オン
／オン巻線電流Ｉｐ（ｏｎ／ｏｎ）と共振電流Ｉ（ＲＥ
Ｓ）が期間Ａにおいて干渉しなくなる。それにより、Ｆ
ＥＴ・Ｑ１の電圧波形は、正弦波に近づき（厳密には期
間Ｂも阻止する必要があるが、）従来の数倍の負荷電流
を取ってもゼロクロス条件を確保できるようになる。
オン巻線）電圧であり、正側には、ほぼ等脚台形の電圧
がでる。そこで、抵抗Ｒ１により適切に可飽和リアクト
ルＬ２をリセットすると、整流ダイオードＤ１のアノー
ド電圧Ｖｙは図３のＹ領域を阻止した波形となり、Ｉ
（Ｎ３）つまり整流ダイオードＤ１に流れる電流は期間
Ａにおいては、図示のように０となる。そのため、オン
／オン巻線電流Ｉｐ（ｏｎ／ｏｎ）と共振電流Ｉ（ＲＥ
Ｓ）が期間Ａにおいて干渉しなくなる。それにより、Ｆ
ＥＴ・Ｑ１の電圧波形は、正弦波に近づき（厳密には期
間Ｂも阻止する必要があるが、）従来の数倍の負荷電流
を取ってもゼロクロス条件を確保できるようになる。
【００２３】（実施例２）図４は実施例２の回路図であ
る。図示のようにスイッチＱ２を用いて、期間Ａまたは
期間Ｂあるいはその両方を阻止することによっても実施
できる。図５はこのタイミングチャートである。図示の
ようにＡ，Ｂ両期間を阻止し、さらに出力Ｖ１のレギュ
レータも兼ねるように、パルス幅をＰＷＭ制御回路４に
より制御している。なお所要のタイミングで制御できる
ように、ＰＷＭ制御回路１の出力から同期検出回路３を
介して同期をかけている。この場合、共振電圧は完全な
正弦波となる。
る。図示のようにスイッチＱ２を用いて、期間Ａまたは
期間Ｂあるいはその両方を阻止することによっても実施
できる。図５はこのタイミングチャートである。図示の
ようにＡ，Ｂ両期間を阻止し、さらに出力Ｖ１のレギュ
レータも兼ねるように、パルス幅をＰＷＭ制御回路４に
より制御している。なお所要のタイミングで制御できる
ように、ＰＷＭ制御回路１の出力から同期検出回路３を
介して同期をかけている。この場合、共振電圧は完全な
正弦波となる。
【００２４】（実施例３）図６は実施例３の回路図であ
る。図示のように可飽和リアクトルＬ２を低圧側にいれ
ることにより、抵抗Ｒ１による可飽和リアクトルＬ２の
リセット電流がＮ３巻線を流れないようにして、コンバ
ータトランスＴ１の偏磁を防ぐとともに、抵抗Ｒ１の損
失も減らしている。
る。図示のように可飽和リアクトルＬ２を低圧側にいれ
ることにより、抵抗Ｒ１による可飽和リアクトルＬ２の
リセット電流がＮ３巻線を流れないようにして、コンバ
ータトランスＴ１の偏磁を防ぐとともに、抵抗Ｒ１の損
失も減らしている。
【００２５】（実施例４）図７は実施例４の回路図であ
る。図示のように構成し、スイッチ手段をＮチャンネル
ＦＥＴ・Ｑ４にて実施することもできる。現在Ｐチャン
ネルＦＥＴよりもＮチャンネルＦＥＴのほうが、品種，
価格，オン抵抗などの点で優れているので、Ｎチャンネ
ルＦＥＴにすることには、電源の効率向上，小型化，低
価格化の点でメリットがでる。また、ＰチャンネルＦＥ
Ｔでは、ゲートドライブ回路の損失が大きいが、その点
も改善できる。
る。図示のように構成し、スイッチ手段をＮチャンネル
ＦＥＴ・Ｑ４にて実施することもできる。現在Ｐチャン
ネルＦＥＴよりもＮチャンネルＦＥＴのほうが、品種，
価格，オン抵抗などの点で優れているので、Ｎチャンネ
ルＦＥＴにすることには、電源の効率向上，小型化，低
価格化の点でメリットがでる。また、ＰチャンネルＦＥ
Ｔでは、ゲートドライブ回路の損失が大きいが、その点
も改善できる。
【００２６】
【発明の効果】以上説明したように、本発明によればス
イッチ手段（可飽和リアクトル，半導体スイッチなど）
を用いることで電圧共振型電源の大容量化を共振電流を
増やさずに実現でき、共振スイッチや、コンバータトラ
ンスの損失が比較的小さくなり、装置を小型化できる。
イッチ手段（可飽和リアクトル，半導体スイッチなど）
を用いることで電圧共振型電源の大容量化を共振電流を
増やさずに実現でき、共振スイッチや、コンバータトラ
ンスの損失が比較的小さくなり、装置を小型化できる。
【図１】 実施例１の回路図
【図２】 実施例１の動作説明図
【図３】 実施例１のタイミングチャート
【図４】 実施例２の回路図
【図５】 実施例２のタイミングチャート
【図６】 実施例３の回路図
【図７】 実施例４の回路図
【図８】 従来例の回路図
Ｌ２ 可飽和リアクトル Ｎ３ オン−オン巻線 Ｒ１ 抵抗 Ｔ１ コンバータトランス
Claims (2)
- 【請求項１】 コンバータトランスの２次側のオン−オ
ン巻線から負荷電流をとる電圧共振型スイッチングレギ
ュレータであって、前記オン−オン巻線に直列に接続し
たスイッチ手段と、このスイッチ手段を、各共振電圧パ
ルスの初めの所要の期間および／または終りの所要期間
だけオフするよう制御する制御手段とを備えたことを特
徴とする電圧共振型スイッチングレギュレータ。 - 【請求項２】 スイッチ手段は、リセット手段を有する
可飽和リアクトルであることを特徴とする請求項１記載
の電圧共振型スイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201009A JPH0654529A (ja) | 1992-07-28 | 1992-07-28 | 電圧共振型スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201009A JPH0654529A (ja) | 1992-07-28 | 1992-07-28 | 電圧共振型スイッチングレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0654529A true JPH0654529A (ja) | 1994-02-25 |
Family
ID=16433985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201009A Withdrawn JPH0654529A (ja) | 1992-07-28 | 1992-07-28 | 電圧共振型スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654529A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393260B1 (ko) * | 2000-10-06 | 2003-07-31 | 김규 | 제로 크로싱 제어방식을 이용한 펄스파워 전원장치 |
| CN100470390C (zh) | 2004-07-01 | 2009-03-18 | 柏怡国际股份有限公司 | 电压调整电路 |
-
1992
- 1992-07-28 JP JP4201009A patent/JPH0654529A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393260B1 (ko) * | 2000-10-06 | 2003-07-31 | 김규 | 제로 크로싱 제어방식을 이용한 펄스파워 전원장치 |
| CN100470390C (zh) | 2004-07-01 | 2009-03-18 | 柏怡国际股份有限公司 | 电压调整电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100852550B1 (ko) | 자기-구동 동기식 정류를 위한 방법 및 회로 | |
| KR100297340B1 (ko) | 비대칭플라이백컨버터 | |
| US6188592B1 (en) | Externally-driven scheme for synchronous rectification | |
| US6366476B1 (en) | Switching power supply apparatus with active clamp circuit | |
| US7778048B2 (en) | Switching power supply apparatus | |
| CN101795076B (zh) | 功率变换器以及控制功率变换器的方法 | |
| US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
| US10686361B2 (en) | Synchronous rectifier gate driver with active clamp | |
| JPH0760998B2 (ja) | 全ブリッジ・電力変換回路 | |
| US8724345B2 (en) | Self power source apparatus | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| US7009850B2 (en) | Soft switching converter using current shaping | |
| KR19990077936A (ko) | 전류공진형스위칭전원 | |
| US6043993A (en) | Resonance type switching power source | |
| JPH04230988A (ja) | インバータ電子レンジの駆動回路 | |
| US20200076316A1 (en) | Converter | |
| US7596003B2 (en) | Electric power converter | |
| JPH0654529A (ja) | 電圧共振型スイッチングレギュレータ | |
| JPH09154276A (ja) | 同期整流回路 | |
| JP3022620B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH10136646A (ja) | 同期整流器 | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JP2000125560A (ja) | スイッチング電源装置 | |
| JP2740476B2 (ja) | Ｆｅｔ整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |