JPH09143711A - 金属薄膜および金属薄膜パターンの形成方法並びにこれらを用いたｔｆｔアレイ基板 - Google Patents
金属薄膜および金属薄膜パターンの形成方法並びにこれらを用いたｔｆｔアレイ基板Info
- Publication number
- JPH09143711A JPH09143711A JP30319695A JP30319695A JPH09143711A JP H09143711 A JPH09143711 A JP H09143711A JP 30319695 A JP30319695 A JP 30319695A JP 30319695 A JP30319695 A JP 30319695A JP H09143711 A JPH09143711 A JP H09143711A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- thin film
- metal
- metal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 複雑なプロセスを用いることなく、絶縁耐圧
特性に優れた液晶表示装置を得るための金属薄膜および
金属薄膜パターンの形成方法を提供する。 【解決手段】 スパッタ法による金属配線層の成膜条
件、主に成膜速度を所定の速度よりも速くなるように制
御することにより、膜を形成する金属の粒子径が２０nm
以下程度に十分に小さく形成される。この金属膜をウェ
ットエッチングによりパターン形成すると、断面形状が
滑らかなパターンが得られる。このようにして得られた
金属電極上に絶縁膜をＣＶＤ法で形成した場合、従来条
件で成膜した電極と比較して微少領域で発生する耐圧不
良の発生数が減少し、層間絶縁膜の耐圧特性の面内均一
性の点で特性向上が認められる。
特性に優れた液晶表示装置を得るための金属薄膜および
金属薄膜パターンの形成方法を提供する。 【解決手段】 スパッタ法による金属配線層の成膜条
件、主に成膜速度を所定の速度よりも速くなるように制
御することにより、膜を形成する金属の粒子径が２０nm
以下程度に十分に小さく形成される。この金属膜をウェ
ットエッチングによりパターン形成すると、断面形状が
滑らかなパターンが得られる。このようにして得られた
金属電極上に絶縁膜をＣＶＤ法で形成した場合、従来条
件で成膜した電極と比較して微少領域で発生する耐圧不
良の発生数が減少し、層間絶縁膜の耐圧特性の面内均一
性の点で特性向上が認められる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置等に用
いられる金属薄膜および金属薄膜パターンの形成方法
と、これを用いたＴＦＴアレイ基板に関するものであ
る。
いられる金属薄膜および金属薄膜パターンの形成方法
と、これを用いたＴＦＴアレイ基板に関するものであ
る。
【０００２】
【従来の技術】マトリクス状に複数の薄膜トランジスタ
を有する液晶表示素子の金属配線、特にゲート配線の形
成方法としては、従来、スパッタ法を用いてＡｌ（Ａｌ
合金を含む）、Ｃｒ、Ｔａ、Ｍｏ等が用いられている。
得られる膜質については、成膜速度、膜厚分布、シート
抵抗等を考慮して条件設定を実施していた。また、パタ
ーン形成においては、感光性樹脂（ホトレジスト）を用
いて所定のパターンを形成した後、適当なエッチング液
を用いたウェットエッチングにより配線パターンを形成
する方法が一般的に用いられていた。この時、配線の断
面プロファイルをテーパーを有するなめらかな形状に形
成することにより、電界集中が起こりにくい構造とな
り、層間耐圧の面で有利となる。層間絶縁膜としては、
通常ＣＶＤ（化学気相成膜）法によるＳｉＮ膜、ＳｉＯ
2 膜等が使用される。
を有する液晶表示素子の金属配線、特にゲート配線の形
成方法としては、従来、スパッタ法を用いてＡｌ（Ａｌ
合金を含む）、Ｃｒ、Ｔａ、Ｍｏ等が用いられている。
得られる膜質については、成膜速度、膜厚分布、シート
抵抗等を考慮して条件設定を実施していた。また、パタ
ーン形成においては、感光性樹脂（ホトレジスト）を用
いて所定のパターンを形成した後、適当なエッチング液
を用いたウェットエッチングにより配線パターンを形成
する方法が一般的に用いられていた。この時、配線の断
面プロファイルをテーパーを有するなめらかな形状に形
成することにより、電界集中が起こりにくい構造とな
り、層間耐圧の面で有利となる。層間絶縁膜としては、
通常ＣＶＤ（化学気相成膜）法によるＳｉＮ膜、ＳｉＯ
2 膜等が使用される。
【０００３】図２は、従来の金属配線の形成方法により
形成されたＴＦＴアレイ基板の部分断面図である。図に
おいて、１はガラス基板、２はスパッタ法によって形成
されたＡｌよりなるゲート電極層、３はＣＶＤ法によっ
て形成されたＳｉＮよりなるゲート絶縁膜、４はＡｌよ
りなるソース電極層、５はチャネル保護膜をそれぞれ示
す。従来の金属配線の形成方法では、ＣＶＤ法による層
間絶縁膜３形成後に、部分的に絶縁耐圧不良箇所が生じ
ることがあった。この現象は、特にウェットエッチング
により露出した面に顕著であり、原因としては図２中の
Ａで示すように金属電極表面の微少な凹凸により、図中
Ｂに示すように局所的に絶縁膜が薄くなり、耐圧の弱い
部分ができているものと考えられる。この金属電極表面
の微少な凹凸は、ウェットエッチングにおいて金属層を
形成している金属の粒子ごとにエッチングが行われてい
くために、エッチング面に金属粒子径の大きさの凹凸が
生じたものと考えられる。
形成されたＴＦＴアレイ基板の部分断面図である。図に
おいて、１はガラス基板、２はスパッタ法によって形成
されたＡｌよりなるゲート電極層、３はＣＶＤ法によっ
て形成されたＳｉＮよりなるゲート絶縁膜、４はＡｌよ
りなるソース電極層、５はチャネル保護膜をそれぞれ示
す。従来の金属配線の形成方法では、ＣＶＤ法による層
間絶縁膜３形成後に、部分的に絶縁耐圧不良箇所が生じ
ることがあった。この現象は、特にウェットエッチング
により露出した面に顕著であり、原因としては図２中の
Ａで示すように金属電極表面の微少な凹凸により、図中
Ｂに示すように局所的に絶縁膜が薄くなり、耐圧の弱い
部分ができているものと考えられる。この金属電極表面
の微少な凹凸は、ウェットエッチングにおいて金属層を
形成している金属の粒子ごとにエッチングが行われてい
くために、エッチング面に金属粒子径の大きさの凹凸が
生じたものと考えられる。
【０００４】このような絶縁耐圧不良をなくすために、
従来は、特開昭６３−１６４号公報で示されるように電
極金属にＡｌ（Ａｌ合金を含む）を用いて電極形成後
に、陽極酸化法を用いて薄いＡｌの酸化膜を形成し、そ
の上に通常の層間絶縁膜であるＳｉＮ膜を積層した２重
構造をとり、層間耐圧をあげる工夫がなされている。図
３は特開昭６３−１６４号公報に示された薄膜トランジ
スタの部分断面図であり、図において６は陽極酸化法に
より形成されたＡｌ2 Ｏ3 よりなるゲート電極の薄い酸
化膜である。
従来は、特開昭６３−１６４号公報で示されるように電
極金属にＡｌ（Ａｌ合金を含む）を用いて電極形成後
に、陽極酸化法を用いて薄いＡｌの酸化膜を形成し、そ
の上に通常の層間絶縁膜であるＳｉＮ膜を積層した２重
構造をとり、層間耐圧をあげる工夫がなされている。図
３は特開昭６３−１６４号公報に示された薄膜トランジ
スタの部分断面図であり、図において６は陽極酸化法に
より形成されたＡｌ2 Ｏ3 よりなるゲート電極の薄い酸
化膜である。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
金属配線の形成方法では、金属電極表面の微少な凹凸に
より部分的な絶縁耐圧不良が生じ、液晶表示装置として
十分な絶縁耐圧特性すなわち十分な絶縁耐圧と面内均一
性が得られないという問題があった。この問題を解決す
るために従来行われてきた方法では、異なる種類の絶縁
膜を積層する必要があるため、工程数の増加が伴い、プ
ロセスの複雑化、コストの上昇等の不具合を生じてい
た。
金属配線の形成方法では、金属電極表面の微少な凹凸に
より部分的な絶縁耐圧不良が生じ、液晶表示装置として
十分な絶縁耐圧特性すなわち十分な絶縁耐圧と面内均一
性が得られないという問題があった。この問題を解決す
るために従来行われてきた方法では、異なる種類の絶縁
膜を積層する必要があるため、工程数の増加が伴い、プ
ロセスの複雑化、コストの上昇等の不具合を生じてい
た。
【０００６】この発明は、上記のような問題を解決する
ためになされたもので、複雑なプロセスを用いることな
く、絶縁耐圧特性に優れた液晶表示装置を得るための金
属薄膜および金属薄膜パターンの形成方法を提供するも
のである。
ためになされたもので、複雑なプロセスを用いることな
く、絶縁耐圧特性に優れた液晶表示装置を得るための金
属薄膜および金属薄膜パターンの形成方法を提供するも
のである。
【０００７】
【課題を解決するための手段】この発明に係わる金属薄
膜の形成方法は、真空雰囲気中で金属原子を被処理物表
面に堆積させ金属膜を形成するスパッタリング法におい
て、その成膜速度を所定の速度よりも速くなるように制
御することにより、２０nm以下程度の微細粒子よりなる
金属膜を形成する工程を含むものである。また、その際
の望まれる成膜速度としては約３００nm／min 以上と
し、Ａｌ合金よりなる金属膜を形成するものである。さ
らに、Ｃｒ、Ｔａ、Ｍｏよりなる金属膜についても同様
に成膜速度を所定の速度より速くなるように制御するこ
とにより所望の膜質を得るものである。
膜の形成方法は、真空雰囲気中で金属原子を被処理物表
面に堆積させ金属膜を形成するスパッタリング法におい
て、その成膜速度を所定の速度よりも速くなるように制
御することにより、２０nm以下程度の微細粒子よりなる
金属膜を形成する工程を含むものである。また、その際
の望まれる成膜速度としては約３００nm／min 以上と
し、Ａｌ合金よりなる金属膜を形成するものである。さ
らに、Ｃｒ、Ｔａ、Ｍｏよりなる金属膜についても同様
に成膜速度を所定の速度より速くなるように制御するこ
とにより所望の膜質を得るものである。
【０００８】また、真空雰囲気中にて材料ガスを反応さ
せ、被処理物表面に膜を形成するＣＶＤ法において、そ
の成膜速度を所定の速度よりも速くなるように制御する
ことにより、２０nm以下程度の微細粒子よりなる金属膜
を形成する工程を含むものである。また、上記のいずれ
かの金属薄膜の形成方法によって製造された金属薄膜上
に感光性樹脂を塗布し、所望のパターンマスクを用いて
紫外光にて露光後、現像処理を行う工程と、上記金属薄
膜をエッチングすることができるエッチング液を用いウ
ェットエッチングを行う工程と、感光性樹脂を除去する
工程を含むことによって金属薄膜パターンを形成するも
のである。また、この発明に係わるＴＦＴアレイ基板
は、上記の金属薄膜パターンの形成方法を用いて製造さ
れたものである。
せ、被処理物表面に膜を形成するＣＶＤ法において、そ
の成膜速度を所定の速度よりも速くなるように制御する
ことにより、２０nm以下程度の微細粒子よりなる金属膜
を形成する工程を含むものである。また、上記のいずれ
かの金属薄膜の形成方法によって製造された金属薄膜上
に感光性樹脂を塗布し、所望のパターンマスクを用いて
紫外光にて露光後、現像処理を行う工程と、上記金属薄
膜をエッチングすることができるエッチング液を用いウ
ェットエッチングを行う工程と、感光性樹脂を除去する
工程を含むことによって金属薄膜パターンを形成するも
のである。また、この発明に係わるＴＦＴアレイ基板
は、上記の金属薄膜パターンの形成方法を用いて製造さ
れたものである。
【０００９】
実施の形態１．以下、本発明の実施の形態を図について
説明する。図１−ａは、本発明の実施の形態の一例であ
るチャネル保護型薄膜トランジスタを示す平面図であ
り、図１−ｂは図１−Ａ中のａ−ａ部分の断面プロファ
イルを模式的に示す部分断面図である。図において、１
は絶縁性基板であるガラス基板、２はＡｌ合金よりなる
膜厚１００nmのゲート電極層、３はＳｉＮよりなる膜厚
４００nmのゲート絶縁膜、４はＡｌ合金よりなる膜厚３
００nmのソース電極層、５はチャネル保護膜をそれぞれ
示す。本実施の形態例の薄膜トランジスタの構造は、ガ
ラス基板１上にゲート電極２を形成し、その上にゲート
絶縁膜３をプラズマＣＶＤ法を用いて形成し、さらにゲ
ート電極２とソース電極４を平面的にクロスするように
形成したものである。
説明する。図１−ａは、本発明の実施の形態の一例であ
るチャネル保護型薄膜トランジスタを示す平面図であ
り、図１−ｂは図１−Ａ中のａ−ａ部分の断面プロファ
イルを模式的に示す部分断面図である。図において、１
は絶縁性基板であるガラス基板、２はＡｌ合金よりなる
膜厚１００nmのゲート電極層、３はＳｉＮよりなる膜厚
４００nmのゲート絶縁膜、４はＡｌ合金よりなる膜厚３
００nmのソース電極層、５はチャネル保護膜をそれぞれ
示す。本実施の形態例の薄膜トランジスタの構造は、ガ
ラス基板１上にゲート電極２を形成し、その上にゲート
絶縁膜３をプラズマＣＶＤ法を用いて形成し、さらにゲ
ート電極２とソース電極４を平面的にクロスするように
形成したものである。
【００１０】次に、本実施の形態におけるゲート電極層
２の形成方法について説明する。ゲート金属のパターン
形成には、感光性樹脂を塗布した基板を紫外光で露光
し、現像処理を行った後、スプレー法またはデップ法あ
るいは両者の併用により湿式でエッチングし、水洗、乾
燥、さらに感光性樹脂の除去により金属パターンを得
る。ゲートを形成する金属膜は、スパッタ法で形成され
ており、得られた膜は金属の微細な粒子の集合体とな
る。このような膜質の金属を湿式にてエッチングする場
合、通常、等方性エッチングとなり、感光性樹脂の下部
の一部がエッチングされ、ゲートパターンの断面プロフ
ァイルはテーパー形状となる。この時、スパッタ法によ
って形成された金属膜は、金属原子がイオン化しながら
溶解すると同時に、成膜時に形成している金属の粒子ご
と脱離し溶解していく。従って、大きい粒子により形成
された膜のエッチング面には大きな凹凸があり、より微
細化された粒子によって形成された膜のエッチング面は
より小さな凹凸となる。本実施の形態例では、スパッタ
法による金属配線層の成膜条件、主に成膜速度を所定の
速度よりも速くなるように制御することにより、膜を形
成する金属の粒子径を十分に小さくなるようコントロー
ルするものである。表１は、本実施例におけるゲート電
極層２のスパッタ法による成膜条件と粒子径を従来と比
較して示したものである。
２の形成方法について説明する。ゲート金属のパターン
形成には、感光性樹脂を塗布した基板を紫外光で露光
し、現像処理を行った後、スプレー法またはデップ法あ
るいは両者の併用により湿式でエッチングし、水洗、乾
燥、さらに感光性樹脂の除去により金属パターンを得
る。ゲートを形成する金属膜は、スパッタ法で形成され
ており、得られた膜は金属の微細な粒子の集合体とな
る。このような膜質の金属を湿式にてエッチングする場
合、通常、等方性エッチングとなり、感光性樹脂の下部
の一部がエッチングされ、ゲートパターンの断面プロフ
ァイルはテーパー形状となる。この時、スパッタ法によ
って形成された金属膜は、金属原子がイオン化しながら
溶解すると同時に、成膜時に形成している金属の粒子ご
と脱離し溶解していく。従って、大きい粒子により形成
された膜のエッチング面には大きな凹凸があり、より微
細化された粒子によって形成された膜のエッチング面は
より小さな凹凸となる。本実施の形態例では、スパッタ
法による金属配線層の成膜条件、主に成膜速度を所定の
速度よりも速くなるように制御することにより、膜を形
成する金属の粒子径を十分に小さくなるようコントロー
ルするものである。表１は、本実施例におけるゲート電
極層２のスパッタ法による成膜条件と粒子径を従来と比
較して示したものである。
【００１１】
【表１】
【００１２】本実施の形態では、スパッタ法による成膜
条件を表１に示すように設定し、ＲＦパワーを従来の
０．４〜０．６KWから０．５〜１．０KWに上げることに
より成膜速度を従来の１００〜２００nm／min から３０
０〜６００nm／min に上げることで膜中の粒子径を従来
の２５nm以上から８〜２０nmと小さくし、その結果、金
属配線層の膜質が向上し、図１−ｂ中Ｃで示すようにウ
ェットエッチングによるパターン形成後の断面プロファ
イルとして滑らかな形状を得ることが可能である。
条件を表１に示すように設定し、ＲＦパワーを従来の
０．４〜０．６KWから０．５〜１．０KWに上げることに
より成膜速度を従来の１００〜２００nm／min から３０
０〜６００nm／min に上げることで膜中の粒子径を従来
の２５nm以上から８〜２０nmと小さくし、その結果、金
属配線層の膜質が向上し、図１−ｂ中Ｃで示すようにウ
ェットエッチングによるパターン形成後の断面プロファ
イルとして滑らかな形状を得ることが可能である。
【００１３】このようにして得られた金属電極上に絶縁
膜をＣＶＤ法で形成した場合、表２に示すように従来条
件で成膜した電極と比較して微少領域で発生する耐圧不
良の発生数が減少し、層間絶縁膜の耐圧特性の面内均一
性の点で特性向上が認められた。
膜をＣＶＤ法で形成した場合、表２に示すように従来条
件で成膜した電極と比較して微少領域で発生する耐圧不
良の発生数が減少し、層間絶縁膜の耐圧特性の面内均一
性の点で特性向上が認められた。
【００１４】
【表２】
【００１５】以上のように、本発明によれば、成膜速度
を増加させることにより金属膜中の粒子径をコントロー
ルし、十分に小さい粒子径からなる金属膜を形成するこ
とができ、層間耐圧特性に優れた信頼性の高い液晶表示
装置を製造することが可能である。さらに、従来実施さ
れているような陽極酸化膜を使用した２層構造の絶縁膜
等を形成する必要がなく、１層の絶縁膜で十分な耐圧特
性が得られるため、工程を単純化でき、プロセス装置も
新規の装置が不要となるため製造コスト面でも有利であ
る。
を増加させることにより金属膜中の粒子径をコントロー
ルし、十分に小さい粒子径からなる金属膜を形成するこ
とができ、層間耐圧特性に優れた信頼性の高い液晶表示
装置を製造することが可能である。さらに、従来実施さ
れているような陽極酸化膜を使用した２層構造の絶縁膜
等を形成する必要がなく、１層の絶縁膜で十分な耐圧特
性が得られるため、工程を単純化でき、プロセス装置も
新規の装置が不要となるため製造コスト面でも有利であ
る。
【００１６】また、本実施の形態例ではＡｌ合金につい
て記載したが、その他の金属のスパッタ膜についても同
様の効果が得られる。例えば、Ｃｒ、Ｔａ、Ｍｏ等の金
属膜についても成膜条件を適当に選択することで成膜速
度の制御が可能であり、膜を形成する粒子径を十分に小
さくコントロールすることができ、同様の効果が得られ
る。
て記載したが、その他の金属のスパッタ膜についても同
様の効果が得られる。例えば、Ｃｒ、Ｔａ、Ｍｏ等の金
属膜についても成膜条件を適当に選択することで成膜速
度の制御が可能であり、膜を形成する粒子径を十分に小
さくコントロールすることができ、同様の効果が得られ
る。
【００１７】実施の形態２．以下に、本発明の他の実施
の形態について説明する。本実施の形態例では、絶縁基
板上に第１層の電極としてゲート電極層２を形成する方
法として、ＷＦ6 を用いたＣＶＤ法によりＷ膜を形成し
た。積層構造は図１に示した構造と同様にし、ＷＦ6 を
用いたＣＶＤ法の成膜条件を制御し、成膜速度を従来よ
りも増加させることで金属層の粒子径を十分に小さくな
るように成膜を行った。このようにして得られたＷ膜に
ついて絶縁耐圧を評価した結果、絶縁耐圧として２００
Ｖ以上、層間ショートの発生率として０. ０７ppm 以下
であり、実施の形態１と同様に良好な結果が得られた。
本実施の形態においても、実施の形態１と同様に層間耐
圧特性に優れた信頼性の高い液晶表示装置を製造するこ
とができ、単純な工程で低コストに製造することが可能
である。
の形態について説明する。本実施の形態例では、絶縁基
板上に第１層の電極としてゲート電極層２を形成する方
法として、ＷＦ6 を用いたＣＶＤ法によりＷ膜を形成し
た。積層構造は図１に示した構造と同様にし、ＷＦ6 を
用いたＣＶＤ法の成膜条件を制御し、成膜速度を従来よ
りも増加させることで金属層の粒子径を十分に小さくな
るように成膜を行った。このようにして得られたＷ膜に
ついて絶縁耐圧を評価した結果、絶縁耐圧として２００
Ｖ以上、層間ショートの発生率として０. ０７ppm 以下
であり、実施の形態１と同様に良好な結果が得られた。
本実施の形態においても、実施の形態１と同様に層間耐
圧特性に優れた信頼性の高い液晶表示装置を製造するこ
とができ、単純な工程で低コストに製造することが可能
である。
【図１】 この発明の実施の形態１の製造方法を用いて
形成された薄膜トランジスタを示す平面図および部分断
面図である。
形成された薄膜トランジスタを示す平面図および部分断
面図である。
【図２】 従来の製造方法を用いて形成された薄膜トラ
ンジスタを示す部分断面図である。
ンジスタを示す部分断面図である。
【図３】 従来の別の製造方法を用いて形成された薄膜
トランジスタを示す部分断面図である。
トランジスタを示す部分断面図である。
１ ガラス基板、２ ゲート電極層（Ａｌ）、３ ゲー
ト絶縁膜（ＳｉＮ）、４ ソース電極層（Ａｌ）、５
チャネル保護膜、６ ゲート電極の薄い酸化膜（Ａｌ2
Ｏ3 ）。
ト絶縁膜（ＳｉＮ）、４ ソース電極層（Ａｌ）、５
チャネル保護膜、６ ゲート電極の薄い酸化膜（Ａｌ2
Ｏ3 ）。
Claims (6)
- 【請求項１】 真空雰囲気中で金属原子を被処理物表面
に堆積させ金属膜を形成する金属薄膜の形成方法におい
て、その成膜速度を所定の速度よりも速くなるように制
御することにより、２０nm以下程度の微細粒子よりなる
金属膜を形成する工程を含むことを特徴とする金属薄膜
の形成方法。 - 【請求項２】 成膜速度を約３００nm／min 以上とし、
Ａｌ合金よりなる金属膜を形成することを特徴とする請
求項１記載の金属薄膜の形成方法。 - 【請求項３】 金属膜はＣｒ、ＴａおよびＭｏ膜である
ことを特徴とする請求項１記載の金属薄膜の形成方法。 - 【請求項４】 真空雰囲気中にて材料ガスを反応させ、
被処理物表面に膜を形成する金属薄膜の形成方法におい
て、その成膜速度を所定の速度よりも速くなるように制
御することにより、２０nm以下程度の微細粒子よりなる
金属膜を形成する工程を含むことを特徴とする金属薄膜
の形成方法。 - 【請求項５】 請求項１〜請求項４のいずれか一項記載
の金属薄膜の形成方法によって製造された金属薄膜上に
感光性樹脂を塗布し、所望のパターンマスクを用いて紫
外光にて露光後、現像処理を行う工程、上記金属薄膜を
エッチングすることができるエッチング液を用いウェッ
トエッチングを行う工程、感光性樹脂を除去する工程を
含むことを特徴とする金属薄膜パターンの形成方法。 - 【請求項６】 請求項５記載の金属薄膜パターンの形成
方法を用いて製造されたことを特徴とするＴＦＴアレイ
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30319695A JPH09143711A (ja) | 1995-11-21 | 1995-11-21 | 金属薄膜および金属薄膜パターンの形成方法並びにこれらを用いたｔｆｔアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30319695A JPH09143711A (ja) | 1995-11-21 | 1995-11-21 | 金属薄膜および金属薄膜パターンの形成方法並びにこれらを用いたｔｆｔアレイ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09143711A true JPH09143711A (ja) | 1997-06-03 |
Family
ID=17918041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30319695A Pending JPH09143711A (ja) | 1995-11-21 | 1995-11-21 | 金属薄膜および金属薄膜パターンの形成方法並びにこれらを用いたｔｆｔアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09143711A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084104A (ja) * | 2003-09-04 | 2005-03-31 | Seiko Epson Corp | 半導体装置及び電気光学装置 |
| JP2015029031A (ja) * | 2013-07-02 | 2015-02-12 | 株式会社リコー | 配線基板、及び配線基板の製造方法 |
-
1995
- 1995-11-21 JP JP30319695A patent/JPH09143711A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084104A (ja) * | 2003-09-04 | 2005-03-31 | Seiko Epson Corp | 半導体装置及び電気光学装置 |
| JP2015029031A (ja) * | 2013-07-02 | 2015-02-12 | 株式会社リコー | 配線基板、及び配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5240868A (en) | Method of fabrication metal-electrode in semiconductor device | |
| US20030111439A1 (en) | Method of forming tapered electrodes for electronic devices | |
| US5464500A (en) | Method for taper etching metal | |
| US9666727B2 (en) | Display device | |
| JPH03234025A (ja) | 絶縁薄膜の形成方法 | |
| JP3302240B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| US20040241559A1 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| US7268431B2 (en) | System for and method of forming via holes by use of selective plasma etching in a continuous inline shadow mask deposition process | |
| JP3324730B2 (ja) | Ｔｆｔ基板およびその製造方法 | |
| US7071116B2 (en) | Semiconductor device and method for manufacturing same | |
| JPH09143711A (ja) | 金属薄膜および金属薄膜パターンの形成方法並びにこれらを用いたｔｆｔアレイ基板 | |
| US11537049B2 (en) | Method of line roughness improvement by plasma selective deposition | |
| JP3226250B2 (ja) | 転写マスク | |
| JPH02292826A (ja) | 半導体装置 | |
| EP1019935B1 (en) | Row electrode anodization | |
| JPH05326445A (ja) | 半導体装置の製造方法 | |
| JPH06132531A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| TW200538800A (en) | A wiring substrate and method using the same | |
| JP3204473B2 (ja) | クロム膜製電極の形成方法 | |
| JPH09162161A (ja) | 金属パターンの製造方法 | |
| JPH11214702A (ja) | 半導体装置およびその製造方法 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPH05121407A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |