JPH09146879A

JPH09146879A - バス制御装置

Info

Publication number: JPH09146879A
Application number: JP32811095A
Authority: JP
Inventors: Satoshi Hasebe; 聡長谷部
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1995-11-22
Filing date: 1995-11-22
Publication date: 1997-06-06

Abstract

(57)【要約】【課題】バスの使用効率を向上させる。【解決手段】二つのバスインタフェース装置１０−
１、１０−２がバスを同時に使用する場合、一方のバス
インタフェース装置１０−１が、バスに出力する２値の
レベルのうち、ハイレベルの区間では、その電位を、全
バスインタフェース装置１０への電源電圧を変化させる
ことによって、他方のバスインタフェース装置１０−２
の２値データに対応させて変化させる。一方のバスイン
タフェース装置１０−１が、ローレベルの区間では、そ
の電位を、全バスインタフェース装置１０への基準電圧
を変化させることによって、他方のバスインタフェース
装置１０−２の２値データに対応させて変化させる。こ
れにより、バス上に４値のデータが出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バスを用いた信号
送受信における競合低減を行うバス制御装置に関する。

【０００２】

【従来の技術】一般に、従来の装置内バスによる信号の
交換は、決められた時間のみバスを使用する方式（回線
交換方式）と、バスの使用権を管理するもの（親局）
に、使用したいもの（子局）は、親局に許可を得て、バ
スの使用行う方式（ポーリング／セレクティング方式）
に大別することができる。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
上記のいずれの方式であっても、一つの装置（子局）が
バスを使用している間は、他の使用したい装置（子局）
は、バスを使用できなかった。その結果、通信の高速化
の妨げとなっていた。このような点から、バスの使用効
率を向上させることが望まれていた。

【０００４】

【課題を解決するための手段】本発明は、前述の課題を
解決するため次の構成を採用する。〈請求項１の構成〉与えられた電圧可変指示に基づき、
バスに出力する電圧を変化させる電圧可変回路と、与え
られた基準電位可変指示に基づき、バスに出力するロー
レベルの電位を決定するための基準電位を変化させる基
準電位可変回路とを備えた複数のバスインタフェース装
置と、二つのバスインタフェース装置がバスを同時に使
用する場合、一方のバスインタフェース装置が、バスに
出力する２値のレベルのうち、ハイレベルの区間では、
ハイレベル電位を、他方のバスインタフェース装置から
出力される２値データに対応させて変化するよう全バス
インタフェース装置に対して電源電圧可変指示を行い、
一方のバスインタフェース装置が、バスに出力する２値
のレベルのうち、ローレベルの区間では、他方のバスイ
ンタフェース装置から出力される２値データに対応させ
て変化するよう全バスインタフェース装置に対して基準
電位可変指示を行うバス競合制御回路とを備えたことを
特徴とするものである。

【０００５】〈請求項１の説明〉一つのバスインタフェ
ース装置のみがバスを使用する場合、その信号のうち、
例えば、“Ｈ”時を５［Ｖ］、“Ｌ”時を２［Ｖ］とす
る。ここで、“Ｈ”を判定する基準電圧Ａを、４
［Ｖ］、“Ｌ”を判定する基準電圧Ｂを２［Ｖ］とす
る。このような条件で、二つのバスインタフェース装置
が同時にバスを使用する場合、一方のバスインタフェー
ス装置の信号の“Ｈ”と“Ｌ”を、それぞれ他方のバス
インタフェース装置の信号の“Ｈ”と“Ｌ”とに応じて
電圧を変化させる。

【０００６】例えば、一方および他方のバスインタフェ
ース装置の双方が“Ｈ”であった場合は５［Ｖ］、一方
のバスインタフェース装置が“Ｈ”、他方のバスインタ
フェース装置が“Ｌ”であった場合は４［Ｖ］、一方の
バスインタフェース装置が“Ｌ”、他方のバスインタフ
ェース装置が“Ｈ”であった場合は２［Ｖ］、一方およ
び他方のバスインタフェース装置の双方が“Ｌ”であっ
た場合は１［Ｖ］といったようにバスの電圧値を４値と
する。これにより、バス上に同時に４値のデータを存在
させることができる。

【０００７】また、上記の一方のバスインタフェース装
置が“Ｈ”時では、全バスインタフェース装置への電源
電圧を変化させることによって、その電圧値を変化さ
せ、一方のバスインタフェース装置が“Ｌ”時では、全
バスインタフェース装置への基準電圧を変化させること
によって、その電圧値を変化させる。この基準電圧と
は、バスにおけるＬレベルを設定するための電圧であ
る。尚、上記の電圧値は、一例であって、その値は任意
に設定可能である。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。〈構成〉図１は本発明のバス制御装置の具体例を示す構
成図である。図の装置は、複数のバスインタフェース
（ＩＦ）装置１０−１〜１０−ｎと、バス競合制御回路
（ＢＣＵ）２０からなる。複数のバスインタフェース装
置１０−１〜１０−ｎは、各バスインタフェース装置１
０−１〜１０−ｎに接続される装置間のデータ交換を行
うための装置であり、それぞれ、電圧可変回路１１−１
〜１１−ｎ、基準電位可変回路１２−１〜１２−ｎ、制
御回路１３−１〜１３−ｎ、データバスレシーバ／アド
レスバスレシーバ１４−１〜１４−ｎ、データバスドラ
イバ／アドレスバスドライバ１５−１〜１５−ｎからな
る。尚、これら各バスインタフェース装置１０−１〜１
０−ｎの構成は共通であるため、以下、バスインタフェ
ース装置１０、電圧可変回路１１、基準電位可変回路１
２、制御回路１３、データバスレシーバ／アドレスバス
レシーバ１４、データバスドライバ／アドレスバスドラ
イバ１５として説明する。

【０００９】電圧可変回路１１は、バス競合制御回路２
０より与えられた電圧可変指示に基づき、バスに出力す
る電圧を変化させる回路であり、バス競合制御回路２０
より、データバスドライバ電源電圧可変指示信号ＣＶＤ
Ｄと、アドレスバスドライバ電源電圧可変指示信号ＣＶ
ＤＡとが供給されている。また、基準電位可変回路１２
は、バス競合制御回路２０より与えられた基準電位可変
指示に基づき、バスに出力するローレベルの電位を決定
するための基準電位を変化させる回路であり、バス競合
制御回路２０より、データバス用基準電位可変指示信号
ＣＶＳＤと、アドレスバス用基準電位可変指示信号ＣＶ
ＳＡとが供給されている。

【００１０】バス競合制御回路２０は、任意のバスイン
タフェース装置１０がバスを使用している場合に、他の
バスインタフェース装置１０からバス使用要求があった
場合、最初にバスを使用しているバスインタフェース装
置１０が、バスに出力する２値のレベルのうち、ハイレ
ベルの区間では、そのハイレベル電位を、後からバス使
用要求を行った他のバスインタフェース装置１０から出
力される２値データに対応させて変化するよう全バスイ
ンタフェース装置１０に対して電源電圧可変指示を行う
機能を有している。この電源電圧可変指示が、データバ
スドライバ電源電圧可変指示信号ＣＶＤＤと、アドレス
バスドライバ電源電圧可変指示信号ＣＶＤＡであり、最
初にバスを使用しているバスインタフェース装置１０の
信号をＨＶとし、後からバス使用要求を行ったバスイン
タフェース装置１０の信号をＬＶとする。

【００１１】また、バス競合制御回路２０は、最初にバ
スを使用しているバスインタフェース装置が、バスに出
力する２値のレベルのうち、ローレベルの区間では、他
のバスインタフェース装置１０から出力される２値デー
タに対応させて変化するよう全バスインタフェース装置
１０に対して基準電位可変指示を行う機能を有してい
る。この基準電位可変指示が、データバス用基準電位可
変指示信号ＣＶＳＤと、アドレスバス用基準電位可変指
示信号ＣＶＳＡである。

【００１２】制御回路１３は、バスインタフェース装置
１０としての制御を司る回路であり、バス競合制御回路
２０に対して、バス要求信号ＲＱ１〜ｎ、ＨＶバス獲得
確認信号ＧＡＫＨ１〜ｎ、ＬＶバス獲得確認信号ＧＡＫ
Ｌ１〜ｎ、ＬＶデータ線ＬＤＡＴ１〜ｎ、ＬＶアドレス
線ＬＡＤＤ１〜ｎが出力される。また、バス競合制御回
路２０からは、ＨＶバス許可信号ＧＲＨ１〜ｎ、ＬＶバ
ス許可信号ＧＲＬ１〜ｎ、ウエイト信号ＷＡＩＴが入力
される。尚、各信号の末尾は、各バスインタフェース装
置１０を識別するための便宜上の番号であり、これら信
号も、各バスインタフェース装置１０において同様であ
るため、以下、各バスインタフェース装置１０間で同様
の場合は、末尾の番号を省略する。

【００１３】また、ＢＳＳＹＨバスには、各バスインタ
フェース装置１０から、ＨＶバス使用中信号ＢＳＳＹＨ
が、ＢＳＳＹＬバスには、ＬＶバス使用中信号ＢＳＳＹ
Ｌが接続される。尚、ＢＳＳＹＨバスとＢＳＳＹＬバス
は、バス競合制御回路２０に接続されている。ＳＣＲＨ
バスには、各バスインタフェース装置１０より、ＨＶバ
ス解放信号ＳＣＲＨが、ＳＣＲＬバスには、ＬＶバス解
放信号ＳＣＲＬが接続されている。ＲＷＨバスおよびＲ
ＷＬバスには、それぞれリード／ライト種別信号ＲＷ
Ｈ、ＲＷＬが接続されている。クロックＢＳＬＫは、バ
ス競合制御回路２０および各バスインタフェース装置１
０の制御回路１３に供給されている。

【００１４】データバスレシーバ／アドレスバスレシー
バ１４は、基準電圧Ａ、Ｂに基づき、データバス／アド
レスバスより、ＨＶデータ／ＨＶアドレスおよびＬＶデ
ータ／ＬＶアドレスを取り出す機能を有している。

【００１５】図２は、データバスレシーバ／アドレスバ
スレシーバ１４の構成図である。図において、データバ
スレシーバ１４Ｄａ、１４ＤｂはＬＶ受信データを取り
出すためのレシーバであり、データバスレシーバ１４Ｄ
は、ＨＶ受信データを取り出すためのレシーバである。
また、アドレスバスレシーバ１４Ａａ、１４ＡｂはＬＶ
受信アドレスを取り出すためのレシーバであり、アドレ
スバスレシーバ１４Ａは、ＨＶ受信アドレスを取り出す
ためのレシーバである。データバスレシーバ１４Ｄａお
よびアドレスバスレシーバ１４Ａａは、データバス／ア
ドレスバスの信号が、基準電圧Ａ以上の場合にイネーブ
ルとなるよう構成され、本具体例では、電圧値が５
［Ｖ］で“Ｈ”、４［Ｖ］で“Ｌ”と判定するようにな
っている。

【００１６】一方、データバスレシーバ１４Ｄｂおよび
アドレスバスレシーバ１４Ａｂは、データバス／アドレ
スバスの信号が、基準電圧Ｂ以下の場合にイネーブルと
なるよう構成され、本具体例では、電圧値が２［Ｖ］で
“Ｈ”、１［Ｖ］で“Ｌ”と判定するようになってい
る。尚、基準電圧Ａ、Ｂは、ＨＶでの“Ｈ”、“Ｌ”を
判定するための電圧レベルであり、本具体例では、基準
電圧Ａ＝４［Ｖ］、基準電圧Ｂ＝２［Ｖ］に設定されて
いる。

【００１７】図１に戻って、データバスドライバ／アド
レスバスドライバ１５は、電圧可変回路１１および基準
電位可変回路１２の出力に基づき、データバス／アドレ
スバスへの信号を出力するものである。

【００１８】〈動作〉以下、一例としてシリアルデータ
転送の場合を説明する。尚、本発明はシリアル転送に限
定されるものではなく、パラレル転送であっても同様に
適用することができる。

【００１９】先ず、バス未使用時（いずれのバスインタ
フェース装置１０もバス使用権を得ていない状態）の動
作を説明する。各バスインタフェース装置１０は、すべ
てマスタ（バスを通じてデータ交換を行う場合の交換要
求元）、スレーブ（マスタの求めに応じてデータを受
信、または送信を行う装置）のどちらにもなれるものと
する。

【００２０】図３は、バス未使用時のバス使用権獲得の
タイミングチャートである。尚、この図３を含めて以下
の説明は、図中のデータバス、アドレスバス、ＬＶデー
タ線ＬＤＡＴ、ＬＶアドレス線ＬＡＤＤ以外の信号はロ
ーアクティブ（負論理）で示している。

【００２１】マスタのバスインタフェース装置１０−ｋ
は、バス競合制御回路２０にバス要求信号ＲＱｋをアサ
ートする。バス競合制御回路２０は、ＨＶバス使用中信
号ＢＳＳＹＨがネゲートで、かつ、ＬＶバス使用中信号
ＢＳＳＹＬがネゲート状態（この時のバスの使用形態を
ＨＶでのバス使用と命名する）である時、ＨＶバス許可
信号ＧＲＨｋをアサートし、マスタはＨＶバス許可信号
ＧＲＨｋを受けて、バス要求信号ＲＱｋのネゲートと、
ＨＶバス獲得確認信号ＧＡＫＨｋのアサートを行う。こ
れにより、バス競合制御回路２０は、ＨＶバス許可信号
ＧＲＨｋをネゲートし、マスタはＨＶバス獲得確認信号
ＧＡＫＨｋをネゲートする。この時点で、マスタはＨＶ
でのバス使用権を得たこととする。尚、図３では、信号
の変化の順序は記載した通りであるが、時間的な関係は
使用する装置によって変わるものである。

【００２２】図４は、ＨＶでのライト動作を示すタイミ
ングチャートである。マスタ（ここでは、バスインタフ
ェース装置１０−１とし、これをマスタ１という）は、
ライトでのバス使用の場合、ＨＶバス許可信号ＧＲＨｋ
のアサートを検出後、アドレスバス、データバスにそれ
ぞれアドレス値、データ値を、バス基準電位＝２
［Ｖ］、“Ｌ”＝２［Ｖ］、“Ｈ”＝５［Ｖ］として送
出し、リード／ライト種別信号ＲＷＨ（本具体例では、
ライト時は“Ｌ”、リード時は“Ｈ”とし、この場合は
“Ｌ”となる）をアサートし、ＨＶバス使用中信号ＢＳ
ＳＹＨをアサートして、アドレスバス／データバス上の
値の有効性を示すと共に、スレーブ（ここでは、バスイ
ンタフェース装置１０−２とし、これをスレーブ２とい
う）を呼び出す。

【００２３】スレーブ２はＨＶバス使用中信号ＢＳＳＹ
Ｈを受けて、データをデータバスレシーバ１４Ｄで受信
終了次第、ＨＶバス解放信号ＳＣＲＨをアサートする。
これにより、マスタ１は、図中矢印のように、ＨＶバス
使用中信号ＢＳＳＹＨ、リード／ライト種別信号ＲＷＨ
をネゲートし（この時点で、マスタ１はＨＶでのバスを
解放したこととする）、スレーブ２はＨＶバス解放信号
ＳＣＲＨをネゲートする。

【００２４】図５および図６は、ＨＶでのリード動作を
行う場合のタイミングチャートである。マスタ１はアド
レスバス上にアドレス値を送出し、リード／ライト種別
信号ＲＷＨをアサートし（“Ｈ”）、ＨＶバス使用中信
号ＢＳＳＹＨをアサートしてアドレスバス上の値の有効
性を示すと共に、スレーブ２を呼び出す。スレーブ２は
ＨＶバス使用中信号ＢＳＳＹＨを受けてデータを送出
し、ＨＶバス解放信号ＳＣＲＨをアサートする。マスタ
１は、データを受信後、ＨＶバス使用中信号ＢＳＳＹ
Ｈ、リード／ライト種別信号ＲＷＨをネゲートし（この
時点でマスタ１はＨＶでのバスを解放したこととす
る）、スレーブ２はＨＶバス解放信号ＳＣＲＨをネゲー
トする。

【００２５】このように、バスを使用するのがＨＶのみ
の場合は、一般的なバスの使用方法となる。これに対
し、次に示すように、バス使用中に異なるバス使用を行
う点が、本具体例の特徴とする点である。

【００２６】図７は、ＨＶでのバス使用時における他の
装置のＬＶでのバス使用権獲得を示すタイミングチャー
トである。この例は、他の装置（マスタ）を、バスイン
タフェース装置１０−３とし、これをマスタ３とする。
マスタ３は、バス競合制御回路２０に対してバス要求信
号ＲＱ3 をアサートする。バス競合制御回路２０は、Ｈ
Ｖでのバスが使用状態である場合（本具体例では、この
場合、マスタ１がバス使用権を持っているものとする）
ＬＶバス許可信号ＧＲＬ3 をアサートし、マスタ３はＬ
Ｖバス許可信号ＧＲＬ3 を受けてバス要求信号ＲＱ3 の
ネゲートと、ＬＶバス獲得確認信号ＧＡＫＬ3 のアサー
トを行う。この時点で、マスタ３はバス使用権を得たこ
ととする。この時、ＬＶでのバス使用と命名する。

【００２７】図８および図９は、ＬＶでのライト動作の
場合のタイミングチャートである。マスタ３は、図示の
ようにＬＶでのライトの場合、バス競合制御回路２０に
直接つながるＬＶアドレス線ＬＡＤＤ、ＬＶデータ線Ｌ
ＤＡＴ上に、それぞれアドレス値、データ値を送出し、
リード／ライト種別信号ＲＷＬをアサートし、ＬＶバス
使用中信号ＢＳＳＹＬをアサートしてアドレス、データ
バス上の値の有効性を示すと共に、スレーブ４（ここで
は、バスインタフェース装置１０−４とする）を呼び出
す。

【００２８】バス競合制御回路２０は、ＬＶバス使用中
信号ＢＳＳＹＬがアサートされ次第、データバス上のデ
ータ値（０Ｖを基準とした電圧）を、電圧レベルで基準
電圧Ａ、Ｂと比較し、後述する真理値に沿って、ＬＶデ
ータ線ＬＤＡＴ3 上のデータ値に応じてデータバスドラ
イバ電源電圧可変指示信号ＣＶＤＤおよびデータバス用
基準電位可変指示信号ＣＶＳＤを用いてデータバスのＨ
Ｖでの“Ｈ”、“Ｌ”それぞれの電圧レベルを可変させ
る。

【００２９】図１０は、データバスの電圧とＨＶ、ＬＶ
の論理値の真理値を示す説明図である。ここで、ＨＶ論
理値とは、最初にバスを使用していたマスタ１の論理値
であり、ＬＶ論理値とは、後でバス使用要求を行ったマ
スタ３の論理値である。また、ＣＶＤＤ論理とは、デー
タバスドライバ電源電圧可変指示信号ＣＶＤＤを“Ｈ”
指示とするか“Ｌ”指示とするかの論理である。更に、
ＣＶＳＤ論理とは、データバス用基準電位可変指示信号
ＣＶＳＤを“Ｈ”とするか、“Ｌ”とするかの論理を示
している。そして、データバス上の電圧値とは、それぞ
れの値の場合に、データバスの実際の電圧値を示すもの
である。

【００３０】即ち、本具体例では、バス上のデータがＨ
Ｖのみの場合は、“Ｈ”＝５［Ｖ］、“Ｌ”＝２［Ｖ］
として、その２値データを表し、この状態で他のデータ
（ＬＶのデータ）をバス上に送出する場合は、ＨＶの
“Ｈ”“Ｌ”それぞれの電圧を、更にＬＶの論理で
“Ｈ”と“Ｌ”としたものである。例えば、図８中のデ
ータバス上の電圧値において、区間Ｔ１、Ｔ２は、ＨＶ
の送信データ論理値は、共に“Ｈ”であるため、ＨＶの
みの場合は、５［Ｖ］となる。しかし、区間Ｔ１では、
ＬＶの論理が“Ｌ”であるため、４［Ｖ］となってい
る。尚、図中の（Ｈ、Ｌ）等の意味は（ＨＶの論理、Ｌ
Ｖの論理）を示しており、（−）は無効であることを示
している。

【００３１】そして、本具体例では、上述したように、
ＨＶの論理が“Ｈ”である場合は、図１に示すデータバ
スドライバ／アドレスバスドライバ１５への電源電圧を
ＬＶの論理に応じて変化させ（本具体例の場合、５／４
［Ｖ］）、ＨＶの論理が“Ｌ”である場合は、そのＬレ
ベルの基準となる電位をＬＶの論理に応じて変化させる
（本具体例の場合、２／１［Ｖ］）ことにより、バス上
にＨＶの論理とＬＶの論理の両方の値を存在させること
を可能にしているものである。

【００３２】次に、このような場合のスレーブ側の動作
を説明する。スレーブ４は、ＬＶバス使用中信号ＢＳＳ
ＹＬを受けてデータを受信するが、この際、受信レシー
バは送信時のバス競合制御回路２０と同様に、０［Ｖ］
を基準としたデータバス上のデータ値を電圧レベルで基
準電圧Ａ、Ｂと比較する。受信レシーバは、図２に示し
たように、電圧値が基準電圧Ａ（＝４［Ｖ］）以上の場
合、データバスレシーバＤａがイネーブル状態となっ
て、その出力が有効となる。即ち、この場合は、ＨＶの
論理が“Ｈ”の場合であり、ＬＶの論理は、上述したよ
うに５［Ｖ］で“Ｈ”、４［Ｖ］で“Ｌ”と判定する。
そして、この場合、データバスレシーバ１４Ｄｂは、デ
ィセーブル状態であるため、ＬＶ受信データは、データ
バスレシーバ１４Ｄａの判定結果となる。

【００３３】同様に、電圧値が基準電圧Ｂ（＝２
［Ｖ］）以下の場合、データバスレシーバ１４Ｄｂがイ
ネーブル状態となって、同出力が有効となる。データバ
スレシーバ１４Ｄｂは、２［Ｖ］で“Ｈ”、１［Ｖ］で
“Ｌ”と判定するため、この判定結果がＬＶ受信データ
となる。

【００３４】また、アドレスの取り扱いも、上記の記述
の、「ＬＶバス使用中信号ＢＳＳＹＬがアサートされ次
第、データバス上のデータ値…」から、前段落の「この
判定結果がＬＶ受信データとなる」までの「データ」を
「アドレス」とし、また、データバスドライバ電源電圧
可変指示信号ＣＶＤＤをアドレスバス用基準電位可変指
示信号ＣＶＳＡに、データバス用基準電位可変指示信号
ＣＶＳＤをアドレスバス用基準電位可変指示信号ＣＶＳ
Ａに読み替えることによって、同様に考えることができ
る。

【００３５】図１１および図１２は、ＨＶでのリード中
にＬＶでのライト動作を行う場合のタイミングチャート
である。マスタ１がリードモード時は、スレーブ２が応
答してリードデータをデータバス上に送出するまでは、
データバスはハイＺ（インピーダンス）状態であるの
で、バス競合制御回路２０は、ＨＶバス解放信号ＳＣＲ
Ｈのアサートを確認するまで（前述したように、この時
点でデータが確定している）、ウエイト信号ＷＡＩＴが
ネゲートされるまで、データ信号送受信を中断する（図
中、クロックＢＳＣＬＫの８〜９クロック付近の状
態）。尚、ここでアドレスは確定しているので、図示し
ているように、マスタ３のアドレス出力は可能である。

【００３６】このようにして、スレーブ４は受信データ
を全て受信し終わった段階で、ＬＶバス解放信号ＳＣＲ
Ｌをアサートする（図中、１６クロック目の状態）。マ
スタ３は、ＬＶバス使用中信号ＢＳＳＹＬをネゲートし
（この時点で、マスタ３はバスを解放したこととす
る）、スレーブ４は、ＬＶバス解放信号ＳＣＲＬをネゲ
ートする。

【００３７】図１３および図１４は、ＨＶでのライト時
のＬＶでのリード動作の場合を示すタイミングチャート
である。マスタ３は、ＬＶアドレス線ＬＡＤＤ3 上にア
ドレス値を送出し、各種制御信号をアサートし、ＬＶバ
ス使用中信号ＢＳＳＹＬをアサートしてアドレスバス上
の値の有効性を示すと共に、スレーブ４を呼び出す。バ
ス競合制御回路２０は、ＬＶバス使用中信号ＢＳＳＹＬ
がアサートされ次第、上述したマスタ３ライト時と同様
の方法で、即ち、アドレスバス上のアドレス値（電圧
値）、基準電圧Ａ、Ｂ、ＬＶアドレス線ＬＡＤＤ3 上の
アドレス値（電圧値）の組み合わせで（この場合の真理
値は図１０に準ずる）、データバスドライバ電源電圧可
変指示信号ＣＶＤＤ、アドレスバスドライバ電源電圧可
変指示信号ＣＶＤＡおよびデータバス用基準電位可変指
示信号ＣＶＳＤ、アドレスバス用基準電位可変指示信号
ＣＶＳＡを用いて、各アドレスバスのＨＶでの“Ｈ”、
“Ｌ”それぞれの電圧レベル（０［Ｖ］基準）を可変さ
せる。

【００３８】スレーブ４は、ＬＶバス使用中信号ＢＳＳ
ＹＬを受けてリードデータの送出準備ができ次第、デー
タをＬＶデータ線ＬＤＡＴ4 に送出し、ＬＶバス解放信
号ＳＣＲＬをアサートする。バス競合制御回路２０は、
ＬＶバス解放信号ＳＣＲＬがアサートされ次第、データ
バス上の電圧値とＬＶデータ線ＬＤＡＴ4 のデータ値に
より、マスタ３ライト時と同様にして、バスドライバの
電源電圧、バス用基準電位を、データバスドライバ電源
電圧可変指示信号ＣＶＤＤ、アドレスバスドライバ電源
電圧可変指示信号ＣＶＤＡおよびデータバス用基準電位
可変指示信号ＣＶＳＤ、アドレスバス用基準電位可変指
示信号ＣＶＳＡで可変させる。

【００３９】マスタ３は、マスタ３のライト時における
スレーブ４の受信方法と同様にして、データを受信後、
ＬＶバス使用中信号ＢＳＳＹＬをネゲートし（この時点
でマスタ３はＬＶでのバスを解放したこととする）、ス
レーブ４はＬＶバス解放信号ＳＣＲＬをネゲートする。
マスタ１がリード中であった場合の取り扱いもマスタ３
のライト時の場合と同様とする。

【００４０】尚、本発明は、電源電圧とバス基準電位を
変化させることで、“Ｈ”、“Ｌ”にそれぞれ２種類の
状態（４値）をとれることが特徴であり、ＬＶデータ線
ＬＤＡＴm （ｍ＝１，２，…，ｎ）、もしくはＬＶアド
レス線ＬＡＤＤm （ｍ＝１，２，…，ｎ）の電圧値と、
変化の組み合わせには依存しない。従って、アドレスと
データとが同一のバスでも実現することができる。即
ち、アドレス、データが同一バス上に時分割で送出され
る場合でも適用可能である。

【００４１】また、上記具体例では、基準電圧Ａ、Ｂ
を、それぞれ４［Ｖ］、２［Ｖ］としたが、これに限定
されるものではなく、システムによって任意に設定可能
であり、また、予め、データバスレシーバ／アドレスバ
スレシーバ１４が基準電圧Ａ、Ｂの値をデフォルトで持
っているよう構成してもよい。更に、基準電位について
も、上記具体例では、ＨＶのみの使用時は２［Ｖ］、Ｈ
ＶとＬＶとを使用した場合は、１［Ｖ］といったように
設定したが、この値についても任意に設定可能である。

【００４２】〈効果〉以上のように上記具体例によれ
ば、バスの電源電圧とバスの基準電位を変化させること
で、“Ｈ”の出力電圧と、“Ｌ”の出力電圧を、それぞ
れ２種類設定できるようにしたので、二つの信号の同時
使用が可能となり、従ってバスの競合が減り、アクセス
時間の短縮化を図ることができる。

【００４３】本発明は、以上の実施形態に限定されな
い。例えば、上記具体例では、ＨＶバス使用中信号ＢＳ
ＳＹＨ、ＬＶバス使用中信号ＢＳＳＹＬ、ＨＶバス解放
信号ＳＣＲＨ、ＬＶバス解放信号ＳＣＲＬ、リード／ラ
イト種別信号ＲＷＨ、ＲＷＬを個別にしたが、これらの
信号を、データバス、アドレスバスと同様に、電源電
圧、基準電位変動による４値式とする（即ち、ＨＶとＬ
Ｖとにより４値とする）ことも可能である。

【００４４】また、上記具体例では、ＨＶ、ＬＶの２種
類であるが、ＨＶでのデータ（またはアドレス）がスク
ランブルされていて、“Ｈ”と“Ｌ”とがほぼ同程度出
現するシステムでは、一つのＬＶをＨＶの“Ｈ”時専
用、もう一つのＬＶをＨＶの“Ｌ”時専用の二つに分け
て、多重アクセスさせることも可能である。例えば、Ｈ
Ｖをバスインタフェース装置１０−１であるとし、一方
のＬＶをバスインタフェース装置１０−２、他方のＬＶ
をバスインタフェース装置１０−３とする。そして、バ
スインタフェース装置１０−１の信号は“Ｈ”と“Ｌ”
とが同程度出現するとした場合、バスインタフェース装
置１０−１の“Ｈ”時は、バスインタフェース装置１０
−２の信号を割り当て、バスインタフェース装置１０−
１の“Ｌ”時は、バスインタフェース装置１０−３の信
号を割り当てるようにする。これにより、見かけ上、３
種類の信号をバス上に乗せることができる。

【００４５】

【発明の効果】以上説明したように、本発明のバス制御
装置によれば、二つのバスインタフェース装置の信号の
同時使用が可能となり、従って、バスの競合が減り、ア
クセス時間の短縮化を図ることができる。

【図面の簡単な説明】

【図１】本発明のバス制御装置の構成図である。

【図２】本発明のバス制御装置におけるデータバスレシ
ーバ／アドレスバスレシーバの構成図である。

【図３】本発明のバス制御装置におけるバス未使用時の
バス使用権獲得のタイミングチャートである。

【図４】本発明のバス制御装置におけるＨＶでのライト
動作を示すタイミングチャートである。

【図５】本発明のバス制御装置におけるＨＶでのリード
動作を示すタイミングチャート（その１）である。

【図６】本発明のバス制御装置におけるＨＶでのリード
動作を示すタイミングチャート（その２）である。

【図７】本発明のバス制御装置におけるＨＶでのバス使
用時における他の装置のＬＶでのバス使用権獲得を示す
タイミングチャートである。

【図８】本発明のバス制御装置におけるＬＶでのライト
動作の場合のタイミングチャート（その１）である。

【図９】本発明のバス制御装置におけるＬＶでのライト
動作の場合のタイミングチャート（その２）である。

【図１０】本発明のバス制御装置におけるデータバスの
電圧とＨＶ、ＬＶの論理値の真理値を示す説明図であ
る。

【図１１】本発明のバス制御装置におけるＨＶでのリー
ド中にＬＶでのライト動作を行うの場合のタイミングチ
ャート（その１）である。

【図１２】本発明のバス制御装置におけるＨＶでのリー
ド中にＬＶでのライト動作を行うの場合のタイミングチ
ャート（その２）である。

【図１３】本発明のバス制御装置におけるＨＶでのライ
ト中にＬＶでのリード動作を行うの場合のタイミングチ
ャート（その１）である。

【図１４】本発明のバス制御装置におけるＨＶでのライ
ト中にＬＶでのリード動作を行うの場合のタイミングチ
ャート（その２）である。

【符号の説明】

１０−１〜１０−ｎバスインタフェース装置１１−１〜１１−ｎ電圧可変回路１２−１〜１２−ｎ基準電位可変回路２０バス競合制御回路

Claims

【特許請求の範囲】

【請求項１】与えられた電圧可変指示に基づき、バス
に出力する電圧を変化させる電圧可変回路と、与えられ
た基準電位可変指示に基づき、バスに出力するローレベ
ルの電位を決定するための基準電位を変化させる基準電
位可変回路とを備えた複数のバスインタフェース装置
と、二つのバスインタフェース装置が前記バスを同時に使用
する場合、一方のバスインタフェース装置が、当該バス
に出力する２値のレベルのうち、ハイレベルの区間で
は、当該ハイレベル電位を、他方のバスインタフェース
装置から出力される２値データに対応させて変化するよ
う全バスインタフェース装置に対して電源電圧可変指示
を行い、前記一方のバスインタフェース装置が、当該バスに出力
する２値のレベルのうち、ローレベルの区間では、前記
他方のバスインタフェース装置から出力される２値デー
タに対応させて変化するよう全バスインタフェース装置
に対して基準電位可変指示を行うバス競合制御回路とを
備えたことを特徴とするバス制御装置。