JPH09147363A

JPH09147363A - 光記録媒体の復調装置

Info

Publication number: JPH09147363A
Application number: JP7308870A
Authority: JP
Inventors: Takusane Sugaya; 卓実菅谷
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1995-11-28
Filing date: 1995-11-28
Publication date: 1997-06-06
Also published as: US5726966A

Abstract

(57)【要約】【課題】本発明は、安定した復調データを生成すること
ができる光記録媒体の復調装置を提供する。【解決手段】光カードのトラックに書き込まれた情報マ
ークからの読み出し光を受光素子３１より受光し電気信
号に変換するとともに、２値化回路３２で所定の閾値で
２値化し、さらに間隔データ取得回路３３により２値化
された信号の立ち上がり立ち下がりエッジを検出すると
ともに、隣接する２つのエッジの間隔値を計測し、これ
ら間隔値を間隔データメモリ３４に格納し、ＣＰＵ３６
によりメモリ３４に格納された間隔値を読み出すととも
に、この間隔値について、マーク長またはマーク間距離
に対応する上限および下限を有する閾値と復調ビット列
との関係に基づいて復調ビット列に変換して復調データ
メモリ３５に格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のトラックに
情報がピット（マーク）として書き込まれている光記録
媒体から情報を復調する光記録媒体の復調装置に関す
る。

【０００２】

【従来の技術】従来、情報記録媒体として、光学的に情
報の記録、再生を行う光ディスクや光カードが広く知ら
れている。

【０００３】このうち、光カードは、既に普及している
クレジットカードなどのプラスティックカードと同じサ
イズに作られたもので、カード一枚あたり３メガバイト
以上の記録容量を有することから携帯型の光記録媒体と
して注目されている。

【０００４】このような光カードは、互いに平行なトラ
ックと、トラックとそのトラックに隣接するトラックと
を物理的に区画するトラックガイドとを複数、カード状
の基材上に形成するようにしている。

【０００５】そして、このような光カードに対する情報
の記録は、記録すべき情報によって出力が変調されたレ
ーザ光をトラックに照射し、物理的、あるいは化学的に
トラックにマークを形成することによって行われ、ま
た、情報の再生は、トラックにマークを形成しない程度
に出力を弱めたレーザ光を所望のトラックに照射し、そ
の反射光を受光素子にて電気信号に変換し、その信号を
２値化、復調等を施すことによって行われる。

【０００６】ところで、光カードに用いられるマークを
記録するための変調方式として（２，７）ＲＬＬ、８−
１０変換、ＭＦＭなどのセルフクロック変調が用いられ
ている。このため、これらに用いられる復調回路では、
検出した２値化信号の極性の変化エッジに基づいてデー
タの最小間隔に同期したビットクロックを発生させ、そ
のビットクロックで２値化信号をサンプリングすること
により、データのビット列を抜き取る方法がとられてい
る。

【０００７】図２３（Ａ）は、８−１０変換を用いてマ
ーク長記録方式で記録した場合の例を示すもので、同図
（ａ）に示すマークと、同図（ｂ）に示す２値化信号、
同図（ｃ）に示すマークに対応するビットクロックおよ
び同図（ｄ）に示す復調されたビット列の関係を表して
いる。

【０００８】そして、このような８−１０変換を用いた
マーク長記録方式では、ビット列の“１”がマークの反
転に対応するため、図２３（Ａ）に示すようにマークに
より立ち上がり、その後ビットクロックの立ち下がりに
よって立ち下がる同期信号をサンプリングすることによ
りビット列を引き出すようにしている。

【０００９】この場合、カードのマークに応じて生成さ
れる２値化信号は、カードの記録時の速度変動に、さら
に再生時の速度変動が重畳されることにより、エッジに
ジッタが生じたり、あるいは基準となるエッジ間隔が変
動する。このためビットクロック生成回路は、このジッ
タや変動に追従するように、ビットクロックの周期や位
相を変化させている。

【００１０】図２４は、一般的に知られているアナログ
構成のビットクロック生成回路を示すもので、この回路
では、２値化信号のエッジを検出するエッジ検出部１か
らの２値化信号の極性の変化エッジとビットクロックの
極性変化エッジとを位相比較器２で位相比較し、その比
較出力電圧をローパスフィルタ３を通して電圧制御発振
器４に供給することにより、ビットクロックの周波数を
変化させ、ビットクロックを２値化信号のゆらぎに対し
て追従させるようにしている。

【００１１】

【発明が解決しようとする課題】しかしながら、このよ
うなビットクロック生成回路において、局所的なジッタ
への追従性を良くすると、例えば、図２３（Ｂ）に示す
ように局所的なジッタにより同図（ａ）に示すマーク長
が縮み方向に変化したような場合、これの影響をビット
クロックの位相が受けると、その後の正規のマーク長に
対して、これまでのビット列に対して抜き出したビット
列にずれを生じバーストエラーを起こすことがあり、逆
に、ジッタへの追従性を悪くしすぎると、図２３（Ｃ）
に示すように同図（ａ）に示すマーク長が伸び方向に変
化したような場合、これの影響をビットクロックの位相
が受けると、その後の正規のマーク長に対して追従しき
れなくなり、同様にバーストエラーを起こすことがあっ
た。

【００１２】光カードでは、一般にエラー訂正符号が付
加されており、いくつかの局所的な復調誤りが発生して
も元のデータを復元できるようになっているが、上述し
たようなバーストエラーが発生すると、符号のエラー訂
正性能をエラーの数が上回ることが多くなり、その場
合、元の正しいデータが復元できなくなる。

【００１３】このため、従来のビットクロック生成回路
では、これらの問題点を解決するため、アナログ構成、
ディジタル構成に関わらず、様々な２値化信号の揺らぎ
に対処すべく様々な補正回路が付加されるようになって
おり、回路規模が大きくなって価格的にも高価なものに
なるという問題があった。

【００１４】また、近年、情報の再生速度の向上のため
に複数のトラックに光を照射して同時に情報の再生を行
う方式を採用することがあるが、かかる方式では、上述
のビットクロック生成回路を始め、所定の記録方式に従
って復調を行う専用のハードウェアを同時再生するトラ
ック数だけ並列に用意しなければならないため、さらに
回路規模が大きくなって価格が上昇してしまうという問
題があった。

【００１５】本発明は、上記事情に鑑みてなされたもの
で、安定した復調データを生成することができる光記録
媒体の復調装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】請求項１記載の発明は、
光記録媒体に情報として書き込まれるマークのエッジを
検出するエッジ検出手段と、このエッジ検出手段で検出
されるエッジの隣接する２つのエッジ間隔の値を計測す
るエッジ間隔計測手段と、各マーク長またはマーク間距
離に対応する上限および下限を有する閾値と復調ビット
列の関係を記憶した記憶手段と、前記エッジ間隔計測手
段で計測される間隔値と前記記憶手段の上限および下限
を有する閾値を比較してマーク長またはマーク間距離を
決定するとともに復調ビット列に変換するデータ変換手
段とにより構成している。

【００１７】請求項２記載の発明は、請求項１記載にお
いて、データ変換手段は、前記エッジ間隔計測手段で計
測される間隔値と、該間隔値の標準値との差を正負の符
号付きで加算し、該加算値が基準値と一致あるいは越え
たときに、変換される復調ビット列のビット数を調整す
るようにしている。

【００１８】請求項３記載の発明は、請求項１または２
記載において、前記エッジ間隔計測手段で計測される間
隔値を順次格納する第２の記憶手段をさらに有し、デー
タ変換手段は、前記第２の記憶手段の前記間隔値の格納
が行われているアドレスを監視して、前記第２の記憶手
段上の前記間隔値の読み出しアドレスが、前記間隔値の
格納が行われているアドレスを越えないように前記第２
の記憶手段からの間隔値の読み出しを行うようにしてい
る。

【００１９】この結果、請求項１記載の発明によれば、
光記録媒体に情報として書き込まれるマークのエッジ間
隔の値に基づいてマーク長またはマーク間距離を決定
し、復調ビット列を生成するようになるので、局所的な
ジッタの発生に対しても安定した復調データを得られ
る。

【００２０】また、請求項２記載の発明によれば、間隔
値を復調ビット列に変換するのに、間隔値と標準値との
差を利用することにより、ゴミなどの影響によってもビ
ットずれを発生しにくくでき、復調後のデータがエラー
訂正に成功する可能性を高めることができる。

【００２１】また、請求項３記載の発明によれば、第２
の記憶手段に格納された間隔値を後追いで、いわば半リ
アルタイムのようにして復調を行うようにできることか
ら、専用ハードウェアを用いたと同じ程度まで再生速度
を高めることができる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に従い説明する。

【００２３】（第１の実施の形態）図１は、本発明に適
用される光カードの概略的構成を示している。

【００２４】図において、１１は光カードで、この光カ
ード１１は、光データ記録部１１１を有し、この光デー
タ記録部１１１に長手方向に平行な複数のトラック１１
２を形成している。そして、情報を記録するには、トラ
ック１１２上に熱的変化を起こさせる強度でレーザ光を
照射してマーク１１３を形成することにより行い、一
方、情報を再生するには、トラック１１２上に熱的変化
を起こさせない強度でレーザ光を照射し、マーク１１３
の有無により強度変化を生じた反射光を受光することに
より行うようにしている。

【００２５】図２は、このような光カード１１の記録再
生装置の概略的構成を示している。この場合、光カード
１１は、モータ駆動回路１２により駆動される移動機構
１３によりトラックと平行な方向に往復駆動され、この
往復駆動中に光学ヘッド１４よりレーザ光を間欠的に照
射することにより、マークを形成するようにしている。
ここで、光カード１１を往復運動させるためのモータ駆
動回路１２と光学ヘッド１４を移動させるヘッド駆動回
路１５は、ＣＰＵ等のコントローラ１６によって制御さ
れている。このコントローラ１６には、ホストコンピュ
ータ１７を接続するとともに、レーザ駆動回路１８、変
調回路１９、復調回路２０およびエラー訂正処理回路２
１を接続している。

【００２６】次に、このように構成した記録再生装置に
より、光カード１１に記録／再生するデータをマークの
形に変換するまでを簡単に説明する。

【００２７】まず、記録するためのデータがホストコン
ピュータ１７からコントローラ１６に送られる。このデ
ータは、通常セクタと呼ばれる一定のバイト数単位で処
理される。コントローラ１６は、データをエラー訂正処
理回路２１でエラー訂正符号化し、このエラー訂正符号
化によってエラー訂正符号の付加された変調前データを
変調回路１９に送り、８−１０変調等のディジタル変調
を実行させる。

【００２８】変調回路１９では、エラー訂正符号を付加
したデータをブロックと呼ぶ単位に分割し、ブロック
間、およびセクタの前後にＳＹＮＣと呼ぶ再同期データ
を付与し、さらにセクタの前後にＬｅａｄＩｎと呼ばれ
るビットクロック生成回路の引き込み信号となるデータ
を付与し、変調後のデータを生成する。

【００２９】ここでの変調後データの構成例を図３に示
している。図３でのセクタの構成は、８×４バイトにそ
れぞれ行、列とも４バイトのエラー訂正符号を付与した
ものに、８−１０変調がなされ、ＬｅａｄＩｎ、および
ＳＹＮＣが付与されている。

【００３０】この変調後データを“１”、”０”のビッ
ト列にしたとき、８−１０変調ならば“１”に対して、
マークの有無の極性が変化するように、光カード１１の
駆動速度とマークの長さの関係から光学ヘッド１４から
のレーザ光の照射時間を制御することによりマークを形
成するようになる。

【００３１】一方、復調に際しては、まず、光カード１
１の往復駆動とともにレーザ駆動回路１８により光学ヘ
ッド１４を介して光カード１１にレーザ光を照射し、マ
ークによって強度変化を受けた反射光を受光し、さらに
電気的にハイレベル、ローレベルの２値をとる電気信
号、いわゆる２値化信号に変換する。

【００３２】この場合、記録の際の変調後データビット
列と照射時間が対応するように、復調の際の２値化信号
の時間的長さとそれに対応する復調前データビット列が
対応することが知られている。

【００３３】そこで、ビットクロック生成回路が生成し
たビットクロックによって２値化信号を復調前ビット列
に変換し、復調回路２０によって復調後データを復調し
ている。この復調後データは、復調に誤りがなければ変
調前データと同一となるはずであり、また、誤りが少な
ければエラー訂正処理回路２１でエラー訂正復号化をす
ることによって、元のデータが復元されることになる。

【００３４】復調回路２０では、まずビット列にＳＹＮ
Ｃが登場するのを待ち、ＳＹＮＣを検出したら、次にＳ
ＹＮＣが登場するまでのデータを８−１０復調し、これ
をセクタ内の全ブロック分について行うことによりエラ
ー訂正符号化された状態のデータまで復調するようにな
る。

【００３５】次に、２値化信号を復調前データに変換す
る方法について述べる。

【００３６】図４は、このようなデータ変換に用いられ
るデータ変換回路の概略的構成を示すもので、受光素子
３１、２値化回路３２、間隔データ取得回路３３、間隔
データメモリ３４、復調データメモリ３５、ＣＰＵ３
６、ドライブ系回路３７、カード駆動部３８から構成し
ている。

【００３７】そして、ここでは変調記録方式として、８
−１０変換コードによるマーク長記録を採用し、また、
光カードで用いられる８−１０変換コードは、ＤＣ成分
の影響を軽減するため“０”の連続を最大３つまでと
し、マーク長の最小単位を、ビット列に“１”が並んだ
場合の１Ｔ、最大をビット列が“０００１”と並んだ場
合の４Ｔとしている。

【００３８】しかして、ＣＰＵ３６の指示によりドライ
ブ系回路３７を介してカード駆動部３８が受光素子３１
に対し相対的にカードを動かすと、受光素子３１は、カ
ードのトラック上のマークの有無によって変調がかけら
れたカードからの反射光を検出し、アナログの電気信号
に変換して２値化回路３２に出力する。

【００３９】２値化回路３２では、受光素子３１からの
出力を適当なレベルでスライスするなどして、電気的に
ハイレベルまたはローレベルの２値化信号に変換して、
間隔データ取得回路３３に出力する。間隔データ取得回
路３３では、２値化信号の極性変化のエッジ間隔を、高
い周波数のクロックでカウントして、そのカウント値
（以下、間隔データと呼ぶ）を間隔データメモリ３４に
順次格納する。

【００４０】また、ＣＰＵ３６は、間隔データメモリ３
４から間隔データを順次読み出してビット列に変換し、
変換したビット列を８−１０変換コードの変復調規則に
従って復調し、復調したデータを復調データメモリ３５
に格納する。

【００４１】図５は、間隔データ取得回路３３の概略的
構成を示し、図６は、間隔データ取得回路３３での動作
を説明するタイミングチャートを示している。

【００４２】図５に示す間隔データ取得回路３３は、エ
ッジ検出回路３３１、遅延回路３３２、３３３、アドレ
ス生成カウンタ３３４、間隔測定カウンタ３３５、ラッ
チ３３６から構成している。

【００４３】まず、エッジ検出回路３３１は、入力され
た２値化信号の立ち上がり、および立ち下がりエッジを
検出し、エッジ検出パルスを生成する。

【００４４】エッジ検出パルスは、間隔データ計測カウ
ンタ３３５のリセットとして入力されるとともに、ラッ
チ３３６のイネーブルとして入力される。これによりラ
ッチ３３６に、間隔計測カウンタ３３５のリセット直前
の計測値である間隔データがラッチされる。

【００４５】また、エッジ検出パルスは、アドレス生成
カウンタ３３４のイネーブルにも出力されており、これ
により間隔データの格納アドレスがインクリメントされ
る。また、エッジ検出パルスは、遅延回路３３２、３３
３を介してシステムクロック２周期分遅らせた信号（１
周期分でもよいが、メモリのセットアップタイムを十分
確保するために２にしてある）とし、これをライトスト
ローブとして上述した間隔データメモリ３４に供給する
ことにより、ラッチの間隔データが、間隔データメモリ
３４上のアドレス生成カウンタ３３４の示すアドレスに
格納される。

【００４６】これを繰り返すことにより、間隔データメ
モリ３４には、エッジ間隔データが次々に蓄積される。

【００４７】このようにして間隔データ取得回路３３
は、図５に示すように、基本的にカウンタとラッチで構
成でき、非常に簡単な構成により実現できる。

【００４８】次に、データ復調方法について説明する。

【００４９】この場合、データ復調は専用のハードウェ
アを用いずに、ＣＰＵ３６によりソフトウェアを用いて
行う。そして、上述したようにカード上のスキャンが終
了した時点で、間隔データメモリ３４には、１トラック
分の間隔データが連続的に格納されている。

【００５０】ここで、間隔データメモリ３４より読み出
した間隔データとビット列の対応を簡単に説明すると、
例えば最小マーク長すなわち１Ｔが４μｍ、カードの平
均駆動速度が１００ｍｍ／ｓで、エッジ間隔を計測する
クロック周波数が１ＭＨｚであるとすれば、１Ｔの正規
の間隔は４０クロック分すなわちカウント値で「３９」
となる。同様に計算すれば、２Ｔ，３Ｔ，４Ｔ、の正規
の間隔は、それぞれ「７９」、「１１９」、「１５９」
となる。これらの標準値を中心にして切り分けることに
より、図７に示すような間隔データと復調ビット列の対
応表が作成できる。

【００５１】図８は、ＣＰＵ３６により間隔データメモ
リ３４に格納された一つの間隔データをビット列に変換
するフローを示している。

【００５２】この場合、ＣＰＵ３６は、まず、ステップ
８０１で、間隔データメモリ３４から、間隔データの格
納順にロードする。そして、ステップ８０２で、復調ビ
ット列を１ビットシフトし、ステップ８０３で、間隔デ
ータが１Ｔの数値範囲か判断する。この場合、図７に示
す表の１Ｔの数値範囲にあれば、“１”を復調するた
め、ステップ８０４で、復調済みのビット列を１ビット
左シフトさせたものに１加算すればよい。

【００５３】間隔データが１Ｔでないときは、１加算せ
ずに、ステップ８０５で、さらにビットシフトさせ、ス
テップ８０６で、２Ｔ範囲か否かを判定する。以下、同
様な動作をステップ８０７〜８０９にかけて実行し、最
終的に１Ｔから４Ｔまでを順に合致か否かを調べ、合致
しない回数分復調ビット列を左シフトし、最後に１を加
算することにより、間隔データを復調ビット列に変換す
るようにしている。

【００５４】上述した図２３、図２４，図２５で述べた
と同様な２値化信号について、上述した実施の形態に従
って間隔データに変換した結果を、それぞれ図９、図１
０、図１１に示している。この場合、図１０、図１１に
示すように本発明によれば、一つのエッジ間隔の復調に
ついて、その直前のいくつかのエッジ間隔のジッタや速
度変動が影響されなくなるため、ビットクロックを用い
た場合のようにビットずれを起こすことなく復調できる
ようになる。

【００５５】そして、このようにして得られた復調ビッ
ト列を図４に示す復調データメモリ３５に格納すること
になるが、ここでの格納方法について簡単に説明する。

【００５６】この場合、復調ビット列からＳＹＮＣを探
し出し、８−１０変調ならばＳＹＮＣは“１１０００１
０００１”、または“０１０００１０００１”で、これ
らは通常の変調によって出現しないものである。そし
て、復調ビット列がＳＹＮＣに合致したら、その直後か
ら１０ビット分ビット列がたまったら、その１０ビット
のビット列を８−１０の変調方式に則り、対応する８ビ
ットのデータバイトに変換し、復調データメモリ３５に
格納するようになる。

【００５７】この動作を次のＳＹＮＣが出現するまで繰
り返し、さらにその処理を１セクタ分繰り返すことによ
って、ＳＹＮＣ、ＬｅａｄＩｎが取り除かれたデータが
復調データメモリ３５に格納される。

【００５８】ところで、光カードのトラック上に記録さ
れるセクタの構成は複数種類であり、そのサイズやトラ
ック上の配置数、配置位置が規定されている。このため
１セクタ／１トラックのタイプだけでなく、数セクタ／
１トラックで記録されている場合もある。セクタ間のギ
ャップは最小のもので０．６５ｍｍ程度であり、このと
きカードの標準速度１００ｍｍ／ｓ、計測クロック周波
数が１ＭＨｚであるとすれば、間隔データ値は６４９９
となる。

【００５９】このとき、図５に示した間隔データ取得回
路３３において、間隔データ計測カウンタ３３５のビッ
ト数を８ビットとすると、０．６５ｍｍのギャップは、
２５６すなわちカウント値で「２５５」までカウントし
たら、オーバーフローして０に戻ることを繰り返すた
め、２５６×２５＋９９＝６４９９であるから、２５回
のオーバーフローを経て「９９」という間隔データが得
られる。ここで「９９」は、図７に示す表から２Ｔ範囲
内であるから、ＣＰＵ３６は“０１”と復調するように
なる。

【００６０】ところで、セクタの規定の位置は、通常小
数点以下第２位（単位ｍｍ）の単位でトラック上に規定
されている。このため、専用ハードウェアを用いてリア
ルタイムで復調を行おうとすると、カードの移動中にセ
クタ位置を正確に把握する必要があり、規定の単位の分
解能を持つスケールとそのカウンタ回路を設け、そのカ
ウント値を常時ＣＰＵ３６が監視してゲートをかけるな
どの処理がとられ、また高分解能のスケールはコストア
ップの要因になっていた。

【００６１】そこで、間隔データ取得回路３３を、図５
と同一部分には同符号を付した図１２に示すようにコン
パレータ３３７およびオアゲート３３８を付加し、カウ
ンタのフルケース分「２５５」（８ビットの場合）ＦＦ
Ｈと間隔データ計測カウンタ３３５のカウント値をコン
パレータ３３７で比較し、また、４Ｔの間隔データ範囲
を「２５５」に対して十分なマージンを持つように設定
する。

【００６２】これにより、カウンタがフルスケールの
「２５５」までカウントしたときは、次のタイミングで
カウンタが０に戻り、アドレスがインクリメントされる
一方、データ「２５５」がラッチされ、その後メモリに
格納されるようになり、セクタ間のギャップでは、カウ
ンタのオーバーフローによって、誤った間隔データが格
納されなくなり、また、ＣＰＵ３６は「２５５」がいく
つか連続、あるいは一定の範囲内に多数存在する部分を
検出することにより、メモリ上でセクタ間のギャップが
認識できる。逆に「２５５」が一定の範囲内に全く、あ
るいはほとんどない部分を検出することにより、メモリ
上でのデータ部が認識することも可能になる。

【００６３】このため、ＣＰＵ３６では、図１３に示す
フローのように、１トラックを復調する場合、ステップ
１３０１で、セクタ数を０に初期化し、メモリ上の間隔
データを順次アクセスするとともに、ステップ１３０
２、１３０３で、セクタ間のギャップ、非ギャップをサ
ーチすることで、ステップ１３０４で、セクタの開始点
を見つけて１セクタ分を復調し、ステップ１３０５で、
セクタ数をインクリメントし、ステップ１３０６で、セ
クタ数が１トラック分と判断されるまで、同じ動作を繰
り返すことで、セクタ領域の物理的な位置ぎめ手段なし
で、セクタの位置認識を行うようにしている。

【００６４】ところで、これまでの説明では、読み込み
時の速度変動と、書き込み時の速度変動が同一の方向に
重なると、ウインドウマージンを超えて、例えば、記録
時に３Ｔで記録されたはずのマーク間隔が、４Ｔの範囲
観測されるなどの事態が発生することがある。

【００６５】しかし、このような場合に４Ｔの間隔デー
タを３Ｔと復調するのは不自然であり、通常の復調に悪
影響を及ぼしてしまう。このため、通常はビットずれを
生じて、以降のデータがバーストエラーとなってエラー
訂正できなくなり、リトライを行う必要がある。リトラ
イはカードのスキャン方向を変えて行うのが普通である
が、その理由を以下に述べる。

【００６６】光カードにおいて、例えばユーザバイト３
２バイトのデータにエラー訂正符号を付与したもののセ
クタのデータ構造は、図１４に示すようになっている。

【００６７】これは３２＝８×４のデータマトリクスを
構成して、行および列方向に各々２重訂正可能な４バイ
トのエラー訂正符号を付加したものである。

【００６８】そして、このようなデータをカード上に記
録するには、トラック上にＬＩ→ＳＹ→Ａ０→Ａ１→・・・ →Ａ１０→Ａ１１→ＳＹ→Ｂ０→Ｂ１→・・・ →Ｈ１０→Ｈ１１→ＳＹ→Ｌ１の順に並ぶように記録する。

【００６９】ここで、順方向にスキャンしたときに、例
えばＣ２およびＥ３に起因してバーストエラーが発生し
（その後ＳＹで同期回復）、さらにＨ９〜Ｈ１１にもエ
ラーが発生した場合の復調後のデータ構造は図１５に示
すようになる。この場合、第９列、第１０列、第１１列
は、それぞれ３つのエラーが発生することになりエラー
訂正できない可能性が非常に高くなる。

【００７０】一方、逆方向にリードしたとき、同様にＣ
２、およびＥ３に起因してビットずれが発生したと仮定
したときの復調データの構造は、図１６に示すようにな
る。この場合、列方向で３つ以上のエラーが発生するこ
とがないことから、エラー訂正に成功する可能性が高く
なる。

【００７１】このことから、エラー訂正できないとき
は、逆方向にスキャンしてリトライすることが有効であ
る。

【００７２】これまでのビットクロックを用いた方式に
おいて、逆方向リトライを行う場合は、当然カードを逆
方向にスキャンさせながら復調しなければならないた
め、新たに数百ｍｓｅｃ程度の時間を要することにな
る。

【００７３】これに対し、本発明のようにメモリに間隔
データを保存し、ソフトウェアで復調するものにおいて
は、逆方向のスキャンは、実際にカードを動かすのでは
なく、メモリに記憶された間隔データを格納順と逆順に
ロードしてゆけばよいので、メモリアクセスによるリト
ライは、カードをスキャンさせるものに比べて高速で行
うことができる。

【００７４】ここで、「３９」なる間隔データを１Ｔと
復調する処理を考えたときのアルゴリズムは、ｓｔｅｐ１．間隔データをメモリからロードｓｔｅｐ２．間隔データ＞＝２０？ｓｔｅｐ３．間隔データ＜＝３９？ｓｔｅｐ４．復調データとして“１”をセットｓｔｅｐ５．復調メモリにストアでよく、これにより「３９」なる間隔データを１Ｔと復
調できる。

【００７５】これに要するＣＰＵ３６の処理量は、仮に
一項目１０ステップ消費するとしても、５０ステップで
あり、１トラック分のデータはエラー訂正符号も含め最
大で１６８０バイト＝１６８００ビット程度であるか
ら、１６８００×５０＝８４００００サイクルとなる。
そして、ＣＰＵ３６の１サイクルが１００ｎｓｅｃとす
れば、これに要する時間は８４ｍｓｅｃになる。ところ
が、カードをスキャンさせるものでは、８０ｍｍ／１０
０ｍｍ／ｓ＝８００ｍｓｅｃにもなり、ＣＰＵ３６によ
る処理は、極めて短時間で間隔データを復調できること
が理解できる。また、このようなＣＰＵ３６による処理
は、カードを駆動しないことから省電力化も図れる。

【００７６】なお、情報の再生速度の向上のために複数
のトラックに光を照射して同時に情報の再生を行う方式
を採用することがあるが、このような場合も、間隔デー
タメモリ３４に格納される複数トラック分の間隔データ
について、ＣＰＵ３６での処理を実行することで、復調
データを得られるようになるので、従来のビットクロッ
ク生成回路を始め、復調を行う専用のハードウェアなど
を、トラック数だけ並列に用意するものと比べ、回路規
模を大幅に小さくでき、価格的にも安価にできる。

【００７７】また、上述では、変調記録方式として８−
１０変換コードによるマーク長記録方式について述べた
が、（２，７）変調やＭＦＭ変調などのマーク間記録方
式であってもよい。

【００７８】（第２の実施の形態）これまでの説明で
は、カード上のゴミや傷のない状態で復調方式について
説明した。しかしながら、実際使用上では、ゴミの影響
により誤った２値化信号が出力されることがある。従来
のビットクロックを用いた方式では、もともとの速度変
動やジッタの影響に、こられのゴミや傷の影響が加わる
ことになり、より一層ビットずれを起こしやすくなる。

【００７９】例えば、図１７に示すようなタイミングで
ゴミによる２値化信号が検出されると、本来４Ｔの期間
に付着して２値化信号が出力された場合でも、「４５」
→１Ｔ、「４５」→１Ｔ、「７０」→２Ｔにより、“０
００１”と変換されなければならないのが“１１０１”
と変換される。

【００８０】しかし、これは本来４Ｔの期間が４ビット
に変換されただけであり、ビットずれによるバーストエ
ラーは発生せず、局所的エラーで収まるため、エラー訂
正に成功する可能性が高い。

【００８１】ところが、例えば、図１８に示すようなタ
イミングで２値化信号が出力されるようにゴミが付着す
ると、「５５」→１Ｔ、「５５」→１Ｔ、「５０」→１
Ｔにより、”１１１”なる３ビットに変換される。この
とき本来４ビットに復調されねばならない区間が３ビッ
トに変換されるため、ビットずれによるバーストエラー
は発生する。

【００８２】いま、カードの平均速度が標準値と等しい
と仮定すると、途中での速度変動、ジッタ、ゴミなどの
有無にかかわらず、間隔データの総和は変わらない。そ
こで、この第２の実施の形態では、間隔データをビット
列に変換するのに間隔データと標準値との差も利用する
ようにしている。

【００８３】図２０は、かかる第２の実施の形態におい
て、上述した図４に示すＣＰＵ３６により間隔データメ
モリ３４に格納された一つの間隔データをビット列に変
換するフローを示している。

【００８４】この場合、まず、ステップ２００１で、間
隔データを格納順にロードする。そして、ステップ２０
０２で、復調ビット列を１ビットシフトし、ステップ２
００３で、間隔データが１Ｔの数値範囲か判断する。こ
の場合、１Ｔの数値範囲にあれば、ステップ２００４
で、間隔データと標準値（４０）との誤差を符号付きで
累積し、ステップ２００５で、累積値が１Ｔの標準値以
上になって、さらにステップ２００６で、＋方向を判断
したら、ステップ２００７に進んで、復調ビット列を１
ビットシフトして１ビット（“１”または“０”）追加
し、−方向を判断したらステップ２００８に進んで、復
調ビット列から１ビット逆シフトして１ビット削除す
る。

【００８５】一方、ステップ２００３で、間隔データが
１Ｔでないときは、ステップ２００９で、復調ビット列
を１ビットシフトさせ、ステップ２０１０で、２Ｔ範囲
か否かを判定する。以下、同様な動作をステップ２０１
１〜２０１７にかけて実行し、最終的に１Ｔから４Ｔま
でを順に合致か否かを調べながら、間隔データを復調ビ
ット列に変換するようになる。

【００８６】図１９は、このような方法に従って、図１
８と同一の区間を復調したものである。この場合、最初
のデータを「５５」→１Ｔと変換するとともに、この間
隔データ数値と１Ｔの標準値との差、すなわち５５−４
０＝＋１５を誤差として取得する。次の間隔データも同
様に「５５」→１Ｔと変換し、さらにその誤差５５−４
０＝＋１５を取得し、直前の誤差に加算する。すなわち
誤差の累積は１５＋１５＝＋３０となる。さらに次は
「５０」→１Ｔと変換し、誤差５０−４０＝＋１０を誤
差の累積値に加算すると３０＋１０＝＋４０となる。す
なわち、この時点で誤差の累積が、ちょうど１Ｔの標準
値に等しくなるので、復調ビット列の最後尾に１ビット
（０または１）を挿入し、（誤差累積）−４０を、新た
な誤差累積値とし、これにより、ビットずれを防ぐよう
にしている。

【００８７】このような第２の実施の形態によれば、ゴ
ミなどの影響によってもビットずれが発生しにくくな
り、復調後のデータがエラー訂正に成功する可能性を高
めることができる。

【００８８】（第３の実施の形態）これまでの説明で
は、カードのスキャンが終了した後に復調するようにし
ているため、特に、複数トラックを同時再生する場合、
全トラックの復調が完了する時間よりもカードの停止・
反転のための整定時間が短いような場合は、次のスキャ
ンに移行できず、再生速度の点では、専用のハードウェ
アによる復調回路を備えたリアルタイム復調の装置に比
べて不利になることがある。

【００８９】一方、近年、カード駆動やフォーカス・ト
ラッキングなどを行う回路系（以下、ドライブ系回路と
総称）は、ＤＳＰ等を用いたディジタルサーボが主流に
なりつつあり、この場合、ＣＰＵはＤＳＰにカード駆動
を指示するコマンドを送り、実際のカード駆動制御はＤ
ＳＰが行う。このため、カード駆動中、特に定速で移動
している期間は、ＣＰＵの処理に開き時間（待ち時間）
が発生する。

【００９０】そこで、この第３の実施の形態では、ＣＰ
Ｕは、空き時間を利用して間隔データの復調を行うよう
にしている。

【００９１】図２１は、第３の実施の形態の概略構成を
示すもので、図４と同一部分には同符号を付している。
また、図２２は、一つの間隔データを復調する際のフロ
ーを示している。

【００９２】この場合、図２１では、間隔データ取得回
路３３の格納アドレスをデータバスを通してＣＰＵ３６
により読み取ることができるようにしている。

【００９３】しかして、ＣＰＵ３６は、まず、ドライブ
系回路３７にカード駆動を指示した後、間隔データ取得
回路３３に動作開始を促す。

【００９４】間隔データ取得回路３３では、例えばアド
レス昇り方向（０，１，２…）に取得した間隔データを
次々間隔データメモリ３４に格納してゆく一方、ＣＰＵ
３６での空き時間が多くなることで復調に着手する。

【００９５】ここで、ＣＰＵ３６は、間隔データをロー
ドする前に、ステップ２２０１で、現在、間隔データ取
得回路３３が間隔データを格納した格納アドレスを読み
出す。

【００９６】次に、ステップ２２０２で、復調のために
間隔データをロードするためのアクセスアドレスと、直
前に読み出した格納アドレスを比較し、アクセスアドレ
スが格納アドレスを追い越さないか否かを確認する。そ
して、ここでの確認結果から、追い越さなければ、ステ
ップ２２０３で、間隔データをロードし、ステップ２２
０４で復調を行う。一方、ステップ２２０２で、追い越
すと判断した場合は、追い越さない状態になるまで待つ
ようになる（または、サーボ系のステータスを監視にい
ってもよい）。

【００９７】このような動作を繰り返すことにより、カ
ード駆動中においても、格納されたデータを後追いで、
いわば半リアルタイムで復調できることになり、専用の
ハードウェアを用いると同じ程度まで再生速度を向上さ
せることができる。

【００９８】以上、各実施の形態に基づいて説明した
が、本発明中には以下の発明が含まれる。

【００９９】（１）光記録媒体に情報として書き込まれ
るマークのエッジを検出するエッジ検出手段と、このエ
ッジ検出手段で検出されるエッジの隣接する２つのエッ
ジ間隔の値を計測するエッジ間隔計測手段と、各マーク
長またはマーク間距離に対応する上限および下限を有す
る閾値と復調ビット列の関係を記憶した記憶手段と、前
記エッジ間隔計測手段で計測される間隔値と前記記憶手
段の上限および下限を有する閾値を比較してマーク長ま
たはマーク間距離を決定するとともに復調ビット列に変
換するデータ変換手段とを具備したことを特徴とする光
記録媒体の復調装置。

【０１００】このようにすれば、光記録媒体に情報とし
て書き込まれるマークのエッジ間隔の値に基づいてマー
ク長またはマーク間距離を決定し、復調ビット列を生成
するようになるので、局所的なジッタの発生に対しても
安定した復調データを得られる。

【０１０１】（２）（１）記載の光記録媒体の復調装置
において、データ変換手段は、前記エッジ間隔計測手段
で計測される間隔値と、該間隔値の標準値との差を正負
の符号付きで加算し、該加算値が基準値と一致あるいは
越えたときに、変換される復調ビット列のビット数を調
整するようにしている。

【０１０２】このようにすれば、間隔値を復調ビット列
に変換するのに、間隔値と標準値との差を利用すること
により、ゴミなどの影響によってもビットずれを発生し
にくくでき、復調後のデータがエラー訂正に成功する可
能性を高めることができる。

【０１０３】（３）（１）（２）記載の光記録媒体の復
調装置において、前記エッジ間隔計測手段で計測される
間隔値を順次格納する第２の記憶手段をさらに有し、デ
ータ変換手段は、前記第２の記憶手段の前記間隔値の格
納が行われているアドレスを監視して、前記第２の記憶
手段上の前記間隔値の読み出しアドレスが、前記間隔値
の格納が行われているアドレスを越えないように前記第
２の記憶手段からの間隔値の読み出しを行うようにして
いる。

【０１０４】このようにすれば、第２の記憶手段に格納
された間隔値を後追いで、いわば半リアルタイムのよう
にして復調を行うことができるようになり、専用ハード
ウェアを用いたと同じ程度まで再生速度を高めることが
できる。

【０１０５】（４）（１）記載の光記録媒体の復調装置
において、エッジ検出手段は、同時に読み出される複数
のトラックに対応して設けられ、これらエッジ検出手段
で検出されるエッジによる間隔値を個々のトラック毎に
別けるとともに、前記データ変換手段により各トラック
毎に記憶手段の上限および下限を有する閾値と比較して
マーク長またはマーク間距離を決定するとともに復調ビ
ット列に変換するようにしている。

【０１０６】このようにすれば、情報の再生速度向上の
ため、複数のトラックに対して同時に情報の再生を行う
ものに採用することができる。

【０１０７】（５）（１）記載の光記録媒体の復調装置
において、さらに、前記エッジ間隔計測手段で計測され
る間隔値を格納する間隔値格納手段を有し、該間隔値格
納手段は、計測される間隔値が予め定められた値となっ
たときに、該間隔値を格納するようにしている。

【０１０８】このようにすれば、誤った間隔値が間隔値
格納手段に格納されるのを防止できる。

【０１０９】（６）（５）記載の光記録媒体の復調装置
において、さらに、予め定められた値に等しい間隔値が
間隔値格納手段のアドレス上で連続して現れたときに、
セクタと隣接するセクタとの間に形成されている間隙で
あると判定する間隙判定手段を備えているこのようにす
れば、セクタの開始点を間隔値格納手段上で見付けるこ
とができる。

【０１１０】

【発明の効果】以上述べたように本発明によれば、光記
録媒体に情報として書き込まれるマークのエッジ間隔の
値に基づいてマーク長またはマーク間距離を決定し、復
調ビット列を生成するようになるので、局所的なジッタ
の発生に対しても安定した復調データを得られる。

【０１１１】また、間隔値を復調ビット列に変換するの
に、間隔値と標準値との差を利用することにより、ゴミ
などの影響によってもビットずれを発生しにくくでき、
復調後のデータがエラー訂正に成功する可能性を高める
ことができる。

【０１１２】さらに、記憶手段に格納された間隔値を後
追いで、いわば半リアルタイムのようにして復調を行う
ことができるので、専用ハードウェアを用いたと同じ程
度まで再生速度を高めることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に適用される光カー
ドの概略的構成を示す図。

【図２】第１の実施の形態に適用される記録再生装置の
概略的構成を示を示す図。

【図３】第１の実施の形態の変調後データの構成例を示
す図。

【図４】第１の実施の形態に適用されるデータ変換回路
の概略的構成を示す図。

【図５】第１の実施の形態に適用される間隔データ取得
回路の概略的構成を示す図。

【図６】第１の実施の形態に適用される間隔データ取得
回路の動作を説明するタイミングチャート。

【図７】第１の実施の形態に適用される間隔データと復
調ビット列の対応表を示す図。

【図８】第１の実施の形態の動作を説明するためのフロ
ーチャート。

【図９】第１の実施の形態を説明するための図。

【図１０】第１の実施の形態を説明するための図。

【図１１】第１の実施の形態を説明するための図。

【図１２】第１の実施の形態に適用される他の間隔デー
タ取得回路の概略的構成を示す図。

【図１３】第１の実施の形態に適用される他の間隔デー
タ取得回路の動作を説明するためのフローチャート。

【図１４】第１の実施の形態の変調後データの構成例を
示す図。

【図１５】第１の実施の形態のエラーを発生した場合の
変調後データの構成例を示す図。

【図１６】第１の実施の形態の逆方向にリードした時の
変調後データの構成例を示す図。

【図１７】本発明の第２の実施の形態を説明するための
図。

【図１８】第２の実施の形態を説明するための図。

【図１９】第２の実施の形態を説明するための図。

【図２０】第２の実施の形態の動作を説明するためのフ
ローチャート。

【図２１】本発明の第３の実施の形態の概略構成を示す
図。

【図２２】第３の実施の形態の動作を説明するためのフ
ローチャート。

【図２３】従来の８−１０変換を用いてマーク長記録方
式で記録した例を示す図。

【図２４】従来のアナログ構成のビットクロック生成回
路を示す図。

【符号の説明】

１１…光カード、１１１…光データ記録部、１１２…ト
ラック、１１３…マーク、１２…モータ駆動回路、１３
…移動機構、１４…光学ヘッド、１５…ヘッド駆動回
路、１６…コントローラ、１７…ホストコンピュータ、
１８…レーザ駆動回路、１９…変調回路、２０…復調回
路、２１…エラー訂正処理回路、３１…受光素子、３２
…２値化回路、３３…間隔データ取得回路、３３１…エ
ッジ検出回路、３３２、３３３…遅延回路、３３４…ア
ドレス生成カウンタ、３３５…間隔測定カウンタ、３３
６…ラッチ、３３７…コンパレータ、３３８…オアゲー
ト、３４…間隔データメモリ、３５…復調データメモ
リ、３６…ＣＰＵ、３７…ドライブ系回路、３８…カー
ド駆動部。

Claims

【特許請求の範囲】

【請求項１】光記録媒体に情報として書き込まれるマ
ークのエッジを検出するエッジ検出手段と、このエッジ検出手段で検出されるエッジの隣接する２つ
のエッジ間隔の値を計測するエッジ間隔計測手段と、各マーク長またはマーク間距離に対応する上限および下
限を有する閾値と復調ビット列の関係を記憶した記憶手
段と、前記エッジ間隔計測手段で計測される間隔値と前記記憶
手段の上限および下限を有する閾値を比較してマーク長
またはマーク間距離を決定するとともに復調ビット列に
変換するデータ変換手段とを具備したことを特徴とする
光記録媒体の復調装置。
【請求項２】データ変換手段は、前記エッジ間隔計測
手段で計測される間隔値と、該間隔値の標準値との差を
正負の符号付きで加算し、該加算値が基準値と一致ある
いは越えたときに、変換される復調ビット列のビット数
を調整することを特徴とする請求項１記載の光記録媒体
の復調装置。
【請求項３】前記エッジ間隔計測手段で計測される間
隔値を順次格納する第２の記憶手段をさらに有し、デー
タ変換手段は、前記第２の記憶手段の前記間隔値の格納
が行われているアドレスを監視して、前記第２の記憶手
段上の前記間隔値の読み出しアドレスが、前記間隔値の
格納が行われているアドレスを越えないように前記第２
の記憶手段からの間隔値の読み出しを行うことを特徴と
する請求項１または２に記載の光記録媒体の復調装置。