JPH09148245A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】非常に高性能で信頼性の高い半導体装置の提
供。 【解決手段】絶縁表面を有する基板１上に活性領域とな
る膜２が積層されてなる半導体装置において、活性領域
となる膜２は、非晶質ケイ素膜をベースとして結晶化さ
れたもので、結晶粒内のそれぞれの柱状結晶が互いに結
合されたほぼ単結晶状態の結晶性ケイ素膜からなる。活
性領域となる膜２が単結晶状態であるから、キャリアの
移動速度が高速化できるなど、特性が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁表面を有する
基板上に活性領域となる膜が積層されてなる半導体装置
およびその製造方法に関する。特に、本発明は、薄膜ト
ランジスタ（以下、ＴＦＴと略す）を含む半導体装置に
有効であり、例えばアクティブマトリクス型の液晶表示
装置、密着型イメージセンサー、三次元ＩＣなどに利用
できる。

【０００２】

【従来の技術】近年、高解像度の液晶表示装置、高速で
高解像度の密着型イメージセンサー、三次元ＩＣなどへ
の実現に向けて、ガラス等の絶縁基板上や、絶縁膜上に
高性能な半導体素子を形成する試みがなされている。こ
れらの装置に用いられる半導体素子では、薄膜状のケイ
素半導体を用いるのが一般的である。薄膜状のケイ素半
導体としては、非晶質ケイ素半導体（α−Ｓｉ）からな
るものと、結晶性を有するケイ素半導体からなるものの
二つに大別される。

【０００３】前者の非晶質ケイ素半導体は、作製温度が
低く、気相法で比較的容易に作製することが可能で量産
性に富むため、最も一般的に用いられているが、導電性
等の物性が結晶性を有するケイ素半導体に比べて劣る。
したがって、今後より高速特性を得るためには、結晶性
を有するケイ素半導体からなる半導体装置の作製方法の
確立が強く求められている。

【０００４】後者の結晶性を有するケイ素半導体は、多
結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ
素、結晶性と非晶質性の中間の状態を有するセミアモル
ファスケイ素等が知られている。

【０００５】前記した結晶性を有するケイ素半導体の膜
を得る方法としては、下記の三つが知られている。

【０００６】（１）成膜時に結晶性を有する膜を直接成
膜する。

【０００７】（２）非晶質の半導体膜を成膜しておき、
レーザー光のエネルギーにより結晶性を有せしめる。

【０００８】（３）非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性を有せしめる。

【０００９】しかしながら、（１）の方法では、成膜工
程と同時に結晶化が進行するので、大粒径の結晶性ケイ
素を得るにはケイ素膜の厚膜化が不可欠であり、良好な
半導体物性を有する膜を、絶縁表面を有する基板上に全
面にわたって均一に成膜することが技術上困難である。

【００１０】また、（２）の方法では、現在最も一般的
に使用されているエキシマレーザーを例にとると、レー
ザー光の照射面積が小さくスループットが低いという問
題がまずあり、また基板全面を均一に処理するにはレー
ザーの安定性が充分ではなく、次世代の技術という感が
強い。

【００１１】（３）の方法は、（１）、（２）の方法と
比較すると基板内の均一性、安定性においては有利であ
り、石英基板を用いた超小型高精彩液晶パネルなどに使
用されている。但し、この場合には６００℃程度の温度
にて数十時間にわたる加熱処理を行うとともに、その後
さらに前記加熱処理よりも高温例えば１０００℃にて数
十分〜数時間にわたる結晶性助長の熱処理を行ってい
る。すなわち、処理時間が長く、スループットが低いと
いう問題がある。

【００１２】これらの方法に対して、特開平６−２４４
１０３号公報および特開平６−２４４１０４号公報で提
案されている。これらの方法は、上記（３）の方法を利
用して、前述の処理時間の問題点を解決するものであ
る。つまり、非晶質ケイ素膜の結晶化を助長する触媒元
素を利用しており、これにより加熱温度の低温化および
処理時間の短縮化を図っている。具体的には、非晶質ケ
イ素膜の表面にニッケルやパラジウム、さらには鉛等の
金属元素を微量に導入し、しかる後に加熱するものであ
る。これによれば、加熱温度５５０℃、処理時間４時間
程度で済む。

【００１３】この低温結晶化のメカニズムは、まず金属
元素を核とした結晶核発生が早期に起こり、その後その
金属元素が触媒となって結晶成長を助長し、結晶化が急
激に進行することで理解される。そういった意味で以後
これらの金属元素を触媒元素と呼ぶ。これらの触媒元素
により結晶化が助長されて結晶成長した結晶性ケイ素膜
は、その粒内が何本もの柱状結晶のネットワーク構造と
なっており、それぞれの柱状結晶内部は理想的な単結晶
状態となっている。ちなみに、通常の固相成長法で結晶
化した結晶性ケイ素膜は、一つの粒内が双晶構造になっ
ている。

【００１４】さらに特開平６−２４４１０４号公報で
は、非晶質ケイ素膜の一部に選択的に触媒元素を導入し
加熱することで、他の部分を非晶質ケイ素膜の状態とし
て残したまま、選択的に触媒元素が導入された領域のみ
を結晶化し、そして、さらに加熱時間を延長すること
で、その導入領域から横方向（基板と平行な方向）に結
晶成長を行わせている。この横方向結晶成長領域の内部
では、成長方向がほぼ一方向に揃った柱状結晶がひしめ
き合っており、触媒元素が直接導入されランダムに結晶
核の発生が起こった領域に比べて、結晶性がさらに良好
な領域となっている。よって、この横方向結晶成長領域
の結晶性ケイ素膜を半導体装置の活性領域に用いること
により、半導体装置の高性能化が行える。

【００１５】

【発明が解決しようとする課題】ところで、上述した特
開平６−２４４１０３号公報および特開平６−２４４１
０４号公報の技術は、主に結晶化温度の低温化のために
提案されたものであり、非常に有効なものである。しか
しながら、その結晶性、そしてそれを用いた際の半導体
素子特性は、未だ十分なものではない。

【００１６】本発明者が行った実験によると、触媒元素
により結晶化された結晶性ケイ素膜中の個々の結晶粒
は、全体として１０度前後の角度分布をもっている。し
たがって、個々の柱状結晶の結晶性が良好でも、粒全体
としてはかなり高密度の結晶欠陥（転位）を含んでい
る。結晶粒径は３０μｍ程度と大きいため、粒内の結晶
性でほぼ特性が決まってしまい、半導体装置の活性領域
でのチャネル内がおおよそ一つの結晶方位であるため、
比較的高い移動度が出るが、欠陥密度は高いため閾値電
圧や、リーク電流は下がりにくいということになる。

【００１７】実際に触媒元素を使用して結晶化した結晶
性ケイ素膜を用い、ＴＦＴを製造した場合には、電界効
果移動度で６０〜８０ｃｍ²／Ｖｓ程度のものが得られ
ている。この値は、６００℃にて固相結晶化された結晶
性ケイ素膜に比べ、１．２倍程度向上しているが、薄膜
集積回路への応用を考えると、最低でもＮＭＯＳタイプ
で１５０ｃｍ²／Ｖｓ以上の電界効果移動度が要求され
る。これに対して、触媒元素により結晶化された結晶性
ケイ素膜にさらにレーザー光などを照射し、その結晶性
を助長させるといった方法を採り上げている。しかし、
このような方法を採った場合、レーザーアニール技術自
体が均―性、安定性に乏しいため、逆に固相結晶化によ
る良好な均一性が損なわれる結果となることが多い。

【００１８】この他の問題点として、非晶質ケイ素膜の
結晶化に利用した触媒元素が膜中の結晶粒界に偏在残留
することに伴う弊害が指摘される。つまり、半導体装置
の活性領域（素子領域）を構成する結晶性ケイ素膜中に
触媒元素が多量に存在していると、半導体装置の電気的
安定性を阻害することになるなど、信頼性の低下を余儀
なくされる。

【００１９】特に、触媒元素としても非晶質ケイ素膜の
結晶化を効率よく作用させるニッケルやパラジウムなど
は、ケイ素中においてバンドギャップ中央付近に不純物
準位を形成するため、これらの元素の残存は、半導体装
置においてオフ領域でのリーク電流の増大、しきい値電
圧のシフト、経時劣化などの現象を引き起こす要因とな
る。

【００２０】したがって、上記のニッケル等の結晶化を
助長する触媒元素は、非晶質ケイ素を結晶化させる際に
は必要であるが、結晶化したケイ素中には極力含まれな
いようにすることが望ましいと言える。これを考慮し、
触媒元素の導入量を極力少なくし、最低限の量で結晶化
を行うことが望まれるが、結晶化に必要な触媒元素量は
導入量としての面密度が極微量（１０¹³ａｔｏｍｓ／ｃ
ｍ²程度）であり、このような極微量の触媒元素の導入
を管理することは、事実上不可能であるため、実際には
最低限の量よりもかなり多めに導入せざるを得ず、上記
問題点を解決できないのが現状である。

【００２１】また、微量制御の性格上、触媒元素添加処
理法における触媒元素の添加量の基板内の均一性、基板
間の安定性（再現性）を確保することは困難でもある。
触媒元素添加量の不均一性が大きいと、局所的に触媒元
素量不足で結晶成長が起こらない領域や、触媒元素が半
導体素子に顕著に悪影響を及ぼすほど多量に入った領域
などが出現する。したがって、液晶表示装置のアクティ
ブマトリクス基板のように―つの基板上に数十万個のＴ
ＦＴを均―性よく製造することは、上記の方法では非常
に困難であると言える。

【００２２】また、たとえ触媒元素の添加方法において
微量制御が再現性よく可能となったとしても、ある一定
量以上（結晶化を引き起こす濃度以上）の触媒元素が、
素子領域に必ず存在するため、半導体素子への悪影響を
完全に防ぐことは不可能であった。

【００２３】したがって、本発明は、非常に高性能で信
頼性の高い半導体装置の提供を目的としている。また、
本発明は、非常に高性能で信頼性の高い半導体装置を簡
便なプロセスにて作製できる製造方法の提供を目的とし
ている。

【００２４】

【課題を解決するための手段】本発明の半導体装置は、
絶縁表面を有する基板上に活性領域となる膜が積層され
てなるもので、前記活性領域となる膜は、非晶質ケイ素
膜をベースとして結晶化されたもので、結晶粒内のそれ
ぞれの柱状結晶が互いに結合されたほぼ単結晶状態の結
晶性ケイ素膜からなる。

【００２５】なお、前述の結晶性ケイ素膜は、その結晶
成長方向をキャリアの移動方向に対してほぼ平行に設定
するのが好ましい、また、前述の結晶性ケイ素膜の結晶
粒の粒径を、５〜４０μｍに設定するのが好ましい。

【００２６】本発明の第１の半導体装置の製造方法は、
絶縁表面を有する基板上に非晶質ケイ素膜を形成する工
程と、該非晶質ケイ素膜にその結晶化を助長する触媒元
素を導入する工程と、該非晶質ケイ素膜を比較的低温で
加熱することにより結晶化させ、結晶性ケイ素膜を得る
工程と、該結晶性ケイ素膜を、前記加熱時の温度よりも
高い温度で加熱することにより、その結晶性を助長する
工程とを含む。

【００２７】本発明の第２の半導体装置の製造方法は、
絶縁表面を有する基板上に非晶質ケイ素膜を形成する工
程と、該非晶質ケイ素膜の局部にその結晶化を助長する
触媒元素を導入する工程と、該非晶質ケイ素膜を比較的
低温で加熱することにより、触媒元素が導入された領域
を結晶化させるとともに、この結晶化させた領域からさ
らにその周辺の領域へ基板表面とほぼ平行な方向に結晶
成長させる工程と、該結晶性ケイ素膜を、前記加熱時の
温度よりも高い温度で加熱することにより、その結晶性
を助長する工程とを含む。

【００２８】なお、前述の比較的高温での加熱は、
Ｏ₂、Ｈ₂Ｏ、ＨＣｌなどの酸化雰囲気で行うのが好まし
い。また、前述の比較的低温での加熱は、温度５２０〜
６００℃の範囲内で行うのが好ましい。さらに、前述の
比較的高温での加熱は、温度８００〜１１００℃の範囲
内で行うのが好ましい。また、前述の比較的高温での加
熱は、結晶性ケイ素膜中の触媒元素の濃度を、１×１０
¹⁴ａｔｏｍｓ／ｃｍ³〜１×１０¹⁷ａｔｏｍｓ／ｃｍ³の
範囲内に管理するように行うのが好ましい。さらに、前
述の触媒元素は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａ
ｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂの中の一種または複
数種類の元素とするのが好ましい。

【００２９】要するに、本発明では、非晶質ケイ素膜
を、触媒元素を用いた比較的低温の熱処理と、比較的高
温の熱処理とを施すことにより、単結晶に匹敵するほど
の高品質な結晶性ケイ素膜に転化させる製造方法、およ
びその製造方法により得られる半導体装置を提供するも
のである。

【００３０】ところで、触媒元素を用いない通常の固相
結晶化工程による結晶性ケイ素膜をさらに高温熱処理し
て高品質な結晶性ケイ素膜を得る方法は既に実用化され
ているが、本発明による結晶性ケイ素膜はさらに高レベ
ルの結晶性を示す。つまり、通常の固相結晶化による結
晶性ケイ素膜は、その結晶粒内は多くの結晶欠陥をもつ
双晶構造であり、後の高温熱処理によって、ある程度の
粒内の欠陥は消え、高品質化されるのであるが、結晶粒
径は変化せず双晶構造として結晶構造は維持される。そ
れに対して、本発明の製造方法では、触媒元素の導入、
比較的低温での熱処理によって結晶粒内が柱状結晶のネ
ットワーク構造となる結晶性ケイ素膜が得られることに
なり、さらに、この結晶性ケイ素膜に比較的高温での熱
処理を施すと、それに存在する結晶欠陥が消滅するだけ
でなく、粒内のそれぞれの柱状結晶が結合し、一つの結
晶粒内がほぼ単結晶状態となる。また、通常の固相結晶
化によるケイ素膜の結晶粒径は５μｍ以下であるのに対
し、本発明による比較的低温での熱処理により得られた
結晶性ケイ素膜の結晶粒径は５〜４０μｍと非常に大き
くなる。したがって、比較的高温での熱処理を施すと、
本発明の場合、非常に良好な結晶性の、正に単結晶に匹
敵するレベルの結晶性ケイ素膜となる。

【００３１】本発明の第２の製造方法によれば、得られ
る結晶性ケイ素膜の結晶性の向上はさらに顕著になる。
すなわち、触媒元素が導入された領域をシードとして個
々の柱状結晶を一方向に結晶成長させると、そこには結
晶粒は存在しなくなる。よって、この領域に比較的高温
での熱処理を施せば、広範囲にわたってほぼ単結晶状態
の領域が得られる。特に結晶性ケイ素膜を用いてＴＦＴ
を作成すれば、結晶成長方向をキャリアの移動方向に対
して概ね平行にすることで、さらに高移動度なＴＦＴを
実現することができる。

【００３２】そして、比較的高温での熱処理時の雰囲気
として、Ｏ₂やＨ₂Ｏ、ＨＣｌなどの酸化雰囲気にすれ
ば、アニール効果に加えて結晶性ケイ素膜表而の酸化作
用が生じ、結晶性ケイ素膜を薄膜化できるようになる
上、結晶性ケイ素膜中の触媒元素を表面酸化膜側へ引き
寄せることができる。このメカニズムは、結晶性ケイ素
／触媒元素／酸化ケイ素の３元系のエネルギーを考えた
場合に、それぞれの界面の化学ポテンシャルおよび自由
エネルギーの差が、触媒元素を表面酸化膜側に移動する
ように働かせることによると考えている。ゆえに、後
で、表面酸化膜を選択的に除去すれば、初期の状態に比
べ、触媒元素の膜中濃度が非常に低濃度化された高品質
な結晶性ケイ素膜が得られる。しかも、このように薄膜
化された結晶性ケイ素膜を、ＴＦＴの活性領域として利
用すれば、ＴＦＴ特性として閾値電圧（Ｖ_TH）の低減、
立ち上がり係数（Ｓ係数）の低下が図れる。

【００３３】仮に、前述の結晶性ケイ素膜中の触媒元素
濃度を、１×１０¹⁴ａｔｏｍｓ／ｃｍ³〜１×１０¹⁷ａ
ｔｏｍｓ／ｃｍ³に管理すれば、従来の公報技術により
得られる結晶性ケイ素膜に比べ、約１桁以上も触媒元素
濃度を低減することができる。ちなみに、本発明者らが
調べた結果、この程度の触媒元素濃度では、半導体素子
へ及ぼす影響はほとんどなく、問題とはならないレベル
となる。

【００３４】また、比較的低温での加熱を温度５２０〜
６００℃の範囲内で行えば、結晶構造を乱さない結晶成
長を良好に行えるようになる。また、比較的高温での加
熱を温度８００〜１１００℃の範囲内で行えば、さらな
る結晶粒内の欠陥を消滅させて柱状結晶それぞれの結合
を良好に行えるようになる。

【００３５】さらに、触媒元素としてＮｉを用いた場合
に最も顕著な効果を得ることができるが、Ｃｏ、Ｐｄ、
Ｐｔ、ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂの中
の一種または複数種類の元素であれば、同様の結晶化助
長の効果が得られる。

【００３６】

【発明の実施の形態】以下、本発明の詳細を図１ないし
図５に示す実施例に基づいて説明する。図１および図２
は本発明の一実施例にかかり、図１は、半導体装置を示
す縦断面図、図２は、同半導体装置の製造方法を示す工
程図である。ここでは、半導体装置としてＭＯＳ構造の
ＴＦＴ（薄膜トランジスタ）を例に挙げる。

【００３７】図中、１は絶縁性の基板、２は活性領域
（ソース領域２１、ドレイン領域２２、チャネル領域２
３）が形成された島状の結晶性ケイ素膜、３はゲート絶
縁膜、４はゲート電極、５は酸化物層、６は層間絶縁
膜、７はソース電極、８はドレイン電極である。これら
の配置、構造は、周知のものである。

【００３８】本実施例では、結晶性ケイ素膜２に特徴が
ある。つまり、この結晶性ケイ素膜２は、非晶質ケイ素
膜をベースとして結晶化されたもので、結晶粒内のそれ
ぞれの柱状結晶が互いに結合されたほぼ単結晶状態とさ
れている。また、結晶粒径も５〜４０μｍと非常に大き
く、しかも、結晶性ケイ素膜２における触媒元素の含有
濃度は、１×１０¹⁴ａｔｏｍｓ／ｃｍ³〜１×１０¹⁷ａ
ｔｏｍｓ／ｃｍ³とかなり低いレベルに管理されてい
る。

【００３９】上述したようなＴＦＴは、アクティブマト
リクス型の液晶表示装置のドライバー回路や画素部分は
勿論、同―基板上にＣＰＵを構成する素子としても用い
ることができる。なお、ＴＦＴの応用範囲としては、液
晶表示装置のみではなく、一般に言われる薄膜集積回路
に利用できることは言うまでもない。

【００４０】次に、図１に示す構造のＴＦＴを製造する
方法について、図２を参照して説明する。簡単に言え
ば、絶縁性の基板上に非晶質ケイ素膜を形成し、この非
晶質ケイ素膜に結晶化助長用の触媒元素を導入し、非晶
質ケイ素膜を比較的低温で熱処理して結晶化し、この結
晶化したケイ素膜をさらに比較的高温で熱処理して結晶
化の度合いを深めるのである。なお、図２の（Ａ）から
（Ｆ）へと進行する。

【００４１】（Ａ） 石英ガラスからなる絶縁性の基
板１の表面を、１％程度の低濃度フッ酸により洗浄して
から、この基板１の表面に、減圧ＣＶＤ法により、厚さ
３０〜１００ｎｍ、例えば５０ｎｍの真性（Ｉ型）の非
晶質ケイ素膜（α−Ｓｉ膜）２ａを形成する。この基
板１の非晶質ケイ素膜２ａのみを、ニッケルを溶かした
水溶液に接触させる。前述の水溶液の溶質は、酢酸ニッ
ケルを用い、水溶液中のニッケル濃度を５０ｐｐｍにし
ている。スピナーにより水溶液を基板１の非晶質ケイ
素膜２ａ上に均一に延ばし、乾燥させることにより、ニ
ッケル９を非晶質ケイ素膜２ａ表面に微量添加する。

【００４２】（Ｂ） 基板１を、水素還元雰囲気下また
は不活性雰囲気下、加熱温度５２０〜６００℃で数時間
から十数時間、例えば５５０℃で４時間アニールする。
これにより、ニッケル９のニッケルが核となり、その下
層の非晶質ケイ素膜２ａの全体に拡散して、非晶質ケイ
素膜２ａの結晶化が厚み方向（基板に対して垂直方向）
で起こる。これにより、非晶質ケイ素膜２ａが結晶性ケ
イ素膜２ｂへと変化する。このときの結晶性ケイ素膜２
ｂ中のニッケル濃度は、２×１０¹⁸ａｔｏｍｓ／ｃｍ³
程度であった。また、結晶性ケイ素膜２ｂの個々の結晶
粒は、１００〜２００ｎｍ幅の柱状結晶のネットワーク
構造となっていて、３０〜４０μｍ程度の粒径であっ
た。

【００４３】（Ｃ） 酸素ガス雰囲気において、加熱温
度８００〜１１００℃、例えば１０５０℃で３０分程度
アニールする。これにより、結晶性ケイ素膜２ｂの表面
が酸化されるので、表面酸化膜１０が形成されて結晶性
ケイ素膜２ｂが膜厚３０ｎｍ程度にと薄膜化されるとと
もに、結晶性ケイ素膜２ｂが、非常に高品質な結晶性ケ
イ素膜２ｃへと変化する。つまり、アニールによって、
結晶性ケイ素膜２ｂの結晶粒内では、欠陥が消滅すると
ともにそれぞれの柱状結晶が結合し、ほぼ単結晶状態に
変化する。また、結晶粒界部も良好に処理され、キャリ
アに対するトラップ準位、トラップ密度が低減される。
しかも、アニール前に結晶性ケイ素膜２ｂ中（特に結晶
粒界部）に存在していたニッケルは、アニールによって
形成される表面酸化膜１０の側ヘ引き寄せられることに
なるので、アニール後には、表面酸化膜１０および、こ
の表面酸化膜１０と高品質な結晶性ケイ素膜２ｃとの界
面にニッケルが局在することになる。

【００４４】（Ｄ） 表面酸化膜１０を選択エッチン
グにより除去する。これにより、露出した高品質な結晶
性ケイ素膜２ｃ中のニッケル濃度は、３×１０¹⁶ａｔｏ
ｍｓ／ｃｍ³程度にまで低減された。結晶性ケイ素膜
２ｃを島状にパターニングすることにより、活性領域に
するための島状の結晶性ケイ素膜２を得る。

【００４５】（Ｅ） 島状の結晶性ケイ素膜２を覆う
ように厚さ２０〜１５０ｎｍ、例えば１００ｎｍの酸化
ケイ素膜からなるゲート絶縁膜３を形成する。この酸化
ケイ素膜は、例えばＴＥＯＳ（Tetra Ethoxy Ortho
Silicate）を原料とし、酸素とともに基板温度１５０〜
６００℃、好ましくは３００〜４００℃で、ＲＦプラズ
マＣＶＤ法で分解・堆積して得ることができる。この
他、ＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶ
Ｄ法もしくは常圧ＣＶＤ法によって、基板温度を３５０
〜６００℃、好ましくは４００〜５５０℃として形成す
ることができる。ゲート絶縁膜３のバルク特性および
結晶性ケイ素膜２とゲート絶縁膜３との界面での特性を
向上させるために、不活性ガス雰囲気において８００〜
１０００℃で３０〜６０分アニールを行う。スパッタ
リング法によって、厚さ４００〜８００ｎｍ、例えば６
００ｎｍのアルミニウム膜を形成するとともに、このア
ルミニウム膜をパターニングすることにより、ゲート電
極４を形成する。このアルミニウム膜からなるゲート
電極４の表面を陽極酸化することにより、表面に酸化物
層５を形成する。なお、前述の陽極酸化は、酒石酸が１
〜５％含まれたエチレングリコール溶液中で行い、最初
―定電流で２２０Ｖまで電圧を上げ、その状態で１時間
保持して終了させる。得られた酸化物層５の厚さは２０
０ｎｍである。また、酸化物層５は、後のイオンドーピ
ング処理において、オフセットゲート領域を形成する厚
さとなるので、オフセットゲート領域の長さを上記陽極
酸化の処理で決めることができる。イオンドーピング
法によって、ゲート電極４とその周囲の酸化物層５をマ
スクとして、Ｎ型不純物例えばリンを注入する。このと
き、ドーピングガスとしてフォスフィン（ＰＨ₃）を用
い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドー
ズ量を１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば２×１０
¹⁵ｃｍ^-2とする。この工程により、結晶性ケイ素膜２に
おいて不純物が注入された領域２１，２２が後にソース
領域、ドレイン領域とされ、ゲート電極４およびその周
囲の酸化物層５にマスクされ不純物が注入されない領域
２３が、後にチャネル領域とされる。レーザー光の照
射によってアニールを行うことにより、前記イオン注入
した不純物の活性化を行うと同時に、上記の不純物導入
工程で結晶性が劣化した部分の結晶性を改善させる。こ
の際、使用するレーザーとしてはＸｅＣｌエキシマレー
ザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用
い、エネルギー密度１５０〜４００ｍＪ／ｃｍ²、好ま
しくは２００〜２５０ｍＪ／ｃｍ²で、１カ所に付き４
ショット照射を行う。こうして形成したソース領域２
１、ドレイン領域２２のシート抵抗は、２００〜８００
Ω／□であった。

【００４６】（Ｆ） 厚さ６００ｎｍ程度の酸化ケイ
素膜あるいは窒化ケイ素膜を層間絶縁膜６として形成す
る。なお、層間絶縁膜６を酸化ケイ素膜とする場合、Ｔ
ＥＯＳを原料として、これと酸素とのプラズマＣＶＤ
法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶ
Ｄ法によって形成することができる。この場合だと、段
差被覆性に優れた良好な層間絶縁膜が得られる。一方、
層間絶縁膜６を窒化ケイ素膜とする場合、ＳｉＨ₄とＮ
Ｈ₃を原料ガスとしてプラズマＣＶＤ法によって形成す
ることができる。この場合、活性領域２３とゲート絶縁
膜３の界面へ水素原子を供給することにより、ＴＦＴ特
性を劣化させる不対結合手を低減することができる。
層間絶縁膜６にコンタクトホール６１，６２を形成して
から、金属材料、例えば、窒化チタン膜とアルミニウム
膜の二層膜によって電極７，８を形成する。なお、窒化
チタン膜は、アルミニウムがソース領域２１、ドレイン
領域２２に拡散するのを防止する目的のバリア膜として
設けられる。そして最後に、１気圧の水素雰囲気にお
いて、３５０℃で３０分のアニールを行うことにより、
完成する。

【００４７】ところで、上記構造のＴＦＴを、画素電極
のスイッチング素子として用いる場合には、電極７，８
をＩＴＯなどの透明導電膜からなる画素電極に接続し、
もう一方の電極より信号を入力する。また、上記構造の
ＴＦＴを薄膜集積回路に用いる場合には、ゲート電極４
上にもコンタクトホールを形成して、必要とする配線を
施せばよい。

【００４８】以上説明した製造方法に従って製造したＮ
チャネル型ＴＦＴは、電界効果移動度で２００〜３００
ｃｍ²／Ｖｓと高く、閾値電圧０〜１Ｖという非常に良
好な特性を示し、ＴＦＴオフ領域でのリーク電流も数ｐ
Ａ程度とかなり低い値に抑えられている。しかも、繰り
返し測定に伴う経時変化はほとんどなく、安定してお
り、高い信頼性が得られる。

【００４９】図３ないし図５は本発明の他の実施例にか
かり、図３は、半導体装置の縦断面図、図４は、同半導
体装置の製造方法を示す工程図、図５は、図４の（Ｅ）
工程での平面図である。

【００５０】この実施例では、アクティブマトリクス型
の液晶表示装置の周辺駆動回路や一般の薄膜集積回路を
形成するＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを相
補型に構成したＣＭＯＳ構造の回路を示している。図
中、２０はＮチャネル型ＴＦＴ、３０はＰチャネル型Ｔ
ＦＴ、１は絶縁性の基板、２ｎはＮチャネル型ＴＦＴ２
０の活性領域（ソース領域２１ｎ、ドレイン領域２２
ｎ、チャネル領域２３ｎ）が形成された島状の結晶性ケ
イ素膜、２ｐはＰチャネル型ＴＦＴ３０の活性領域（ソ
ース領域２１ｐ、ドレイン領域２２ｐ、チャネル領域２
３ｐ）が形成された島状の結晶性ケイ素膜、３はゲート
絶縁膜、４ｎはＮチャネル型ＴＦＴ２０のゲート電極、
４ｐはＰチャネル型ＴＦＴ３０のゲート電極、６は層間
絶縁膜、７ｎはＮチャネル型ＴＦＴ２０のソース電極、
７ｐはＰチャネル型ＴＦＴ３０のソース電極、８ｎはＮ
チャネル型ＴＦＴ２０のドレイン電極、８ｐはＰチャネ
ル型ＴＦＴ３０のドレイン電極である。

【００５１】この実施例でも、結晶性ケイ素膜２ｎ，２
ｐが、非晶質ケイ素膜をベースとして結晶化されたもの
で、結晶粒内のそれぞれの柱状結晶が互いに結合された
ほぼ単結晶状態とされていることは上記実施例のものと
代わらない。しかし、この実施例の結晶性ケイ素膜２
ｎ，２ｐは、その結晶成長方向がキャリアの移動方向に
対してほぼ平行に設定されていることが上記実施例のも
のと相違する。

【００５２】次に、図３に示す構造のＣＭＯＳ構造の回
路を製造する方法について、図４および図５を参照して
説明する。図４中の（Ａ）から（Ｆ）へと進行する。

【００５３】（Ａ） 石英ガラスからなる絶縁性の基
板１の表面を、１％程度の低濃度フッ酸により洗浄して
から、この基板１の表面に、減圧ＣＶＤ法あるいはプラ
ズマＣＶＤ法によって、厚さ２５〜１００ｎｍ、例えば
８０ｎｍの真性（Ｉ型）の非晶質ケイ素膜（α−Ｓｉ
膜）２ａを形成する。非晶質ケイ素膜２ａ上に感光性
樹脂（フォトレジスト）を塗布して、これを露光・現像
することによりマスク１１とする。なお、図４に示すよ
うに、マスク１１のスリット状のスルーホール１１１か
ら、非晶質ケイ素膜２ａの表面が露呈される。基板１
の表面にニッケル膜９ａを蒸着する。この蒸着では、蒸
着ソースと基板との間の距離を通常より大きくして、蒸
着レートを低下させることで、ニッケル膜９ａの厚さが
１〜２ｎｍ程度となるように制御する。このときの基板
１上におけるニッケル９ａの面密度を実際に測定する
と、４×１０¹³ａｔｏｍｓ／ｃｍ²程度であった。

【００５４】（Ｂ） ニッケル膜９ａの下層であるマ
スク１１を除去することで、マスク１１上のニッケル膜
９ａをリフトオフする。これにより、スルーホール１１
１に対応していた領域の非晶質ケイ素膜２ａに対して、
選択的にニッケルが微量に添加されたことになる。こ
れを不活性雰囲気において、例えば加熱温度５５０℃で
１６時間アニールする。これにより、非晶質ケイ素膜２
ａにおいてニッケルが添加された領域から、ニッケルを
核として膜厚方向（基板１に対して垂直方向）に非晶質
ケイ素膜２ａの結晶化が進行するとともに、矢印Ｘで示
すように、横方向（基板１と平行な方向）に結晶化が進
行し、結晶性ケイ素膜２ｂとなる。この横方向へ進行す
る距離は、例えば８０μｍ程度であり、それよりも遠く
（図中の両端側）の領域については、非晶質ケイ素膜２
ａのまま残る。なお、結晶性ケイ素膜２ｂ中のニッケル
濃度は１×１０¹⁷ａｔｏｍｓ／ｃｍ³程度であった。

【００５５】（Ｃ） 酸素ガス雰囲気において、加熱温
度８００〜１１００℃、例えば１０５０℃で１時間程度
アニールする。これにより、結晶性ケイ素膜２ｂの表面
が酸化されるので、表面酸化膜１０ａが形成されて結晶
性ケイ素膜２ｂが膜厚３０ｎｍ程度にと薄膜化されると
ともに、結晶性ケイ素膜２ｂが、非常に高品質な結晶性
ケイ素膜２ｃへと変化する。つまり、アニールによっ
て、結晶性ケイ素膜２ｂの結晶粒内では、欠陥が消滅す
るとともにそれぞれの柱状結晶が結合し、ほぼ単結晶状
態に変化する。また、結晶粒界部も良好に処理され、キ
ャリアに対するトラップ準位、トラップ密度が低減され
る。なお、上記（Ｂ）においてニッケルにより結晶化さ
れなかった領域の非晶質ケイ素膜２ａは、上記のような
高品質化は望めないまでも、一応は結晶化する。しか
も、アニール前に結晶性ケイ素膜２ｂ中（特に結晶粒界
部）に存在していたニッケルは、アニールによって形成
される表面酸化膜１０ａの側ヘ引き寄せられることにな
るので、アニール後には、表面酸化膜１０ａおよび、こ
の表面酸化膜１０ａと高品質な結晶性ケイ素膜２ｃとの
界面にニッケルが局在することになる。

【００５６】（Ｄ） 表面酸化膜１０ａを選択エッチ
ングにより除去する。これにより露出した結晶性ケイ素
膜２ｂ，２ｃのうち、高品質な結晶性ケイ素膜２ｃ中の
ニッケル濃度は、５×１０¹⁵ａｔｏｍｓ／ｃｍ³程度に
まで低減された。高品質な結晶性ケイ素膜２ｃをパタ
ーニングすることにより、活性領域にするための島状の
結晶性ケイ素膜２ｎ、２ｐを得る。

【００５７】（Ｅ） 島状の結晶性ケイ素膜２ｎ、２
ｐを覆うように厚さ１００ｎｍの酸化ケイ素膜からなる
ゲート絶縁膜３を形成する。この酸化ケイ素膜は、例え
ばＳｉＨ₄ガスとＮ₂Ｏガス原料とし、基板温度８００℃
で、減圧ＣＶＤ法で分解・堆積して得ることができる。
スパッタリング法によって、厚さ４００〜８００ｎ
ｍ、例えば５００ｎｍのアルミニウム膜（０．１〜２％
のシリコンを含む）を形成するとともに、このアルミニ
ウム膜をパターニングすることにより、ゲート電極４
ｎ、４ｐを形成する。

【００５８】（Ｆ） イオンドーピング法によって、
ゲート電極４ｎ，４ｐをマスクとして、島状の結晶性ケ
イ素膜２ｎ，２ｐにＮ型不純物例えばリン、Ｐ型不純物
例えばホウ素を順次選択的に注入する。なお、ドーピン
グに際しては、ドーピングが不要な領域をフォトレジス
トで覆うことによって、それぞれの元素を選択的にドー
ピングする。このとき、ドーピングガスとしてフォスフ
ィン（ＰＨ₃）や、ジボラン（Ｂ₂Ｈ₆）を用い、前者の
場合は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、
後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶとし、
ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えばリン
を２×１０¹⁵ｃｍ^-2、ホウ素を５×１０¹⁵ｃｍ^-2とす
る。これにより、結晶性ケイ素膜２ｎ，２ｐにおいて不
純物が注入された領域２１ｎ，２１ｐ，２２ｎ，２２ｐ
が後にソース領域、ドレイン領域とされ、ゲート電極４
ｎ，４ｐにマスクされ不純物が注入されない領域２３
ｎ，２３ｐが、後にチャネル領域とされる。この状態を
上方より見ると、図４に示すように、活性領域２３ｎ，
２３ｐにおいて、結晶化進行方向Ｘがキャリアの移動方
向（ソース→ドレイン方向）に対してほぼ平行となるよ
うに配置されており、このため、移動度を有するＴＦＴ
が得られる。レーザー光の照射によってアニールを行
うことにより、前記イオン注入した不純物の活性化を行
うと同時に、上記の不純物導入工程で結晶性が劣化した
部分の結晶性を改善させる。この際、使用するレーザー
としてはＸｅＣｌエキシマレーザー（波長３０８ｎｍ、
パルス幅４０ｎｓｅｃ）を用い、エネルギー密度１５０
〜４００ｍＪ／ｃｍ²、例えば２５０ｍＪ／ｃｍ²で、１
カ所に付き４ショット照射を行う。厚さ６００ｎｍの
酸化ケイ素膜を層間絶縁膜６として形成する。この酸化
ケイ素膜からなる層間絶縁膜６はＴＥＯＳを原料とした
プラズマＣＶＤ法によって形成することができる。層
間絶縁膜６にコンタクトホール６１ｎ，６２ｎ，６１
ｐ，６２ｐを形成してから、金属材料、例えば、窒化チ
タン膜とアルミニウム膜の二層膜によって電極７ｎ，８
ｎ，７ｐ，８ｐを形成する。そして最後に、１気圧の
水素雰囲気において、３５０℃、３０分のアニールを行
うことにより、完成する。

【００５９】ところで、上記構造のＴＦＴを、画素電極
のスイッチング素子として用いる場合には、電極７ｎ，
８ｎ，７ｐ，８ｐをＩＴＯなどの透明導電膜からなる画
素電極に接続し、もう一方の電極より信号を入力する。
また、上記構造のＴＦＴを薄膜集積回路に用いる場合に
は、ゲート電極４ｎ，４ｐ上にもコンタクトホールを形
成して、必要とする配線を施せばよい。

【００６０】以上説明した製造方法に従って製造したＣ
ＭＯＳ構造回路のＴＦＴにおいて、電界効果移動度は、
Ｎチャネル型ＴＦＴの場合で２３０〜３５０ｃｍ²／Ｖ
ｓ、Ｐチャネル型ＴＦＴの場合で１２０〜２００ｃｍ²
／Ｖｓと高く、閾値電圧は、Ｎチャネル型ＴＦＴの場合
で０〜１Ｖ、Ｐチャネル型ＴＦＴの場合で−２〜−３Ｖ
と非常に良好な特性を示す。また、ＴＦＴオフ領域での
リーク電流値もＮチャネル型ＴＦＴ、Ｐチャネル型ＴＦ
Ｔ共に数ＤＡ程度と従来法に比べ低い値に抑えられてい
る。しかも、繰り返し測定に伴う特性劣化もほとんどな
く、安定しており、高い信頼性が得られる。

【００６１】なお、本発明は上記実施例のみに限定され
るものではなく、本発明の技術思想に基づき種々な応用
や変形が考えられる。

【００６２】（１） 上述した二つの実施例の製造方法
では、第１の結晶化にあたって、非晶質ケイ素膜の表面
にニッケル塩を溶かせた水溶液を塗布したり、あるい
は、蒸着法によりニッケル膜を形成してから、非晶質ケ
イ素膜にニッケルを微量添加し、結晶成長を行わせるよ
うにしている。しかし、絶縁性の基板に非晶質ケイ素膜
を形成する前に、該基板の表面にニッケル導入用膜を設
け、非晶質ケイ素膜の下側からニッケルを拡散させて結
晶成長を行わせるようにすることもできる。要するに、
結晶化は、非晶質ケイ素膜の上面側から行ってもよい
し、下面側から行ってもよい。また、ニッケルの導入方
法としても、その他、様々な手法を用いることができ
る。例えば、ニッケル塩を溶かせる溶媒として、ＳＯＧ
（スピンオングラス）材料を用いＳｉＯ₂膜より拡散さ
せる方法も有効であるし、スパッタリング法やメッキ法
により薄膜形成する方法や、イオンドーピング法により
直接導入する方法なども利用できる。

【００６３】（２） 結晶化を助長する触媒元素として
は、ニッケル（Ｎｉ）以外に、コバルト（Ｃｏ）、パラ
ジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａ
ｇ）、金（Ａｕ）、インジウム（Ｉｎ）、スズ（Ｓ
ｎ）、アルミニウム（Ａｌ）、アンチモン（Ｓｂ）を用
いることができる。

【００６４】（３） 第２の結晶化において、アニール
時の雰囲気としては、上述した二つの実施例の製造方法
で示した酸素雰囲気以外に、スチーム（Ｈ₂Ｏ）や塩化
水素（ＨＣｌ）ガスの雰囲気としてもよい。特に、スチ
ーム雰囲気とする場合には、酸素の場合に比べて非常に
速い酸化レートが得られ、スループット向上に対してよ
り有利である。また、塩化水素ガス雰囲気とする場合で
は、ニッケルなど触媒元素のゲッタリング効果が大き
く、酸素雰囲気時に比べ濃度低減において有効であり、
ＴＦＴ特性向上においてより有利である。

【００６５】（４） 本発明は、上述の実施例で説明し
たＭＯＳ型トランジスタに限らず、結晶性半導体を素子
材としたバイポーラトランジスタや静電誘導トランジス
タをはじめとして幅広く半導体プロセス全般に応用する
ことかできる。

【００６６】（５） 本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系ＥＬ（エレクトロルミネセンス）等を発光素
子としたドライバー内蔵型の光書き込み素子や表示素
子、三次元ＩＣ等が考えられる。これらの素子に本発明
を用いれば、これらの素子の高速、高解像度化などの高
性能化が実現される。

【００６７】

【発明の効果】本発明では、絶縁基板上にほぼ単結晶に
匹敵する結晶性ケイ素膜からなる活性領域を形成して半
導体装置を構成できるので、非常に高性能で信頼性の高
い半導体装置を実現することができる。

【００６８】特に、半導体装置を液晶表示装置とする場
合においては、アクティブマトリクス基板に要求される
画素スイッチングＴＦＴのスイッチング特性の向上、周
辺駆動回路部を構成するＴＦＴに要求される高性能化・
高集積化を同時に満足し、同―基板上にアクティブマト
リクス部と周辺駆動回路部とを構成するフルドライバモ
ノリシック型のアクティブマトリクス基板を実現でき、
モジュールのコンパクト化、高性能化、低コスト化が図
れる。

【００６９】また、本発明の製造方法では、触媒元素を
用いて２段階に分けて熱処理するという簡単なものであ
るから、前述の高性能で信頼性の高い半導体装置を容易
に製造することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体装置の構造を示す縦
断面図

【図２】同半導体装置の製造方法の工程図

【図３】本発明の他の実施例の半導体装置の構造を示す
縦断面図

【図４】同半導体装置の製造方法の工程図

【図５】図４の（Ｅ）工程での平面図

【符号の説明】

１ 基板 ２ 結晶性ケイ素膜 ２１ ソース領域 ２２ ドレイン領域 ２３ 活性領域 ３ ゲート絶縁膜 ４ ゲート電極 ５ 酸化物層 ６ 層間絶縁膜 ７ ソース電極 ８ ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336

Claims (10)

【特許請求の範囲】
1. 【請求項１】 絶縁表面を有する基板上に活性領域とな
   る膜が積層されてなる半導体装置であって、 前記活性領域となる膜は、非晶質ケイ素膜をベースとし
   て結晶化されたもので、結晶粒内のそれぞれの柱状結晶
   が互いに結合されたほぼ単結晶状態の結晶性ケイ素膜か
   らなる、ことを特徴とする半導体装置。
2. 【請求項２】 前記結晶性ケイ素膜は、その結晶成長方
   向がキャリアの移動方向に対してほぼ平行に設定されて
   いる、請求項１に記載の半導体装置。
3. 【請求項３】 前記結晶性ケイ素膜の結晶粒の粒径が、
   ５〜４０μｍである、請求項１に記載の半導体装置。
4. 【請求項４】 絶縁表面を有する基板上に非晶質ケイ素
   膜を形成する工程と、 該非晶質ケイ素膜にその結晶化を助長する触媒元素を導
   入する工程と、 該非晶質ケイ素膜を比較的低温で加熱することにより結
   晶化させ、結晶性ケイ素膜を得る工程と、 該結晶性ケイ素膜を、前記加熱時の温度よりも高い温度
   で加熱することにより、その結晶性を助長する工程と、 を含むことを特徴とする半導体装置の製造方法。
5. 【請求項５】 絶縁表面を有する基板上に非晶質ケイ素
   膜を形成する工程と、 該非晶質ケイ素膜の局部にその結晶化を助長する触媒元
   素を導入する工程と、 該非晶質ケイ素膜を比較的低温で加熱することにより、
   触媒元素が導入された領域を結晶化させるとともに、こ
   の結晶化させた領域からさらにその周辺の領域へ基板表
   面とほぼ平行な方向に結晶成長させる工程と、 該結晶性ケイ素膜を、前記加熱時の温度よりも高い温度
   で加熱することにより、その結晶性を助長する工程と、 を含むことを特徴とする半導体装置の製造方法。
6. 【請求項６】 前記比較的高温での加熱は、Ｏ₂、Ｈ
   ₂Ｏ、ＨＣｌなどの酸化雰囲気で行うものである、請求
   項４または５に記載の半導体装置の製造方法。
7. 【請求項７】 前記比較的低温での加熱は、温度５２０
   〜６００℃の範囲内で行うものである、請求項４または
   ５に記載の半導体装置の製造方法。
8. 【請求項８】 前記比較的高温での加熱は、温度８００
   〜１１００℃の範囲内で行うものである、請求項４また
   は５に記載の半導体装置の製造方法。
9. 【請求項９】 前記比較的高温での加熱は、結晶性ケイ
   素膜中の触媒元素の濃度を、１×１０¹⁴ａｔｏｍｓ／ｃ
   ｍ³〜１×１０¹⁷ａｔｏｍｓ／ｃｍ³の範囲内に管理する
   ように行うものである、請求項４または５に記載の半導
   体装置の製造方法。
10. 【請求項１０】 前記触媒元素は、Ｎｉ、Ｃｏ、Ｐｄ、
    Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂの中
    の一種または複数種類の元素とされる、請求項４または
    ５に記載の半導体装置の製造方法。