JPH09148481A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09148481A JPH09148481A JP7305288A JP30528895A JPH09148481A JP H09148481 A JPH09148481 A JP H09148481A JP 7305288 A JP7305288 A JP 7305288A JP 30528895 A JP30528895 A JP 30528895A JP H09148481 A JPH09148481 A JP H09148481A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- paste
- semiconductor device
- vent hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半田リフロー実装時、パッケージにクラック
が発生しないＢＧＡ型半導体装置を提供する。半導体装
置製造時バンプ電極を確実に形成する。 【解決手段】 配線を有しかつ裏面に複数の外部端子電
極を有する基板と、前記基板の主面にペーストによって
固定された半導体チップと、前記半導体チップの固定領
域に対応する基板部分に設けられた貫通したベントホー
ルと、前記半導体チップの電極と前記基板の配線を電気
的に接続する接続手段と、前記基板の主面側に取り付け
られ前記半導体チップ等を覆うレジンパッケージとを有
する半導体装置であって、前記ベントホールは前記基板
を貫通しかつ少なくとも前記半導体チップを前記基板に
固定するペースト内に到達している。ベントホールは半
導体チップに対面する基板部分に設けられた窪み内のペ
ースト内に到達している。外部端子電極は半田バンプ電
極となり、ＢＧＡ型半導体装置を構成する。
が発生しないＢＧＡ型半導体装置を提供する。半導体装
置製造時バンプ電極を確実に形成する。 【解決手段】 配線を有しかつ裏面に複数の外部端子電
極を有する基板と、前記基板の主面にペーストによって
固定された半導体チップと、前記半導体チップの固定領
域に対応する基板部分に設けられた貫通したベントホー
ルと、前記半導体チップの電極と前記基板の配線を電気
的に接続する接続手段と、前記基板の主面側に取り付け
られ前記半導体チップ等を覆うレジンパッケージとを有
する半導体装置であって、前記ベントホールは前記基板
を貫通しかつ少なくとも前記半導体チップを前記基板に
固定するペースト内に到達している。ベントホールは半
導体チップに対面する基板部分に設けられた窪み内のペ
ースト内に到達している。外部端子電極は半田バンプ電
極となり、ＢＧＡ型半導体装置を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にＢＧＡ（ボールグリッドアレ
イ：Ball Grid Array)型半導体装置およびその製造方法
に関する。
の製造方法に関し、特にＢＧＡ（ボールグリッドアレ
イ：Ball Grid Array)型半導体装置およびその製造方法
に関する。
【０００２】
【従来の技術】表面実装型半導体装置の一つとしてＢＧ
Ａ型半導体装置が知られている。ＢＧＡ型半導体装置に
ついては、たとえば、工業調査会発行「電子材料」1994
年９月号、同年９月１日発行、Ｐ37〜Ｐ43に記載されて
いる。
Ａ型半導体装置が知られている。ＢＧＡ型半導体装置に
ついては、たとえば、工業調査会発行「電子材料」1994
年９月号、同年９月１日発行、Ｐ37〜Ｐ43に記載されて
いる。
【０００３】この文献には、ＢＴ（Bismalemide Triazi
ne）エポキシ基板の主面にＬＳＩチップを固定し、裏面
にハンダボールを有するＢＧＡ型半導体装置が記載され
ている。前記ＢＧＡ型半導体装置は、前記ＬＳＩチップ
の電極と基板の配線とをワイヤで接続し、前記ＬＳＩチ
ップやワイヤをモールド樹脂で覆った構造となってい
る。また、このＢＧＡ型半導体装置は、ＬＳＩチップに
対面する基板領域に基板を貫通する放熱，接地用貫通部
（サーマルビア）を有している。
ne）エポキシ基板の主面にＬＳＩチップを固定し、裏面
にハンダボールを有するＢＧＡ型半導体装置が記載され
ている。前記ＢＧＡ型半導体装置は、前記ＬＳＩチップ
の電極と基板の配線とをワイヤで接続し、前記ＬＳＩチ
ップやワイヤをモールド樹脂で覆った構造となってい
る。また、このＢＧＡ型半導体装置は、ＬＳＩチップに
対面する基板領域に基板を貫通する放熱，接地用貫通部
（サーマルビア）を有している。
【０００４】また、基板に耐リフロー性対策用のベント
ホールを設けたＢＧＡ型半導体装置が市販（日立製作所
製「１ＭシンクロナスＤＲＡＭ」）されている。
ホールを設けたＢＧＡ型半導体装置が市販（日立製作所
製「１ＭシンクロナスＤＲＡＭ」）されている。
【０００５】
【発明が解決しようとする課題】レジンパッケージ型の
表面実装型半導体装置は、実装基板に実装する際、電極
にあらかじめ設けられた半田をリフローさせる方法をと
る。この場合、パッケージを形成する樹脂内の水分や半
導体チップを基板に固定するペースト（接着剤）内に含
まれる水分がリフロー時の熱によって蒸気となり、これ
が原因となってパッケージにクラックが入り、耐湿性が
低下することが知られている。
表面実装型半導体装置は、実装基板に実装する際、電極
にあらかじめ設けられた半田をリフローさせる方法をと
る。この場合、パッケージを形成する樹脂内の水分や半
導体チップを基板に固定するペースト（接着剤）内に含
まれる水分がリフロー時の熱によって蒸気となり、これ
が原因となってパッケージにクラックが入り、耐湿性が
低下することが知られている。
【０００６】ＢＧＡ型半導体装置においても、前記耐リ
フロー性対策から、図８に一部を示すように、基板に貫
通したベントホールを設けている。
フロー性対策から、図８に一部を示すように、基板に貫
通したベントホールを設けている。
【０００７】しかし、このようなＢＧＡ型半導体装置
は、その製造において以下のような問題が発生すること
が本発明者によってあきらかにされた。
は、その製造において以下のような問題が発生すること
が本発明者によってあきらかにされた。
【０００８】図８はＢＧＡ型半導体装置の製造途中の図
であり、基板１の主面にペースト２を介して半導体チッ
プ３を固定し、半導体チップ３の図示しない電極と基板
１の図示しない配線とをワイヤ４で接続した図である。
また、その後、この基板１の主面に対して、前記半導体
チップ２等を覆うようにレジンからなるパッケージが設
けられ、ついで、前記基板１の裏面には半田からなるバ
ンプ電極が設けられ、ＢＧＡ型半導体装置となる。
であり、基板１の主面にペースト２を介して半導体チッ
プ３を固定し、半導体チップ３の図示しない電極と基板
１の図示しない配線とをワイヤ４で接続した図である。
また、その後、この基板１の主面に対して、前記半導体
チップ２等を覆うようにレジンからなるパッケージが設
けられ、ついで、前記基板１の裏面には半田からなるバ
ンプ電極が設けられ、ＢＧＡ型半導体装置となる。
【０００９】また、前記半導体チップ２に対面する基板
領域の中心には、耐リフロー性対策用のベントホール５
が基板１を貫通するように設けられている。
領域の中心には、耐リフロー性対策用のベントホール５
が基板１を貫通するように設けられている。
【００１０】このため、基板１の主面にペースト２で半
導体チップ３を固定した場合、ペースト２が前記ベント
ホール５から流出して、図９に示すように、基板１の裏
面を汚す。基板１の裏面のペーストでの汚染は、バンプ
電極を形成するための下地電極６の表面の汚染に繋が
り、バンプ電極形成時にバンプ電極が形成できない場合
が生じる。
導体チップ３を固定した場合、ペースト２が前記ベント
ホール５から流出して、図９に示すように、基板１の裏
面を汚す。基板１の裏面のペーストでの汚染は、バンプ
電極を形成するための下地電極６の表面の汚染に繋が
り、バンプ電極形成時にバンプ電極が形成できない場合
が生じる。
【００１１】また、図１０に示すように、前記ペースト
２がベントホール５に詰まり、ＢＧＡ型半導体装置の半
田リフロー時に、ベントホール５が耐リフロー性対策用
の水蒸気の抜け路として作用しなくなり、パッケージに
クラックが発生してしまい、耐湿性が劣化する。
２がベントホール５に詰まり、ＢＧＡ型半導体装置の半
田リフロー時に、ベントホール５が耐リフロー性対策用
の水蒸気の抜け路として作用しなくなり、パッケージに
クラックが発生してしまい、耐湿性が劣化する。
【００１２】本発明の目的は、半田リフロー実装時、パ
ッケージにクラックが発生しないＢＧＡ型半導体装置お
よびその製造方法を提供することにある。
ッケージにクラックが発生しないＢＧＡ型半導体装置お
よびその製造方法を提供することにある。
【００１３】本発明の他の目的は、バンプ電極を確実に
形成できるＢＧＡ型半導体装置の製造方法を提供するこ
とにある。
形成できるＢＧＡ型半導体装置の製造方法を提供するこ
とにある。
【００１４】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１６】（１）配線を有しかつ裏面に複数の外部端
子電極を有する基板と、前記基板の主面にペーストによ
って固定された半導体チップと、前記半導体チップの固
定領域に対応する基板部分に設けられた貫通したベント
ホールと、前記半導体チップの電極と前記基板の配線を
電気的に接続する接続手段と、前記基板の主面側に取り
付けられ前記半導体チップ等を覆うレジンパッケージと
を有する半導体装置であって、前記ベントホールは前記
基板を貫通しかつ少なくとも前記半導体チップを前記基
板に固定するペースト内に到達している。前記ベントホ
ールは前記半導体チップに対面する基板部分に設けられ
た窪み内のペースト内に到達している。前記外部端子電
極は半田バンプ電極となり、ボールグリッドアレイ型半
導体装置を構成する。
子電極を有する基板と、前記基板の主面にペーストによ
って固定された半導体チップと、前記半導体チップの固
定領域に対応する基板部分に設けられた貫通したベント
ホールと、前記半導体チップの電極と前記基板の配線を
電気的に接続する接続手段と、前記基板の主面側に取り
付けられ前記半導体チップ等を覆うレジンパッケージと
を有する半導体装置であって、前記ベントホールは前記
基板を貫通しかつ少なくとも前記半導体チップを前記基
板に固定するペースト内に到達している。前記ベントホ
ールは前記半導体チップに対面する基板部分に設けられ
た窪み内のペースト内に到達している。前記外部端子電
極は半田バンプ電極となり、ボールグリッドアレイ型半
導体装置を構成する。
【００１７】（２）前記手段（１）の構成において、前
記ベントホールは前記半導体チップの周縁の一部に対応
する基板領域に設けられた窪み内の少なくともペースト
内に到達している。
記ベントホールは前記半導体チップの周縁の一部に対応
する基板領域に設けられた窪み内の少なくともペースト
内に到達している。
【００１８】（３）配線を有しかつ裏面に複数の外部端
子電極を有する基板の主面にペーストによって半導体チ
ップを固定する工程と、前記半導体チップの電極と前記
基板の配線をワイヤによって電気的に接続する工程と、
前記半導体チップ等を覆うように前記基板の主面側にレ
ジンパッケージを形成する工程と、前記基板の裏面側か
ら前記ペーストに到達するように前記基板にベントホー
ルを形成する。前記基板の一部に前記ペーストが入る窪
みを設けておき、その後半導体チップを固定する。ベン
トホールは前記窪み内のペーストに到達するように形成
する。前記基板の裏面には外部端子電極として半田バン
プ電極を形成してボールグリッドアレイ型の半導体装置
を製造する。
子電極を有する基板の主面にペーストによって半導体チ
ップを固定する工程と、前記半導体チップの電極と前記
基板の配線をワイヤによって電気的に接続する工程と、
前記半導体チップ等を覆うように前記基板の主面側にレ
ジンパッケージを形成する工程と、前記基板の裏面側か
ら前記ペーストに到達するように前記基板にベントホー
ルを形成する。前記基板の一部に前記ペーストが入る窪
みを設けておき、その後半導体チップを固定する。ベン
トホールは前記窪み内のペーストに到達するように形成
する。前記基板の裏面には外部端子電極として半田バン
プ電極を形成してボールグリッドアレイ型の半導体装置
を製造する。
【００１９】前記（１）の手段によれば、ボールグリッ
ドアレイ型半導体装置の基板の裏面には、半導体チップ
を基板に固定するペースト内に先端が臨むベントホール
が設けられていることから、半田バンプ電極をリフロー
して実装した場合、前記ベントホールはペースト内で発
生した水蒸気の外部への抜け路として機能するため、パ
ッケージにクラックが発生しなくなる。
ドアレイ型半導体装置の基板の裏面には、半導体チップ
を基板に固定するペースト内に先端が臨むベントホール
が設けられていることから、半田バンプ電極をリフロー
して実装した場合、前記ベントホールはペースト内で発
生した水蒸気の外部への抜け路として機能するため、パ
ッケージにクラックが発生しなくなる。
【００２０】前記（２）の手段によれば、前記ベントホ
ールは前記半導体チップの周縁の一部に対応する基板領
域に設けられた窪み内の少なくともペースト内に到達し
ていることから、前記ペーストおよびパッケージ内で発
生した水蒸気を外部に確実に案内するベントホールとな
る。
ールは前記半導体チップの周縁の一部に対応する基板領
域に設けられた窪み内の少なくともペースト内に到達し
ていることから、前記ペーストおよびパッケージ内で発
生した水蒸気を外部に確実に案内するベントホールとな
る。
【００２１】前記（３）の手段によれば、ボールグリッ
ドアレイ型半導体装置の製造において、基板の主面の一
部にペーストが入る窪みを設けた後、ペーストによって
基板主面に半導体チップを固定し、ワイヤボンディン
グ，レジンパッケージング後に前記窪みのペーストに届
くようにベントホールを形成することから、基板裏面が
ペーストによって汚染されることがないとともに、ペー
ストによってベントホールが詰まることもなくなる。
ドアレイ型半導体装置の製造において、基板の主面の一
部にペーストが入る窪みを設けた後、ペーストによって
基板主面に半導体チップを固定し、ワイヤボンディン
グ，レジンパッケージング後に前記窪みのペーストに届
くようにベントホールを形成することから、基板裏面が
ペーストによって汚染されることがないとともに、ペー
ストによってベントホールが詰まることもなくなる。
【００２２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００２３】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００２４】（実施形態１）図１は本発明の一実施形態
（実施形態１）であるＢＧＡ型半導体装置の概略を示す
断面図、図２乃至図４は本実施形態１のＢＧＡ型半導体
装置の製造方法における各工程での図であって、図２は
ＢＧＡ型半導体装置の製造方法において使用する基板を
示す断面図、図３はチップボンディング，ワイヤボンデ
ィング，トランスファモールドが終了した基板を示す断
面図、図４は基板にベントホールを形成した基板を示す
断面図である。
（実施形態１）であるＢＧＡ型半導体装置の概略を示す
断面図、図２乃至図４は本実施形態１のＢＧＡ型半導体
装置の製造方法における各工程での図であって、図２は
ＢＧＡ型半導体装置の製造方法において使用する基板を
示す断面図、図３はチップボンディング，ワイヤボンデ
ィング，トランスファモールドが終了した基板を示す断
面図、図４は基板にベントホールを形成した基板を示す
断面図である。
【００２５】本実施形態１のＢＧＡ型半導体装置は、図
１に示すように、外観的には、平坦な基板１と、この基
板１の主面（上面）に形成された略矩形状のパッケージ
１０と、前記基板１の裏面（下面）にアレイ状に配設さ
れた複数の半田バンプ電極９からなる外部端子電極とか
らなっている。
１に示すように、外観的には、平坦な基板１と、この基
板１の主面（上面）に形成された略矩形状のパッケージ
１０と、前記基板１の裏面（下面）にアレイ状に配設さ
れた複数の半田バンプ電極９からなる外部端子電極とか
らなっている。
【００２６】前記基板１はＢＴエポキシ基板等からな
り、図示はしないが、その主面に配線が設けられ、裏面
にアレイ状に半田バンプ電極９が形成されている。前記
半田バンプ電極９と基板主面の配線は、図示しないスル
ーホールに充填形成された導体を介して電気的に接続さ
れている。
り、図示はしないが、その主面に配線が設けられ、裏面
にアレイ状に半田バンプ電極９が形成されている。前記
半田バンプ電極９と基板主面の配線は、図示しないスル
ーホールに充填形成された導体を介して電気的に接続さ
れている。
【００２７】また、前記基板１の主面の中央には、たと
えば、０．３ｍｍ程度の深さの窪み１１が設けられてい
る。
えば、０．３ｍｍ程度の深さの窪み１１が設けられてい
る。
【００２８】また、基板１の主面中央にはペースト２に
よって半導体チップ３が固定されている。半導体チップ
３の下面全域はペースト２を介して基板１に固定される
が、前記窪み１１にもペースト２が入る。図１におい
て、窪み１１以外の部分のペースト２は太い線で示して
ある（以下の図でも同様）。
よって半導体チップ３が固定されている。半導体チップ
３の下面全域はペースト２を介して基板１に固定される
が、前記窪み１１にもペースト２が入る。図１におい
て、窪み１１以外の部分のペースト２は太い線で示して
ある（以下の図でも同様）。
【００２９】そして、前記基板１にはその裏面（下面）
側から前記窪み１１内のペースト２に先端が臨むベント
ホール５が形成されている。このベントホール５は、後
述するが、基板１に半導体チップ３を固定した後に、基
板１の裏面側から設けられる。したがって、ペースト２
が基板１の裏面を汚染することもなく、かつまたペース
ト２が詰まってベントホール５を塞ぐこともない。
側から前記窪み１１内のペースト２に先端が臨むベント
ホール５が形成されている。このベントホール５は、後
述するが、基板１に半導体チップ３を固定した後に、基
板１の裏面側から設けられる。したがって、ペースト２
が基板１の裏面を汚染することもなく、かつまたペース
ト２が詰まってベントホール５を塞ぐこともない。
【００３０】前記基板１の主面に固定された半導体チッ
プ３の図示しない電極と、基板１の主面の図示しない各
配線は、電気的接続手段、たとえば、導電性のワイヤ４
を介して電気的に接続されている。
プ３の図示しない電極と、基板１の主面の図示しない各
配線は、電気的接続手段、たとえば、導電性のワイヤ４
を介して電気的に接続されている。
【００３１】前記パッケージ１０は、前記半導体チップ
３やワイヤ４を封止する。
３やワイヤ４を封止する。
【００３２】つぎに、本実施形態１のＢＧＡ型半導体装
置の製造（組立）方法について説明する。
置の製造（組立）方法について説明する。
【００３３】図２に示すように、最初に基板１を用意す
る。この基板１は、たとえば、ＢＴエポキシ基板等から
なり、いずれも図示はしないが、その主面に配線が設け
られ、裏面にアレイ状に半田バンプ電極を形成するため
の下地電極が設けられている。前記下地電極と基板主面
の配線は、図示しないスルーホールに充填形成された導
体を介して電気的に接続されている。
る。この基板１は、たとえば、ＢＴエポキシ基板等から
なり、いずれも図示はしないが、その主面に配線が設け
られ、裏面にアレイ状に半田バンプ電極を形成するため
の下地電極が設けられている。前記下地電極と基板主面
の配線は、図示しないスルーホールに充填形成された導
体を介して電気的に接続されている。
【００３４】つぎに、基板１の主面中央に、基板１の主
面に固定する半導体チップ３よりも小さい窪み１１を形
成する。この窪み１１は、後に基板１の裏面からドリル
によってベントホールが開けられるが、この際、ドリル
の先端で半導体チップを傷付けないようにすることと、
ベントホールの先端を確実にペースト内に臨ませるため
に設けられる。したがって、前記窪み１１の深さは、前
記条件を満たす範囲で適宜決定すれば良い。たとえば、
前記窪み１１は、０．３ｍｍ程度の深さとなる。
面に固定する半導体チップ３よりも小さい窪み１１を形
成する。この窪み１１は、後に基板１の裏面からドリル
によってベントホールが開けられるが、この際、ドリル
の先端で半導体チップを傷付けないようにすることと、
ベントホールの先端を確実にペースト内に臨ませるため
に設けられる。したがって、前記窪み１１の深さは、前
記条件を満たす範囲で適宜決定すれば良い。たとえば、
前記窪み１１は、０．３ｍｍ程度の深さとなる。
【００３５】つぎに、図３に示すように、基板１の主面
にペースト２を介して半導体チップ３を固定する。ペー
スト２は一部しか図示してないが、半導体チップ３の裏
面全域に延在している。
にペースト２を介して半導体チップ３を固定する。ペー
スト２は一部しか図示してないが、半導体チップ３の裏
面全域に延在している。
【００３６】つぎに、半導体チップ３の図示しない電極
と、基板１の主面の図示しない配線とをワイヤ４によっ
て電気的に接続する。半導体チップ３の電極と配線との
接続は他の電気的接続手段でも良い。
と、基板１の主面の図示しない配線とをワイヤ４によっ
て電気的に接続する。半導体チップ３の電極と配線との
接続は他の電気的接続手段でも良い。
【００３７】つぎに、常用のトランスファモールドによ
って、基板１の主面にレジンからなるパッケージ１０を
形成する。このパッケージ１０は前記半導体チップ３や
ワイヤ４等を封止する。
って、基板１の主面にレジンからなるパッケージ１０を
形成する。このパッケージ１０は前記半導体チップ３や
ワイヤ４等を封止する。
【００３８】つぎに、図４に示すように、基板１の裏面
からドリルによってベントホール５を形成する。この
際、ドリルの先端で半導体チップ３を傷つけないよう
に、ドリルの先端は浅くペースト２内に入れてベントホ
ール５を形成する。
からドリルによってベントホール５を形成する。この
際、ドリルの先端で半導体チップ３を傷つけないよう
に、ドリルの先端は浅くペースト２内に入れてベントホ
ール５を形成する。
【００３９】つぎに、基板１の裏面に半田バンプ電極９
を形成して、図１に示すようなＢＧＡ型半導体装置を製
造する。
を形成して、図１に示すようなＢＧＡ型半導体装置を製
造する。
【００４０】前記半田バンプ電極９は、基板１の裏面の
図示しない下地電極に形成されるが、下地電極の表面は
ペーストによって汚染されていないことから、下地電極
には確実に半田バンプ電極９が形成される。
図示しない下地電極に形成されるが、下地電極の表面は
ペーストによって汚染されていないことから、下地電極
には確実に半田バンプ電極９が形成される。
【００４１】本実施形態１のＢＧＡ型半導体装置は、そ
の製造において、基板１の主面にペースト２を介して半
導体チップ３を固定する際、基板１にベントホール５が
設けられていないことから、基板１の裏面を汚染するこ
とがない。したがって、基板１の裏面の下地電極もペー
ストによって汚染されることがなく、半田バンプ電極９
の形成時、下地電極に確実に半田バンプ電極９を形成す
ることができ、半田バンプ電極形成の歩留りが向上す
る。
の製造において、基板１の主面にペースト２を介して半
導体チップ３を固定する際、基板１にベントホール５が
設けられていないことから、基板１の裏面を汚染するこ
とがない。したがって、基板１の裏面の下地電極もペー
ストによって汚染されることがなく、半田バンプ電極９
の形成時、下地電極に確実に半田バンプ電極９を形成す
ることができ、半田バンプ電極形成の歩留りが向上す
る。
【００４２】本実施形態１のＢＧＡ型半導体装置は、基
板１に設けられるベントホール５は、基板１にペースト
２を介して半導体チップ３を固定した後に形成されるた
め、ペースト２が詰まってベントホール５を塞ぐことも
ない。したがって、リフロー実装時、半導体チップ３の
下面側のペースト２に含まれる水分が、実装時の熱によ
って水蒸気となっても、この水蒸気はベントホール５を
通って外部に抜けるため、水蒸気に起因するパッケージ
クラックが発生しなくなり、実装の信頼度が高くなる。
板１に設けられるベントホール５は、基板１にペースト
２を介して半導体チップ３を固定した後に形成されるた
め、ペースト２が詰まってベントホール５を塞ぐことも
ない。したがって、リフロー実装時、半導体チップ３の
下面側のペースト２に含まれる水分が、実装時の熱によ
って水蒸気となっても、この水蒸気はベントホール５を
通って外部に抜けるため、水蒸気に起因するパッケージ
クラックが発生しなくなり、実装の信頼度が高くなる。
【００４３】（実施形態２）図５は本発明の他の実施形
態（実施形態２）であるＢＧＡ型半導体装置の一部を示
す断面図、図６は本実施形態２のＢＧＡ型半導体装置の
製造に用いる基板と、前記基板に固定された半導体チッ
プを示す平面図である。
態（実施形態２）であるＢＧＡ型半導体装置の一部を示
す断面図、図６は本実施形態２のＢＧＡ型半導体装置の
製造に用いる基板と、前記基板に固定された半導体チッ
プを示す平面図である。
【００４４】本実施形態２のＢＧＡ型半導体装置では、
基板１の主面に設ける窪み１１は、図５および図６に示
すように、半導体チップ３の周縁の一部、すなわち、４
辺の各中央部分に一部がかかるように設けられている。
そして、ＢＧＡ型半導体装置の製造において、前記窪み
１１に対応する基板１の裏面部分から、ベントホール５
がパッケージ１０の形成の後に形成される。
基板１の主面に設ける窪み１１は、図５および図６に示
すように、半導体チップ３の周縁の一部、すなわち、４
辺の各中央部分に一部がかかるように設けられている。
そして、ＢＧＡ型半導体装置の製造において、前記窪み
１１に対応する基板１の裏面部分から、ベントホール５
がパッケージ１０の形成の後に形成される。
【００４５】図６の基板１において、窪み１１が設けら
れ、半導体チップ３が固定されているが、まだ、ベント
ホール５は形成されていない。
れ、半導体チップ３が固定されているが、まだ、ベント
ホール５は形成されていない。
【００４６】本実施形態２のＢＧＡ型半導体装置の製造
においては、前記ベントホール５を形成する部分は、半
導体チップ３から外れた部分であることから、深くドリ
ルを入れても半導体チップ３を破損することがなく、ベ
ントホール５を開ける作業の余裕度が高くなり、作業性
が向上する。
においては、前記ベントホール５を形成する部分は、半
導体チップ３から外れた部分であることから、深くドリ
ルを入れても半導体チップ３を破損することがなく、ベ
ントホール５を開ける作業の余裕度が高くなり、作業性
が向上する。
【００４７】このＢＧＡ型半導体装置の場合も、４か所
に設けられたベントホール５が、半導体チップ３と基板
１とを固定するペースト２部分に到達していること、ま
た、ベントホール５がペースト２を貫通してパッケージ
１０を形成するレジン部分にも到達していることから、
ＢＧＡ型半導体装置のリフロー実装時、実装時の熱によ
ってレジンやペースト内に含まれる水分が水蒸気となっ
ても、この水蒸気は各ベントホール５を通って外部に抜
けるため、パッケージクラックが発生しなくなる。
に設けられたベントホール５が、半導体チップ３と基板
１とを固定するペースト２部分に到達していること、ま
た、ベントホール５がペースト２を貫通してパッケージ
１０を形成するレジン部分にも到達していることから、
ＢＧＡ型半導体装置のリフロー実装時、実装時の熱によ
ってレジンやペースト内に含まれる水分が水蒸気となっ
ても、この水蒸気は各ベントホール５を通って外部に抜
けるため、パッケージクラックが発生しなくなる。
【００４８】本実施形態２のＢＧＡ型半導体装置の製造
時においても、半導体チップ３の固定時、基板１にベン
トホール５が設けられていないことから、基板１の裏面
のペーストによる汚染はない。
時においても、半導体チップ３の固定時、基板１にベン
トホール５が設けられていないことから、基板１の裏面
のペーストによる汚染はない。
【００４９】（実施形態３）図７は本発明の他の実施形
態（実施形態３）であるＢＧＡ型半導体装置の製造に用
いる基板と、前記基板に固定された半導体チップを示す
平面図である。
態（実施形態３）であるＢＧＡ型半導体装置の製造に用
いる基板と、前記基板に固定された半導体チップを示す
平面図である。
【００５０】本実施形態３のＢＧＡ型半導体装置では、
その製造において、図７に示すように、基板１の主面に
設けられる窪み１１は、半導体チップ３の周縁の一部、
すなわち、矩形状の半導体チップ３の各頂点に対応する
部分に一部がかかるように設けられている。本実施形態
１では、前記窪み１１は楕円形状となり、図示はしない
が、基板１の主面にペースト２によって半導体チップ３
を固定し、ワイヤボンディング，パッケージングの後、
基板１の裏面から前記窪み１１に達するように、ドリル
によってベントホール５が形成される。
その製造において、図７に示すように、基板１の主面に
設けられる窪み１１は、半導体チップ３の周縁の一部、
すなわち、矩形状の半導体チップ３の各頂点に対応する
部分に一部がかかるように設けられている。本実施形態
１では、前記窪み１１は楕円形状となり、図示はしない
が、基板１の主面にペースト２によって半導体チップ３
を固定し、ワイヤボンディング，パッケージングの後、
基板１の裏面から前記窪み１１に達するように、ドリル
によってベントホール５が形成される。
【００５１】本実施形態３のＢＧＡ型半導体装置の製造
においては、前記実施形態２の場合と同様に、前記ベン
トホール５を形成する部分は、半導体チップ３から外れ
た部分であることから、深くドリルを入れても半導体チ
ップ３を破損することがなく、ベントホール５を開ける
作業の余裕度が高くなり、作業性が向上する。
においては、前記実施形態２の場合と同様に、前記ベン
トホール５を形成する部分は、半導体チップ３から外れ
た部分であることから、深くドリルを入れても半導体チ
ップ３を破損することがなく、ベントホール５を開ける
作業の余裕度が高くなり、作業性が向上する。
【００５２】本実施形態３のＢＧＡ型半導体装置の場合
も、４か所に設けられたベントホール５が、半導体チッ
プ３と基板１とを固定するペースト２部分に到達してい
ること、また、ベントホール５がペースト２を貫通して
パッケージ１０を形成するレジン部分にも到達している
ことから、ＢＧＡ型半導体装置のリフロー実装時、実装
時の熱によってレジンやペースト内に含まれる水分が水
蒸気となっても、この水蒸気は各ベントホール５を通っ
て外部に抜けるため、パッケージクラックが発生しなく
なる。
も、４か所に設けられたベントホール５が、半導体チッ
プ３と基板１とを固定するペースト２部分に到達してい
ること、また、ベントホール５がペースト２を貫通して
パッケージ１０を形成するレジン部分にも到達している
ことから、ＢＧＡ型半導体装置のリフロー実装時、実装
時の熱によってレジンやペースト内に含まれる水分が水
蒸気となっても、この水蒸気は各ベントホール５を通っ
て外部に抜けるため、パッケージクラックが発生しなく
なる。
【００５３】本実施形態３のＢＧＡ型半導体装置の製造
時においても、半導体チップ３の固定時、基板１にベン
トホール５が設けられていないことから、基板１の裏面
のペーストによる汚染はない。
時においても、半導体チップ３の固定時、基板１にベン
トホール５が設けられていないことから、基板１の裏面
のペーストによる汚染はない。
【００５４】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。本発明
は他の構造のＢＧＡにも適用できる。
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。本発明
は他の構造のＢＧＡにも適用できる。
【００５５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５６】（１）ボールグリッドアレイ型半導体装置
の基板の裏面には、半導体チップを基板に固定するペー
スト内に先端が臨むベントホールが設けられていること
から、半田バンプ電極をリフローして実装した場合、前
記ベントホールはペースト内で発生した水蒸気の外部へ
の抜け路として機能するため、パッケージにクラックが
発生しなくなる。
の基板の裏面には、半導体チップを基板に固定するペー
スト内に先端が臨むベントホールが設けられていること
から、半田バンプ電極をリフローして実装した場合、前
記ベントホールはペースト内で発生した水蒸気の外部へ
の抜け路として機能するため、パッケージにクラックが
発生しなくなる。
【００５７】（２）ボールグリッドアレイ型半導体装置
の製造において、基板の主面の一部にペーストが入る窪
みを設けた後、ペーストによって基板主面に半導体チッ
プを固定し、ワイヤボンディング，レジンパッケージン
グ後に前記窪みのペーストに届くようにベントホールを
形成することから、基板裏面がペーストによって汚染さ
れることがないとともに、ペーストによってベントホー
ルが詰まることもなくなる。したがって、基板裏面に形
成する半田バンプ電極の信頼度が高くなるとともに、半
田バンプ電極の製造歩留りが向上する。また、リフロー
時パッケージクラックが発生し難い実装信頼度が高いＢ
ＧＡ型半導体装置となる。
の製造において、基板の主面の一部にペーストが入る窪
みを設けた後、ペーストによって基板主面に半導体チッ
プを固定し、ワイヤボンディング，レジンパッケージン
グ後に前記窪みのペーストに届くようにベントホールを
形成することから、基板裏面がペーストによって汚染さ
れることがないとともに、ペーストによってベントホー
ルが詰まることもなくなる。したがって、基板裏面に形
成する半田バンプ電極の信頼度が高くなるとともに、半
田バンプ電極の製造歩留りが向上する。また、リフロー
時パッケージクラックが発生し難い実装信頼度が高いＢ
ＧＡ型半導体装置となる。
【図１】本発明の一実施形態（実施形態１）であるＢＧ
Ａ型半導体装置の概略を示す断面図である。
Ａ型半導体装置の概略を示す断面図である。
【図２】本実施形態１のＢＧＡ型半導体装置の製造方法
において使用する基板を示す断面図である。
において使用する基板を示す断面図である。
【図３】本実施形態１のＢＧＡ型半導体装置の製造方法
において、チップボンディング，ワイヤボンディング，
トランスファモールドが終了した基板を示す断面図であ
る。
において、チップボンディング，ワイヤボンディング，
トランスファモールドが終了した基板を示す断面図であ
る。
【図４】本実施形態１のＢＧＡ型半導体装置の製造方法
において、基板にベントホールを形成した基板を示す断
面図である。
において、基板にベントホールを形成した基板を示す断
面図である。
【図５】本発明の他の実施形態（実施形態２）であるＢ
ＧＡ型半導体装置の一部を示す断面図である。
ＧＡ型半導体装置の一部を示す断面図である。
【図６】本実施形態２のＢＧＡ型半導体装置の製造に用
いる基板と、前記基板に固定された半導体チップを示す
平面図である。
いる基板と、前記基板に固定された半導体チップを示す
平面図である。
【図７】本発明の他の実施形態（実施形態３）であるＢ
ＧＡ型半導体装置の製造に用いる基板と、前記基板に固
定された半導体チップを示す平面図である。
ＧＡ型半導体装置の製造に用いる基板と、前記基板に固
定された半導体チップを示す平面図である。
【図８】従来のＢＧＡ型半導体装置の一部を示す断面図
である。
である。
【図９】従来のＢＧＡ型半導体装置において基板のベン
トホールから基板裏面にペーストが流れ出した状態を示
す模式的断面図である。
トホールから基板裏面にペーストが流れ出した状態を示
す模式的断面図である。
【図１０】従来のＢＧＡ型半導体装置において基板のベ
ントホールがペーストで塞がれた状態を示す模式的断面
図である。
ントホールがペーストで塞がれた状態を示す模式的断面
図である。
１…基板、２…ペースト、３…半導体チップ、４…ワイ
ヤ、５…ベントホール、６…下地電極、９…半田バンプ
電極、１０…パッケージ、１１…窪み。
ヤ、５…ベントホール、６…下地電極、９…半田バンプ
電極、１０…パッケージ、１１…窪み。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 石村 大樹 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内
Claims (7)
- 【請求項１】 配線を有しかつ裏面に複数の外部端子電
極を有する基板と、前記基板の主面にペーストによって
固定された半導体チップと、前記半導体チップの固定領
域に対応する基板部分に設けられた貫通したベントホー
ルと、前記半導体チップの電極と前記基板の配線を電気
的に接続する接続手段と、前記基板の主面側に取り付け
られ前記半導体チップ等を覆うレジンパッケージとを有
する半導体装置であって、前記ベントホールは前記基板
を貫通しかつ少なくとも前記半導体チップを前記基板に
固定するペースト内に到達していることを特徴とする半
導体装置。 - 【請求項２】 前記ベントホールは前記半導体チップに
対面する基板部分に設けられた窪み内のペースト内に到
達していることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記ベントホールは前記半導体チップの
周縁の一部に対応する基板領域に設けられた窪み内の少
なくともペースト内に到達していることを特徴とする請
求項１記載の半導体装置。 - 【請求項４】 前記外部端子電極は半田バンプ電極とな
り、ボールグリッドアレイ型半導体装置を構成すること
を特徴とする請求項１乃至請求項３のいずれか１項記載
の半導体装置。 - 【請求項５】 配線を有しかつ裏面に複数の外部端子電
極を有する基板の主面にペーストによって半導体チップ
を固定する工程と、前記半導体チップの電極と前記基板
の配線を電気的に接続する工程と、前記半導体チップ等
を覆うように前記基板の主面側にレジンパッケージを形
成する工程と、前記基板の裏面側から前記ペーストに到
達するように前記基板にベントホールを形成することを
特徴とする半導体装置の製造方法。 - 【請求項６】 前記基板の一部に前記ペーストが入る窪
みを設けた後半導体チップを固定し、その後前記窪み内
のペーストに到達するようにベントホールを形成するこ
とを特徴とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記基板の裏面には外部端子電極として
半田バンプ電極を形成してボールグリッドアレイ型の半
導体装置を製造することを特徴とする請求項５または請
求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305288A JPH09148481A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305288A JPH09148481A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148481A true JPH09148481A (ja) | 1997-06-06 |
Family
ID=17943303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7305288A Withdrawn JPH09148481A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148481A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100294508B1 (ko) * | 1998-02-25 | 2001-07-12 | 수 스틸 | 회로기판에칩을고정시키는방법및장치 |
| EP1003214A3 (en) * | 1998-11-17 | 2002-09-11 | Fujitsu Limited | Semiconductor device and method of producing the same |
| GB2387562A (en) * | 2002-04-16 | 2003-10-22 | Agilent Technologies Inc | Method of attaching componenets and component structure |
| US6764878B2 (en) * | 1997-07-30 | 2004-07-20 | Renesas Technology Corp. | Method of manufacturing a resin encapsulated semiconductor device to provide a vent hole in a base substrate |
| WO2004107827A3 (en) * | 2003-05-22 | 2005-06-09 | Powerwave Technologies Inc | Circuit board assembly employing solder vent hole |
| US7187063B2 (en) | 2002-07-29 | 2007-03-06 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
-
1995
- 1995-11-24 JP JP7305288A patent/JPH09148481A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764878B2 (en) * | 1997-07-30 | 2004-07-20 | Renesas Technology Corp. | Method of manufacturing a resin encapsulated semiconductor device to provide a vent hole in a base substrate |
| KR100294508B1 (ko) * | 1998-02-25 | 2001-07-12 | 수 스틸 | 회로기판에칩을고정시키는방법및장치 |
| EP1003214A3 (en) * | 1998-11-17 | 2002-09-11 | Fujitsu Limited | Semiconductor device and method of producing the same |
| GB2387562B (en) * | 2002-04-16 | 2005-06-15 | Agilent Technologies Inc | Method of attaching componenets and component structure |
| US6732905B2 (en) | 2002-04-16 | 2004-05-11 | Agilent Technologies, Inc. | Vented cavity, hermetic solder seal |
| GB2387562A (en) * | 2002-04-16 | 2003-10-22 | Agilent Technologies Inc | Method of attaching componenets and component structure |
| US7187063B2 (en) | 2002-07-29 | 2007-03-06 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| CN100346168C (zh) * | 2002-07-29 | 2007-10-31 | 雅马哈株式会社 | 磁性传感器的制造方法及其引线框 |
| US7494838B2 (en) | 2002-07-29 | 2009-02-24 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| US7541665B2 (en) | 2002-07-29 | 2009-06-02 | Yamaha Corporation | Lead frame for a magnetic sensor |
| US8138757B2 (en) | 2002-07-29 | 2012-03-20 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| WO2004107827A3 (en) * | 2003-05-22 | 2005-06-09 | Powerwave Technologies Inc | Circuit board assembly employing solder vent hole |
| US6954987B2 (en) | 2003-05-22 | 2005-10-18 | Powerwave Technologies, Inc. | Method of interconnecting a circuit board to a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6657296B2 (en) | Semicondctor package | |
| US6876069B2 (en) | Ground plane for exposed package | |
| US6734557B2 (en) | Semiconductor device | |
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| US7002251B2 (en) | Semiconductor device | |
| JP2001156251A (ja) | 半導体装置 | |
| US20040119158A1 (en) | Thermally enhanced package for an integrated circuit | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| JPH09148481A (ja) | 半導体装置およびその製造方法 | |
| US6798074B2 (en) | Method of attaching a die to a substrate | |
| CN201032631Y (zh) | 一种开窗型田栅阵列半导体封装件 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2008140894A (ja) | 半導体装置とその製造方法 | |
| JPH10209321A (ja) | 半導体集積回路装置 | |
| JP2001332681A (ja) | 半導体装置 | |
| JP2663986B2 (ja) | 高集積度半導体装置 | |
| JP2861417B2 (ja) | 樹脂封止型電子部品の製造方法 | |
| KR100362501B1 (ko) | 반도체장치 | |
| JPH1197586A (ja) | 半導体装置およびその製造方法 | |
| JP2853695B2 (ja) | チップキャリア及び半導体集積回路装置 | |
| JPH10229144A (ja) | 半導体装置 | |
| JP3079529B2 (ja) | ボールグリッドアレイ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |