JPH09148552A - 一体型アドレス線補修セグメントを有するイメージング装置 - Google Patents
一体型アドレス線補修セグメントを有するイメージング装置Info
- Publication number
- JPH09148552A JPH09148552A JP8160356A JP16035696A JPH09148552A JP H09148552 A JPH09148552 A JP H09148552A JP 8160356 A JP8160356 A JP 8160356A JP 16035696 A JP16035696 A JP 16035696A JP H09148552 A JPH09148552 A JP H09148552A
- Authority
- JP
- Japan
- Prior art keywords
- address line
- imaging device
- repair
- address
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/43—Layouts of interconnections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 データ線補修構造を有するイメージング装置
を提供する。 【解決手段】 第１の層に配設された第１の複数のアド
レス線１４０、第２の層に配設された第２の複数のアド
レス線１７０、および両者の間に配設された少なくとも
１つの絶縁材料よりなる中間層１５０を有するととも
に、少なくとも１つの一体型アドレス線補修セグメント
１８０を更に有する。この補修セグメントは第１のアド
レス線と同じ層に配設され、第１のアドレス線から電気
的に隔離されている。補修セグメントは、間に中間層を
挟んで、第２のアドレス線の補修部分１７５の下に位置
するように配設され、第２のアドレス線とほぼ同じ幅を
有する。最初の製造時においては、補修セグメントはそ
の上に位置する第２のアドレス線の補修部分から電気的
に隔離されている。補修が行われた場合には、第２アド
レス線の補修部分とその下の補修セグメントはレーザ溶
接部により電気的に結合される。
を提供する。 【解決手段】 第１の層に配設された第１の複数のアド
レス線１４０、第２の層に配設された第２の複数のアド
レス線１７０、および両者の間に配設された少なくとも
１つの絶縁材料よりなる中間層１５０を有するととも
に、少なくとも１つの一体型アドレス線補修セグメント
１８０を更に有する。この補修セグメントは第１のアド
レス線と同じ層に配設され、第１のアドレス線から電気
的に隔離されている。補修セグメントは、間に中間層を
挟んで、第２のアドレス線の補修部分１７５の下に位置
するように配設され、第２のアドレス線とほぼ同じ幅を
有する。最初の製造時においては、補修セグメントはそ
の上に位置する第２のアドレス線の補修部分から電気的
に隔離されている。補修が行われた場合には、第２アド
レス線の補修部分とその下の補修セグメントはレーザ溶
接部により電気的に結合される。
Description
【０００１】
【産業上の利用分野】本発明は、一般に大面積の固体イ
メージング装置に関し、特に大面積の固体イメージング
装置のアドレス線補修構造に関する。
メージング装置に関し、特に大面積の固体イメージング
装置のアドレス線補修構造に関する。
【０００２】
【従来の技術】固体イメージング装置は、入射放射線の
検出に使用することができる。このようなイメージング
装置は典型的には画素アレイ（ａｒａｙ）と、各画素を
電気的にアクセスするための行および列のアドレス線の
マトリックスを有する。各画素は薄膜トランジスタ（Ｔ
ＦＴ）のようなスイッチング・トランジスタおよび光セ
ンサを有し、薄膜トランジスタのゲートはスキャン線
（行および列の一方のアドレス線）に結合され、ソース
（またはドレイン）はデータ線（他方のアドレス線）に
結合されている。これらのアドレス線はそれぞれの画素
の光センサからの信号を読み取るために使用される。
検出に使用することができる。このようなイメージング
装置は典型的には画素アレイ（ａｒａｙ）と、各画素を
電気的にアクセスするための行および列のアドレス線の
マトリックスを有する。各画素は薄膜トランジスタ（Ｔ
ＦＴ）のようなスイッチング・トランジスタおよび光セ
ンサを有し、薄膜トランジスタのゲートはスキャン線
（行および列の一方のアドレス線）に結合され、ソース
（またはドレイン）はデータ線（他方のアドレス線）に
結合されている。これらのアドレス線はそれぞれの画素
の光センサからの信号を読み取るために使用される。
【０００３】イメージング装置の種々の構成要素は基板
上に層状に形成されているので、組み立て後では、電気
的欠陥の補修は時間がかかり、うまくいかないであろ
う。特に、イメージング装置の構造においてサンドイッ
チ状になっている画素アドレス線の場合、このようなア
ドレス線の電気的開放（断線）によって機能しない長い
アドレス線部分が生じることがある。例えば、完成した
構造内でサンドイッチ状になっている１つの重要な導電
性構成要素は、それぞれの画素から信号を読み出すため
に使用されるデータ線である。医療診断イメージング用
に使用されるようないくつかの高性能なアレイでは、デ
ータ線は、イメージング装置の中央において意図的に切
断して、線の長さを短くすることによりイメージング装
置の性能を改良するようにされている（この場合、デー
タ線のそれぞれの部分はアレイの縁からアドレスされ
る）。データ線における断線欠陥はその切断箇所より先
の画素を実効的に隔離し、それらの画素を読み出すこと
ができなくなる。
上に層状に形成されているので、組み立て後では、電気
的欠陥の補修は時間がかかり、うまくいかないであろ
う。特に、イメージング装置の構造においてサンドイッ
チ状になっている画素アドレス線の場合、このようなア
ドレス線の電気的開放（断線）によって機能しない長い
アドレス線部分が生じることがある。例えば、完成した
構造内でサンドイッチ状になっている１つの重要な導電
性構成要素は、それぞれの画素から信号を読み出すため
に使用されるデータ線である。医療診断イメージング用
に使用されるようないくつかの高性能なアレイでは、デ
ータ線は、イメージング装置の中央において意図的に切
断して、線の長さを短くすることによりイメージング装
置の性能を改良するようにされている（この場合、デー
タ線のそれぞれの部分はアレイの縁からアドレスされ
る）。データ線における断線欠陥はその切断箇所より先
の画素を実効的に隔離し、それらの画素を読み出すこと
ができなくなる。
【０００４】アレイ領域の外部に補修用交差部を使用す
るような従来のアレイ補修方法は、このような欠陥を補
修するのに有効ではない。更に、Ｘ線イメージング装置
では、データ線を狭くすることにより、光センサ用の有
効なスペースを最大にすると共に、データ線とその上の
共通電極および他の構造との間の静電容量を低減してシ
ステムのノイズを減らすことが好ましい。狭いデータ線
を必要とするアレイは、ホトリソグラフィックで形成さ
れたバイア（ｖｉａ）を必要とする構造に使用するのに
適応しない。このホトリソグラフィックで形成されたバ
イアは、大面積の電子装置の製造（例えば、フラットパ
ネル表示装置およびＸ線イメージング装置）に使用され
るホトリソグラフィック処理の分解能および位置合わせ
により必然的に制限される。このような大面積製造技術
では、典型的にホトリソグラフィック技術の制限によ
り、バイアは（アレイ中の導電性材料の複数の層の間に
延在するバイアのように）約９μｍ乃至約１５μｍの範
囲よりも狭い幅を有する導電性の線に確実に形成するこ
とができない。
るような従来のアレイ補修方法は、このような欠陥を補
修するのに有効ではない。更に、Ｘ線イメージング装置
では、データ線を狭くすることにより、光センサ用の有
効なスペースを最大にすると共に、データ線とその上の
共通電極および他の構造との間の静電容量を低減してシ
ステムのノイズを減らすことが好ましい。狭いデータ線
を必要とするアレイは、ホトリソグラフィックで形成さ
れたバイア（ｖｉａ）を必要とする構造に使用するのに
適応しない。このホトリソグラフィックで形成されたバ
イアは、大面積の電子装置の製造（例えば、フラットパ
ネル表示装置およびＸ線イメージング装置）に使用され
るホトリソグラフィック処理の分解能および位置合わせ
により必然的に制限される。このような大面積製造技術
では、典型的にホトリソグラフィック技術の制限によ
り、バイアは（アレイ中の導電性材料の複数の層の間に
延在するバイアのように）約９μｍ乃至約１５μｍの範
囲よりも狭い幅を有する導電性の線に確実に形成するこ
とができない。
【０００５】
【発明の概要】本発明によれば、高性能のイメージング
装置のアレイに使用するためのデータ線補修構造が提供
される。データ線補修構造は、データ線がアレイの上側
および下側の層の間にサンドイッチ状に挟まれた後のよ
うなアレイ製造の遅い段階においても使用できるように
なっている。このような補修構造は、アレイの形成にす
でに必要であるもの以外の付加的なパターン形成ステッ
プを必要とせずに更に容易に作ることができる。
装置のアレイに使用するためのデータ線補修構造が提供
される。データ線補修構造は、データ線がアレイの上側
および下側の層の間にサンドイッチ状に挟まれた後のよ
うなアレイ製造の遅い段階においても使用できるように
なっている。このような補修構造は、アレイの形成にす
でに必要であるもの以外の付加的なパターン形成ステッ
プを必要とせずに更に容易に作ることができる。
【０００６】本発明による固体イメージング装置は、そ
れぞれの層に配設されている第１および第２の複数のア
ドレス線を有し、両者の間には少なくとも１つの絶縁材
料で構成されている中間層が配設されている。イメージ
ング装置は更に、少なくとも１つの一体型アドレス線補
修セグメントを有し、この一体型アドレス線補修セグメ
ントは第１のアドレス線と同じ層に配設されて、第１の
アドレス線から電気的に隔離されている。一体型アドレ
ス線補修セグメントは第２のアドレス線の補修部分の下
に位置するように配設され、両者の間には中間層が配設
される。一体型アドレス線補修セグメントはその上に位
置する第２のアドレス線とほぼ同じ幅を有する。典型的
には、各々の第２アドレス線は、その第２アドレス線が
結合されているイメージング装置のアレイの各画素に対
応するそれぞれの補修部分を有する。最初の製造時にお
いては、一体型アドレス線補修セグメントはその上に位
置する第２のアドレス線の補修部分から電気的に隔離さ
れている。補修が行われた後では、第２のアドレス線の
補修部分はレーザ溶接部を介してその下に位置する一体
型アドレス線補修セグメントに電気的に結合される。
れぞれの層に配設されている第１および第２の複数のア
ドレス線を有し、両者の間には少なくとも１つの絶縁材
料で構成されている中間層が配設されている。イメージ
ング装置は更に、少なくとも１つの一体型アドレス線補
修セグメントを有し、この一体型アドレス線補修セグメ
ントは第１のアドレス線と同じ層に配設されて、第１の
アドレス線から電気的に隔離されている。一体型アドレ
ス線補修セグメントは第２のアドレス線の補修部分の下
に位置するように配設され、両者の間には中間層が配設
される。一体型アドレス線補修セグメントはその上に位
置する第２のアドレス線とほぼ同じ幅を有する。典型的
には、各々の第２アドレス線は、その第２アドレス線が
結合されているイメージング装置のアレイの各画素に対
応するそれぞれの補修部分を有する。最初の製造時にお
いては、一体型アドレス線補修セグメントはその上に位
置する第２のアドレス線の補修部分から電気的に隔離さ
れている。補修が行われた後では、第２のアドレス線の
補修部分はレーザ溶接部を介してその下に位置する一体
型アドレス線補修セグメントに電気的に結合される。
【０００７】本発明の新規な特徴は特許請求の範囲に記
載されている。しかしながら、本発明自身ならびにその
他の目的および利点は、構成および動作方法についての
添付図面を参照した以下の説明からより良く理解される
であろう。図面においては、同じ符号は全図を通じて同
じ部品を示している。
載されている。しかしながら、本発明自身ならびにその
他の目的および利点は、構成および動作方法についての
添付図面を参照した以下の説明からより良く理解される
であろう。図面においては、同じ符号は全図を通じて同
じ部品を示している。
【０００８】
【発明の詳しい説明】Ｘ線などの電磁放射線を検出する
放射線イメージング装置のようなイメージング装置１０
０は、図１に示すように、複数の画素１１０と、これら
の画素１１０のそれぞれに結合されている複数の第１の
アドレス線１４０および複数の第２のアドレス線１７０
とを有する。典型的なイメージング装置においては、各
画素１１０は薄膜トランジスタ（ＴＦＴ）のようなスイ
ッチング・トランジスタ（以下、単にＴＦＴと呼ぶ）１
３０および光センサ１２０を有する。放射線イメージン
グ装置においては、第１のアドレス線１４０は一般に
「スキャン線」と呼ばれ、ＴＦＴ１３０のゲートに結合
されている。これらのアドレス線上の信号はＴＦＴを導
通状態または非導通状態にするために使用される。第２
のアドレス線１７０は一般に「データ線」と呼ばれ、Ｔ
ＦＴ１３０のそれぞれのドレイン１３４に結合されてい
る。ＴＦＴ１３０のソースは光センサ１２０に結合され
ている（ここにＴＦＴ１３０に対して使用されているよ
うに、トランジスタのソースとドレインの両方は電気的
結合のために使用され、ソースとドレインの特定の命名
は入れ換え可能である）。例えばアモルファスシリコン
等よりなる半導体層（図示せず）が更に各ＴＦＴ内に配
設され、またデータ線（１７０）の下に配設してもよ
い。本発明によれば、イメージング装置１００は更に、
データ線（１７０）の補修部分１７５の下に位置するよ
うに配設された一体型アドレス線補修セグメント１８０
を有する。典型的には、それぞれの一体型アドレス線補
修セグメント１８０はアレイ内の各画素のデータ線（１
７０）の真下に配設されている。
放射線イメージング装置のようなイメージング装置１０
０は、図１に示すように、複数の画素１１０と、これら
の画素１１０のそれぞれに結合されている複数の第１の
アドレス線１４０および複数の第２のアドレス線１７０
とを有する。典型的なイメージング装置においては、各
画素１１０は薄膜トランジスタ（ＴＦＴ）のようなスイ
ッチング・トランジスタ（以下、単にＴＦＴと呼ぶ）１
３０および光センサ１２０を有する。放射線イメージン
グ装置においては、第１のアドレス線１４０は一般に
「スキャン線」と呼ばれ、ＴＦＴ１３０のゲートに結合
されている。これらのアドレス線上の信号はＴＦＴを導
通状態または非導通状態にするために使用される。第２
のアドレス線１７０は一般に「データ線」と呼ばれ、Ｔ
ＦＴ１３０のそれぞれのドレイン１３４に結合されてい
る。ＴＦＴ１３０のソースは光センサ１２０に結合され
ている（ここにＴＦＴ１３０に対して使用されているよ
うに、トランジスタのソースとドレインの両方は電気的
結合のために使用され、ソースとドレインの特定の命名
は入れ換え可能である）。例えばアモルファスシリコン
等よりなる半導体層（図示せず）が更に各ＴＦＴ内に配
設され、またデータ線（１７０）の下に配設してもよ
い。本発明によれば、イメージング装置１００は更に、
データ線（１７０）の補修部分１７５の下に位置するよ
うに配設された一体型アドレス線補修セグメント１８０
を有する。典型的には、それぞれの一体型アドレス線補
修セグメント１８０はアレイ内の各画素のデータ線（１
７０）の真下に配設されている。
【０００９】スキャン線（１４０）は、典型的には図２
に示すようにガラスのような光透過材からなる基板１０
５上に配設されている。一体型アドレス線補修セグメン
ト１８０は同様に基板１０５上に配設されているが、ス
キャン線（１４０）から電気的に隔離されている。典型
的には、スキャン線（１４０）と一体型アドレス線補修
セグメントは、少なくとも約５μｍの離間距離「Ｄ」だ
け互いに分離されて、両者間の容量結合を低減するとと
もに、両者間の短絡の可能性を低減している。製造過程
においては、スキャン線（１４０）および一体型アドレ
ス線補修セグメントは、（モリブデン、クロム、チタン
などのような）導電性材料を堆積し、該導電性材料を
（例えば、ホトリソグラフィック手段によって）パター
ン形成して、基板１０５上に導電性材料の所望の配列を
得ることにより、同じ工程の一部として形成される。本
発明によれば、一体型アドレス線補修セグメントは典型
的には製造過程に追加の工程を設けることなく、同じ製
造過程で形成される（必要な唯一の変更はスキャン線
（１４０）を形成する導電性材料のホトリソグラフィッ
ク・エッチングのパターンの調整である）。従って、本
発明の構造は現在の製造方法で容易に実施される。スキ
ャン線（１４０）は典型的には約０．１μｍと１μｍの
間の範囲の厚さを有し、約５μｍと１５μｍの間の範囲
の幅を有する。同様に、一体型アドレス線補修セグメン
トはスキャン線（１４０）と同じ範囲の厚さを有する。
に示すようにガラスのような光透過材からなる基板１０
５上に配設されている。一体型アドレス線補修セグメン
ト１８０は同様に基板１０５上に配設されているが、ス
キャン線（１４０）から電気的に隔離されている。典型
的には、スキャン線（１４０）と一体型アドレス線補修
セグメントは、少なくとも約５μｍの離間距離「Ｄ」だ
け互いに分離されて、両者間の容量結合を低減するとと
もに、両者間の短絡の可能性を低減している。製造過程
においては、スキャン線（１４０）および一体型アドレ
ス線補修セグメントは、（モリブデン、クロム、チタン
などのような）導電性材料を堆積し、該導電性材料を
（例えば、ホトリソグラフィック手段によって）パター
ン形成して、基板１０５上に導電性材料の所望の配列を
得ることにより、同じ工程の一部として形成される。本
発明によれば、一体型アドレス線補修セグメントは典型
的には製造過程に追加の工程を設けることなく、同じ製
造過程で形成される（必要な唯一の変更はスキャン線
（１４０）を形成する導電性材料のホトリソグラフィッ
ク・エッチングのパターンの調整である）。従って、本
発明の構造は現在の製造方法で容易に実施される。スキ
ャン線（１４０）は典型的には約０．１μｍと１μｍの
間の範囲の厚さを有し、約５μｍと１５μｍの間の範囲
の幅を有する。同様に、一体型アドレス線補修セグメン
トはスキャン線（１４０）と同じ範囲の厚さを有する。
【００１０】中間層１５０がスキャン線（１４０）およ
びそれぞれの一体型アドレス線補修セグメント１８０の
上に配設される。用語「上に」、「上方」、「上側」な
どは、基板１０５に対する層または構成要素の相対的位
置を示すために便宜的に使用されているものであって、
イメージング装置１００の特定の方向を意味するもので
はない。中間層は、少なくとも１つの絶縁材、例えば窒
化シリコンまたは酸化シリコンのような無機材、ポリイ
ミドなどのような有機材、またはこれらの組合せにより
構成される。中間層１５０の誘電体材料はＴＦＴ１３０
内のゲート誘電体層を形成するように配設され、更に一
体型アドレス線補修セグメント１８０を、該補修セグメ
ントの上に配設されているアレイ構成要素の半導体およ
び良導体材料から並びにスキャン線（１４０）から電気
的に隔離するように配設されている。補修セグメント１
８０の近傍の中間層１５０の厚さは約０．１μｍと１μ
ｍの間の範囲にある。更に、シリコンのようなＴＦＴ半
導体材料（図示せず）を、スキャン線（１４０）とデー
タ線（１７０）との間にアレイ全体にわたって配設する
ことができる。
びそれぞれの一体型アドレス線補修セグメント１８０の
上に配設される。用語「上に」、「上方」、「上側」な
どは、基板１０５に対する層または構成要素の相対的位
置を示すために便宜的に使用されているものであって、
イメージング装置１００の特定の方向を意味するもので
はない。中間層は、少なくとも１つの絶縁材、例えば窒
化シリコンまたは酸化シリコンのような無機材、ポリイ
ミドなどのような有機材、またはこれらの組合せにより
構成される。中間層１５０の誘電体材料はＴＦＴ１３０
内のゲート誘電体層を形成するように配設され、更に一
体型アドレス線補修セグメント１８０を、該補修セグメ
ントの上に配設されているアレイ構成要素の半導体およ
び良導体材料から並びにスキャン線（１４０）から電気
的に隔離するように配設されている。補修セグメント１
８０の近傍の中間層１５０の厚さは約０．１μｍと１μ
ｍの間の範囲にある。更に、シリコンのようなＴＦＴ半
導体材料（図示せず）を、スキャン線（１４０）とデー
タ線（１７０）との間にアレイ全体にわたって配設する
ことができる。
【００１１】データ線（１７０）は、約０．１μｍと１
μｍの範囲の厚さを有するモリブデン、クロム、アルミ
ニウムなどのような導電性材料の層１７２を有する。本
発明の一実施例では、データ線（１７０）は更に導電性
材料の層１７２の下に配設されたアモリファスシリコン
のような半導体材料の層１７４を有する。このような半
導体材料は、通常ＴＦＴ１３０の製造過程においてアレ
イ上に堆積し、トランジスタを形成するようにパターン
形成した後に、データ線用の領域に残されて、データ線
（１７０）の導電性材料の層１７２用の基礎とされる。
更に、半導体材料はデータ線の導電層１７２をスキャン
線（１４０）から垂直方向に分離し、製造過程の間に起
こりうる誘電体層１５０の厚さ低減の可能性を少なくす
ることにより導電層１７２とスキャン線（１４０）との
間の容量結合を低減するように作用する。データ線（１
７０）は狭い幅を有すること、すなわち、光センサ１２
０の活性（光検知）領域に利用できるアレイ内のスペー
スを最大にし、かつイメージング装置において静電容量
により誘起されるノイズを低減するように５μｍと１５
μｍの間の範囲の幅を有することが望ましい。通常、デ
ータ線（１７０）の半導体層１７４および導電層１７２
の両方はほぼ同じ幅（例えば、データ線導電性材料の各
々の側で１μｍずつのように、約２μｍ以内の同じ幅）
を有する。他の材料（図示せず）が典型的にはイメージ
ング装置のアレイの製造過程の間にデータ線（１７０）
の上に配設されて、データ線（１７０）は下側のスキャ
ン線および中間絶縁層（およびＴＦＴ半導体材料層）と
（ＴＦＴ誘電体コーティングおよび光センサ共通電極層
のような）上側の半導体層、絶縁層および導電層との間
にサンドイッチ状に挟まれるようになる。この結果、イ
メージング装置１００が製造された後では、データ線
（１７０）に欠陥があった場合、補修のためにデータ線
にアクセスすることが困難である。
μｍの範囲の厚さを有するモリブデン、クロム、アルミ
ニウムなどのような導電性材料の層１７２を有する。本
発明の一実施例では、データ線（１７０）は更に導電性
材料の層１７２の下に配設されたアモリファスシリコン
のような半導体材料の層１７４を有する。このような半
導体材料は、通常ＴＦＴ１３０の製造過程においてアレ
イ上に堆積し、トランジスタを形成するようにパターン
形成した後に、データ線用の領域に残されて、データ線
（１７０）の導電性材料の層１７２用の基礎とされる。
更に、半導体材料はデータ線の導電層１７２をスキャン
線（１４０）から垂直方向に分離し、製造過程の間に起
こりうる誘電体層１５０の厚さ低減の可能性を少なくす
ることにより導電層１７２とスキャン線（１４０）との
間の容量結合を低減するように作用する。データ線（１
７０）は狭い幅を有すること、すなわち、光センサ１２
０の活性（光検知）領域に利用できるアレイ内のスペー
スを最大にし、かつイメージング装置において静電容量
により誘起されるノイズを低減するように５μｍと１５
μｍの間の範囲の幅を有することが望ましい。通常、デ
ータ線（１７０）の半導体層１７４および導電層１７２
の両方はほぼ同じ幅（例えば、データ線導電性材料の各
々の側で１μｍずつのように、約２μｍ以内の同じ幅）
を有する。他の材料（図示せず）が典型的にはイメージ
ング装置のアレイの製造過程の間にデータ線（１７０）
の上に配設されて、データ線（１７０）は下側のスキャ
ン線および中間絶縁層（およびＴＦＴ半導体材料層）と
（ＴＦＴ誘電体コーティングおよび光センサ共通電極層
のような）上側の半導体層、絶縁層および導電層との間
にサンドイッチ状に挟まれるようになる。この結果、イ
メージング装置１００が製造された後では、データ線
（１７０）に欠陥があった場合、補修のためにデータ線
にアクセスすることが困難である。
【００１２】高性能イメージング装置（例えば、約１０
ｃｍ×１０ｃｍ以上の大きさで低ノイズ性能を必要とす
るイメージング装置）では、データ線（１７０）は典型
的にはアレイの真中近くで切断されて終端点１７６が形
成され、このためデータ線は必然的にアレイの対向する
両側の接点からアドレスされるようになっている。アレ
イの真中近くでデータ線を切断すると、データ線の静電
容量が低減されて、アレイの信号中のノイズが低減され
る。これは医療用イメージング装置が有効に機能するの
に不可欠である。
ｃｍ×１０ｃｍ以上の大きさで低ノイズ性能を必要とす
るイメージング装置）では、データ線（１７０）は典型
的にはアレイの真中近くで切断されて終端点１７６が形
成され、このためデータ線は必然的にアレイの対向する
両側の接点からアドレスされるようになっている。アレ
イの真中近くでデータ線を切断すると、データ線の静電
容量が低減されて、アレイの信号中のノイズが低減され
る。これは医療用イメージング装置が有効に機能するの
に不可欠である。
【００１３】一体型アドレス線補修セグメントはデータ
線（１７０）の補修部分１７５の下に位置しており、補
修部分１７５の大きさはその下の補修セグメント１８０
の大きさによって決まり、この補修セグメントの大きさ
はスキャン線（１４０）の最も近い部分から適当な離間
距離（例えば、約５μｍ）を維持することにより決ま
る。補修セグメント１８０は典型的にはデータ線（１７
０）の幅に対応する幅を有する。データ線（１７０）の
半導体層１７４および導電層１７２が異なる幅を有する
場合には、その下の補修セグメント１８０はデータ線
（１７０）の最も幅広い部分（例えば、２μｍ以内）に
対応する幅（例えば、ほぼ同じ幅）を有することが好ま
しい。
線（１７０）の補修部分１７５の下に位置しており、補
修部分１７５の大きさはその下の補修セグメント１８０
の大きさによって決まり、この補修セグメントの大きさ
はスキャン線（１４０）の最も近い部分から適当な離間
距離（例えば、約５μｍ）を維持することにより決ま
る。補修セグメント１８０は典型的にはデータ線（１７
０）の幅に対応する幅を有する。データ線（１７０）の
半導体層１７４および導電層１７２が異なる幅を有する
場合には、その下の補修セグメント１８０はデータ線
（１７０）の最も幅広い部分（例えば、２μｍ以内）に
対応する幅（例えば、ほぼ同じ幅）を有することが好ま
しい。
【００１４】イメージング装置１００の製造中および製
造完了後において、スキャン線（１４０）およびデータ
線（１７０）の電気的完全性を判定し、またこれらの構
成要素とＴＦＴ１３０および光センサ１２０との間の結
合を測定するために、試験が行われる。データ線（１７
０）の断線欠陥１７７（図３）、特にアレイの真中近く
に終端点１７６を有するデータ線の断線欠陥は、アレイ
内の最大数の画素にアクセスできるようにするために補
修することが望ましい。本発明のイメージング装置の構
造では、データ線（１７０）の補修部分中の断線欠陥は
容易に補修される。終端点１７６に隣接する補修部分１
７５が説明のために図１に示されている。アレイの縁に
近い画素に配設されている各補修部分１７５は、終端点
１７６とアレイの縁との間のすべての画素へのデータ線
の接続を維持するようにデータ線の導電性材料中の欠陥
を補修するための手段を提供する。
造完了後において、スキャン線（１４０）およびデータ
線（１７０）の電気的完全性を判定し、またこれらの構
成要素とＴＦＴ１３０および光センサ１２０との間の結
合を測定するために、試験が行われる。データ線（１７
０）の断線欠陥１７７（図３）、特にアレイの真中近く
に終端点１７６を有するデータ線の断線欠陥は、アレイ
内の最大数の画素にアクセスできるようにするために補
修することが望ましい。本発明のイメージング装置の構
造では、データ線（１７０）の補修部分中の断線欠陥は
容易に補修される。終端点１７６に隣接する補修部分１
７５が説明のために図１に示されている。アレイの縁に
近い画素に配設されている各補修部分１７５は、終端点
１７６とアレイの縁との間のすべての画素へのデータ線
の接続を維持するようにデータ線の導電性材料中の欠陥
を補修するための手段を提供する。
【００１５】データ線（１７０）上の種々の補修部分１
７５は典型的にはデータ線の全長の約５０％を占める
が、画素ピッチによっては線の長さの約２５％のように
小さくでもよいし、または約７５％のように多くてもよ
い。レーザ溶接部１８２（図３）が欠陥１７７の両側で
（図１および図３に交差する斜線の領域で示されてい
る）一体型アドレス線補修セグメント１８０とデータ線
（１７０）との間に配置される。レーザ溶接部は、中間
層１５０の絶縁材料が排除されるように補修セグメント
１８０の導電性材料とその上のデータ線部分との融合部
を構成して、補修セグメントとデータ線との間に低抵抗
（数ｋΩ以上のオーダである線抵抗より小さい抵抗、例
えば５０Ω）の接続を形成する。レーザ溶接部は、典型
的には、選択された周波数および強度のレーザ光を基板
１０５の下側に当てて、基板の光透過性ガラスを通過さ
せて補修セグメント１８０の所望の領域に入射させるこ
とにより、補修セグメントとその上のデータ線の材料を
溶融させることによって形成される。レーザ・エネルギ
は、レーザ溶接部が非常に小さい大きさ（例えば、約５
μｍと１０μｍの間の範囲の直径）を持つように非常に
限定された領域に印加される。また、基板１０５の下側
からレーザ・エネルギを印加することにより、製造過程
でコーティングされ密閉されたイメージング装置構造
（例えば、共通電極およびＴＦＴ誘電体層）の上側部分
（図示せず）に影響を与えることなく、補修を行うこと
ができる。
７５は典型的にはデータ線の全長の約５０％を占める
が、画素ピッチによっては線の長さの約２５％のように
小さくでもよいし、または約７５％のように多くてもよ
い。レーザ溶接部１８２（図３）が欠陥１７７の両側で
（図１および図３に交差する斜線の領域で示されてい
る）一体型アドレス線補修セグメント１８０とデータ線
（１７０）との間に配置される。レーザ溶接部は、中間
層１５０の絶縁材料が排除されるように補修セグメント
１８０の導電性材料とその上のデータ線部分との融合部
を構成して、補修セグメントとデータ線との間に低抵抗
（数ｋΩ以上のオーダである線抵抗より小さい抵抗、例
えば５０Ω）の接続を形成する。レーザ溶接部は、典型
的には、選択された周波数および強度のレーザ光を基板
１０５の下側に当てて、基板の光透過性ガラスを通過さ
せて補修セグメント１８０の所望の領域に入射させるこ
とにより、補修セグメントとその上のデータ線の材料を
溶融させることによって形成される。レーザ・エネルギ
は、レーザ溶接部が非常に小さい大きさ（例えば、約５
μｍと１０μｍの間の範囲の直径）を持つように非常に
限定された領域に印加される。また、基板１０５の下側
からレーザ・エネルギを印加することにより、製造過程
でコーティングされ密閉されたイメージング装置構造
（例えば、共通電極およびＴＦＴ誘電体層）の上側部分
（図示せず）に影響を与えることなく、補修を行うこと
ができる。
【００１６】レーザ溶接部は、（狭いアドレス線に良く
適合する）小さい寸法の接続部を構成するとともに、ア
ドレス線との正確な位置合わせ（アライメント）を行う
ことができる。これはバイア（ｖｉａ）をホトリソグラ
フィを用いて形成する場合と比較して融通性および信頼
性を向上させる。ホトリソグラフィを用いた場合には、
バイアの大きさおよびアレイ上でのアライメントの両方
が制約を受ける。レーザ溶接部は補修を必要とする線に
のみ形成でき、しかも装置の製造後に形成できる。２層
のアドレス線部品を連結するためにホトリソグラフィを
用いて形成されるバイアは、装置の製造中に、しかも必
要か否かに関わらず各線に対して形成しなければなら
ず、実際にバイア形成処理によってアレイに欠陥を生じ
させる可能性が増大する。
適合する）小さい寸法の接続部を構成するとともに、ア
ドレス線との正確な位置合わせ（アライメント）を行う
ことができる。これはバイア（ｖｉａ）をホトリソグラ
フィを用いて形成する場合と比較して融通性および信頼
性を向上させる。ホトリソグラフィを用いた場合には、
バイアの大きさおよびアレイ上でのアライメントの両方
が制約を受ける。レーザ溶接部は補修を必要とする線に
のみ形成でき、しかも装置の製造後に形成できる。２層
のアドレス線部品を連結するためにホトリソグラフィを
用いて形成されるバイアは、装置の製造中に、しかも必
要か否かに関わらず各線に対して形成しなければなら
ず、実際にバイア形成処理によってアレイに欠陥を生じ
させる可能性が増大する。
【００１７】以上のように、本発明は、データ線の断線
の補修を迅速かつ容易に達成することができる補修構造
を提供し、欠陥のあるデータ線とその下に位置する補修
セグメントとの間に補修接続部を形成したときに強固に
なる補修構造を提供する。更に、補修を行ってない構造
では、中間層１５０がデータ線と補修セグメントとの間
に配置されているので、イメージング装置の構造的完全
性が（勿論、構成要素の接続のための組み込みのバイア
がないため）向上し、また、時間の経過と共にアレイに
水分が浸透することに対して良好な保護が得られる。
の補修を迅速かつ容易に達成することができる補修構造
を提供し、欠陥のあるデータ線とその下に位置する補修
セグメントとの間に補修接続部を形成したときに強固に
なる補修構造を提供する。更に、補修を行ってない構造
では、中間層１５０がデータ線と補修セグメントとの間
に配置されているので、イメージング装置の構造的完全
性が（勿論、構成要素の接続のための組み込みのバイア
がないため）向上し、また、時間の経過と共にアレイに
水分が浸透することに対して良好な保護が得られる。
【００１８】本発明について実施例を示し説明したが、
本発明の真の精神やよび範囲から逸脱することなく、開
示した実施例に対して種々の変更および変形を行うこと
ができることは当業者に明らかなことであろう。従っ
て、特許請求の範囲は本発明の真の精神内に入るこのよ
うなすべての変更および変形を含むものであることを理
解されたい。
本発明の真の精神やよび範囲から逸脱することなく、開
示した実施例に対して種々の変更および変形を行うこと
ができることは当業者に明らかなことであろう。従っ
て、特許請求の範囲は本発明の真の精神内に入るこのよ
うなすべての変更および変形を含むものであることを理
解されたい。
【図１】本発明による一体型アドレス線補修セグメント
を有するイメージング装置のアレイの一部を示す平面図
である。
を有するイメージング装置のアレイの一部を示す平面図
である。
【図２】図１の線１−１に沿った図１のイメージング装
置の一部の断面図である。
置の一部の断面図である。
【図３】欠陥のあるアドレス線の補修部分に結合された
一体型アドレス線補修セグメントを示している図１の一
部の詳細図である。
一体型アドレス線補修セグメントを示している図１の一
部の詳細図である。
１００ イメージング装置 １０５ 基板 １１０ 画素 １２０ 光センサ １３０ スイッチング・トランジスタ １５０ 中間層 １４０ 第１のアドレス線 １７０ 第２のアドレス線 １７５ 第２のアドレス線の補修部分 １８０ 一体型アドレス線補修セグメント
フロントページの続き (72)発明者 シン−ユー・ウェイ アメリカ合衆国、ニューヨーク州、スケネ クタデイ、ローズヒル・ブルーバード、 1416番 (72)発明者 ロバート・フォレスト・クワスニック アメリカ合衆国、ニューヨーク州、スケネ クタデイ、ミリングトン・ロード、1021番
Claims (4)
- 【請求項１】 基板上に配設された複数の画素を有する
固体イメージング装置において、 前記イメージング装置の第１の層に配設され、導電性材
料で構成された複数の第１のアドレス線であって、前記
画素のそれぞれに結合されている複数の第１のアドレス
線と、 前記イメージング装置の第２の層に配設され、前記第１
のアドレス線に対してそれぞれほぼ直交するように配設
された複数の第２の導電性アドレス線であって、前記画
素のそれぞれに結合されている複数の第２の導電性アド
レス線と、 前記複数の第１および第２のアドレス線の間に配設さ
れ、少なくとも１つの絶縁材料層で構成された中間層
と、 前記第１の層に前記第１のアドレス線から電気的に隔離
されて配設され、前記第１のアドレス線と同じ導電性材
料で構成された少なくとも１つの一体型アドレス線補修
セグメントであって、前記中間層を間に挟んで前記第２
のアドレス線の１つの補修部分の下に位置するように配
設され、該第２のアドレス線の幅とほぼ同じ幅を有する
少なくとも１つの一体型アドレス線補修セグメントとを
有することを特徴とする固体イメージング装置。 - 【請求項２】 前記一体型アドレス線補修セグメントの
各々は、該一体型アドレス線補修セグメントの各々と前
記第１のアドレス線との間の距離が少なくとも５μｍで
あるように配設されている請求項１記載の固体イメージ
ング装置。 - 【請求項３】 前記基板は光透過性材料で構成され、前
記一体型線補修セグメントは前記基板の一方の面上に配
設されて、光が前記基板の反対の面から該基板を通過し
て前記一体型線補修セグメントのそれぞれに入射できる
ようになっている請求項１記載の固体イメージング装
置。 - 【請求項４】 前記一体型線補修セグメントの各々は前
記第２のアドレス線から電気的に隔離されている請求項
１記載の固体イメージング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/493021 | 1995-06-21 | ||
| US08/493,021 US5552607A (en) | 1995-06-21 | 1995-06-21 | Imager device with integral address line repair segments |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148552A true JPH09148552A (ja) | 1997-06-06 |
Family
ID=23958576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8160356A Withdrawn JPH09148552A (ja) | 1995-06-21 | 1996-06-21 | 一体型アドレス線補修セグメントを有するイメージング装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5552607A (ja) |
| EP (1) | EP0750349A3 (ja) |
| JP (1) | JPH09148552A (ja) |
| CA (1) | CA2178390C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039090A (ko) * | 2000-11-20 | 2002-05-25 | 주식회사 현대 디스플레이 테크놀로지 | 엘씨디 패널의 데이터 오픈 리페어 라인의 패턴 구조 |
| KR100490925B1 (ko) * | 2000-03-29 | 2005-05-24 | 샤프 가부시키가이샤 | 표시장치 및 그 결함수정방법 |
| KR100715904B1 (ko) * | 2000-05-10 | 2007-05-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100960457B1 (ko) * | 2003-04-28 | 2010-05-28 | 엘지디스플레이 주식회사 | 메탈 쉴드 라인을 포함하는 액정표시소자와 그 제조방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834321A (en) * | 1995-12-18 | 1998-11-10 | General Electric Company | Low noise address line repair method for thin film imager devices |
| US5608245A (en) * | 1995-12-21 | 1997-03-04 | Xerox Corporation | Array on substrate with repair line crossing lines in the array |
| US5616524A (en) * | 1995-12-22 | 1997-04-01 | General Electric Company | Repair method for low noise metal lines in thin film imager devices |
| GB2318448B (en) * | 1996-10-18 | 2002-01-16 | Simage Oy | Imaging detector and method of production |
| US5976978A (en) * | 1997-12-22 | 1999-11-02 | General Electric Company | Process for repairing data transmission lines of imagers |
| JP2000046645A (ja) * | 1998-07-31 | 2000-02-18 | Canon Inc | 光電変換装置及びその製造方法及びｘ線撮像装置 |
| KR100382456B1 (ko) * | 2000-05-01 | 2003-05-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 리페어 패턴 형성방법 |
| US6956216B2 (en) * | 2000-06-15 | 2005-10-18 | Canon Kabushiki Kaisha | Semiconductor device, radiation detection device, and radiation detection system |
| JP2004096079A (ja) * | 2002-07-11 | 2004-03-25 | Sharp Corp | 光電変換装置、画像読取装置および光電変換装置の製造方法 |
| US6916670B2 (en) * | 2003-02-04 | 2005-07-12 | International Business Machines Corporation | Electronic package repair process |
| TWI418883B (zh) * | 2010-03-17 | 2013-12-11 | Au Optronics Corp | 修補方法以及主動元件陣列基板 |
| US9747834B2 (en) * | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US12471877B2 (en) | 2022-06-07 | 2025-11-18 | GE Precision Healthcare LLC | Photon counting computed tomography (PCCT) detector sensor repair for increased sensor yield |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL86162A (en) * | 1988-04-25 | 1991-11-21 | Zvi Orbach | Customizable semiconductor devices |
| US4688896A (en) * | 1985-03-04 | 1987-08-25 | General Electric Company | Information conversion device with auxiliary address lines for enhancing manufacturing yield |
| FR2585167B1 (fr) * | 1985-07-19 | 1993-05-07 | Gen Electric | Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince |
| JPS63265223A (ja) * | 1987-04-23 | 1988-11-01 | Alps Electric Co Ltd | 薄膜トランジスタアレイおよびその製法 |
| JPH02157828A (ja) * | 1988-12-12 | 1990-06-18 | Hosiden Electron Co Ltd | 液晶表示素子 |
| US5062690A (en) * | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| US5303074A (en) * | 1991-04-29 | 1994-04-12 | General Electric Company | Embedded repair lines for thin film electronic display or imager devices |
-
1995
- 1995-06-21 US US08/493,021 patent/US5552607A/en not_active Expired - Lifetime
-
1996
- 1996-06-06 CA CA002178390A patent/CA2178390C/en not_active Expired - Fee Related
- 1996-06-13 EP EP96304425A patent/EP0750349A3/en not_active Withdrawn
- 1996-06-21 JP JP8160356A patent/JPH09148552A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490925B1 (ko) * | 2000-03-29 | 2005-05-24 | 샤프 가부시키가이샤 | 표시장치 및 그 결함수정방법 |
| KR100715904B1 (ko) * | 2000-05-10 | 2007-05-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR20020039090A (ko) * | 2000-11-20 | 2002-05-25 | 주식회사 현대 디스플레이 테크놀로지 | 엘씨디 패널의 데이터 오픈 리페어 라인의 패턴 구조 |
| KR100960457B1 (ko) * | 2003-04-28 | 2010-05-28 | 엘지디스플레이 주식회사 | 메탈 쉴드 라인을 포함하는 액정표시소자와 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2178390C (en) | 2004-02-10 |
| US5552607A (en) | 1996-09-03 |
| EP0750349A2 (en) | 1996-12-27 |
| CA2178390A1 (en) | 1996-12-22 |
| EP0750349A3 (en) | 1998-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09148552A (ja) | 一体型アドレス線補修セグメントを有するイメージング装置 | |
| US5475246A (en) | Repair line structure for thin film electronic devices | |
| KR100341227B1 (ko) | 어레이 기판 및 액정표시장치 | |
| JP3607305B2 (ja) | 大領域能動マトリックス配列を製造する方法 | |
| US6476882B1 (en) | Liquid-crystal display panel and repair method thereof | |
| KR100283733B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 | |
| US6607935B2 (en) | Method for fabricating array substrate for X-ray detector | |
| US6259494B1 (en) | Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus | |
| US8324624B2 (en) | Thin film transistor array substrate for an X-ray detector and method of fabricating the same | |
| EP0782035B1 (en) | Method of forming array of light active cells and array | |
| US6531346B1 (en) | Fabrication method of thin film transistor substrate for X-ray detector | |
| JP2000323698A (ja) | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ | |
| EP0685113B1 (en) | Method of repairing a conductive line of a thin film imager or display device and structure produced thereby | |
| JPH1020331A (ja) | 液晶表示装置 | |
| JPH10307305A (ja) | アレイ基板、液晶表示装置及びそれらの製造方法 | |
| JPH09107088A (ja) | 交差領域補助誘電体層を含む固体アレイ装置 | |
| US5976978A (en) | Process for repairing data transmission lines of imagers | |
| EP0694975B1 (en) | Post-fabrication repair structure and method for thin film imager devices | |
| JPH09243989A (ja) | アクティブマトリクス表示装置およびその修正方法 | |
| JPH10214954A (ja) | 放射撮像装置 | |
| US7402810B2 (en) | X-ray detecting device and fabricating method thereof | |
| KR100767356B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20000032042A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2671885B2 (ja) | 固体撮像装置 | |
| JP2007003709A (ja) | アクティブマトリクス基板、表示装置およびその欠陥修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050905 |