JPH09148556A - 半導体装置，及びその製造方法 - Google Patents

半導体装置，及びその製造方法

Info

Publication number
JPH09148556A
JPH09148556A JP30549695A JP30549695A JPH09148556A JP H09148556 A JPH09148556 A JP H09148556A JP 30549695 A JP30549695 A JP 30549695A JP 30549695 A JP30549695 A JP 30549695A JP H09148556 A JPH09148556 A JP H09148556A
Authority
JP
Japan
Prior art keywords
layer
plane
semiconductor device
crystal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30549695A
Other languages
English (en)
Inventor
Seiji Ochi
誠司 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30549695A priority Critical patent/JPH09148556A/ja
Priority to US08/663,636 priority patent/US5886360A/en
Publication of JPH09148556A publication Critical patent/JPH09148556A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having one-dimensional [1D] charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H10D62/813—Quantum wire structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3258—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 量子細線を形成する層内において基板面内方
向での量子閉じ込め効果の優れた半導体装置，及びその
製造方法を提供する。 【解決手段】 基板１上に、第１結晶面３１および第２
結晶面３２を有するステップを備えたＡｌＧａＩｎＰ層
３、自然超格子の秩序度が高い領域４１と低い領域４２
とを有するＩｎＧａＰ層４、該ＩｎＧａＰ層４よりバン
ドギャップエネルギーの大きいＡｌＧａＩｎＰ層５を順
次結晶成長させた構成とした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、１次元伝導状態
となる量子細線構造を備えた半導体装置，及びその製造
方法に関し、特に自然超格子の秩序度を異ならしめた量
子細線構造を備えた半導体装置，及びその製造方法に関
するものである。
【０００２】
【従来の技術】従来の半導体装置の量子細線構造に関し
て、アプライド・フィジクス・レターズ（Applied Phys
ics Letters ）第５５巻 p867-p869(1989)で報告がなさ
れており、図１２は、この従来の半導体装置における量
子細線構造を示す断面図である。図において、１００は
基板の面方位が（１００）面から〔１１０〕方向（（１
１１）Ａ方向）に６度傾斜したオフ面を有するＧａＡｓ
基板，１１０はＧａＡｓ基板１００のオフ面上に周期的
なパターンを形成する溝であり、隣合う溝１１０の間隔
は数〜数十μｍである。２００はＧａＡｓ基板１００上
に形成されたＧａＡｓ層であり、ＧａＡｓ基板１００の
溝１１０の上部に対応した位置に断面階段状のマクロス
テップを有する。３００は上記マクロステップを有する
ＧａＡｓ層２００上に形成されたＧａＡｓ層であり、上
記ＧａＡｓ層２００のマクロステップ上では厚く形成さ
れている。４００は上記ＧａＡｓ層３００上に形成され
たＡｌＧａＡｓ層，５００はＡｌＧａＡｓ層４００上に
形成されたＧａＡｓ層であり、上記ＧａＡｓ層３００と
同様にマクロステップ上では厚く形成される。６００は
上記ＧａＡｓ層５００上に形成されたＡｌＧａＡｓ層で
ある。
【０００３】この半導体装置の製造方法について説明す
る。まず、ＧａＡｓ基板１００として（００１）面から
６度〔１１０〕方向（（１１１）Ａ方向）に傾斜させた
表面を持つＧａＡｓ基板を用い、あらかじめ周期的なパ
ターンを形成する溝１１０を設けた後、この基板１００
上にＭＯＣＶＤ法（有機金属気相成長法）によってＧａ
Ａｓ層２００を結晶成長させる。すると原子層ステップ
が、溝１１０の上部に集合し、断面階段状のマクロステ
ップがＧａＡｓ層２００に形成される。その結果、Ｇａ
Ａｓ層２００は、マクロステップと（００１）面が交互
に配置された表面形状となる。そして、このＧａＡｓ層
２００上に、ＧａＡｓ層３００，ＡｌＧａＡｓ層４０
０，ＧａＡｓ層５００，及びＡｌＧａＡｓ層６００を順
次結晶成長させることにより、半導体装置が製造され
る。
【０００４】この半導体装置の動作を説明する。ＧａＡ
ｓ結晶の成長速度は、（００１）面上に比べてマクロス
テップ上で速いため、ＡｌＧａＡｓ層４００，６００で
挟まれたＧａＡｓ層５００はその厚みがマクロステップ
上で厚くなる領域５１０と、（００１）面上で薄くなる
領域５２０とが形成される。したがって、このＧａＡｓ
層５００は、マクロステップ上部の厚く形成された領域
５１０によりキャリアを伝導させることができる。その
結果、この半導体装置では、ＧａＡｓ層５００内におい
てマクロステップの上部の位置で図中の紙面に垂直方向
に延びた領域５１０による擬似的な量子細線構造が得ら
れる。
【０００５】また、他の従来例として、ジャパニーズ・
ジャーナル・オブ・アプライド・フィジクス(Japanese
Journal of Applied Physics) 第２９巻 p.L483-L485
(1990) ならびに第４１回応用物理学関係連合講演会予
稿集(No.1),28p-S-9(1991)〔Extended Abstract (The 4
1th Spring Meeting);The Japan Society of Applied P
hysics and Related Societies,28p-S-9(1991)〕には、
基板上にあらかじめパターンを形成することなく、量子
細線構造を形成してなる半導体装置が報告されている。
図１３は、この従来の半導体装置における量子細線構造
を示す断面図であり、図において、図１２と同一符号は
同一または相当部分である。この半導体装置は、（００
１）面からイチバー，イチ，ゼロ（以下「〔／１１０〕
と記す。）方向へ微傾斜させたオフ面をもつＧａＡｓ基
板を用い（図示せず）、この基板上にＭＯＣＶＤ法によ
りＧａＡｓ層２００を結晶成長させると、ＧａＡｓ層２
００には原子層ステップが集合したマルチステップが形
成され、この後、ＧａＡｓ層２００上にＡｌＧａＡｓ層
４００，ＧａＡｓ層５００，ＡｌＧａＡｓ層（図示せ
ず）を順次結晶成長させて、ＡｌＧａＡｓ／ＧａＡｓ／
ＡｌＧａＡｓからなる量子井戸構造を形成することによ
り得られる。
【０００６】この半導体装置においても、先の従来例と
同様にマルチステップ部でのＧａＡｓ層５００の成長速
度が（００１）面上よりも速いため、量子井戸層におけ
るＧａＡｓ層５００はマルチステップ上での領域５１０
が（００１）面上の領域５２０に比べ厚くなるので、こ
の領域５１０においてキャリアを伝導させる擬似的な量
子細線構造が得られるものである。
【０００７】
【発明が解決しようとする課題】図１２および図１３に
示した半導体装置では、量子細線構造となるＧａＡｓ層
５００は、ＧａＡｓの成長速度の面方位依存性を利用し
ているため、ＡｌＧａＡｓ層４００の（００１）面上に
もＧａＡｓ層５００の領域５２０が形成される。したが
って、この領域５２０でもＡｌＧａＡｓ層４００，６０
０で挟まれたＧａＡｓ量子井戸が形成されるため、量子
細線となる領域５１０において成長層面内における十分
なキャリアの閉じ込めが得られないという問題があっ
た。さらには、量子細線が形成される層５００の材料
は、成長速度の面方位依存性が大きな材料に限定されて
しまうという問題があった。
【０００８】また、図１２に示した従来の半導体装置で
は、基板１００として、パターンを形成するための溝１
１０を設けたものを用いているため、隣合う溝１１０の
間隔がパターン成形可能なサイズに限定されて、量子細
線の基板面内における密度を高くすることができず、か
つ、あらかじめ基板１００に溝１１０を設ける必要があ
るため、製造工程が複雑になるという問題があった。
【０００９】そこで、本発明は上記のような問題点を解
決するためになされたものであり、量子細線を形成する
層内において基板面内方向での量子閉じ込め効果の優れ
た半導体装置，及びその製造方法を得ることを目的とす
る。
【００１０】
【課題を解決するための手段】この発明（請求項１）の
半導体装置は、半導体基板上に、積層方向にはヘテロ接
合により伝導層内にキャリアが閉じ込められるように、
第１バリア層，伝導層，及び第２バリア層が順次結晶成
長された積層構造を備えたものであって、上記第１バリ
ア層は、その伝導層側の面に断面階段状となるステップ
を備え、該ステップは、互いに異なる面方位を有する第
１結晶面と第２結晶面とが交互に配列されたものであ
り、上記伝導層は、規則的に原子配列された自然超格子
により量子細線構造となる結晶層を有し、該結晶層は、
上記第１結晶面上に形成された領域と，上記第２結晶面
上に形成された領域とでは自然超格子の秩序度が異なる
ものである。
【００１１】この発明（請求項２）に係る半導体装置
は、上記の半導体装置（請求項１）において、上記半導
体基板は、所定の面方位から他の面方位方向に傾斜した
表面を有する傾斜基板としたものである。
【００１２】この発明（請求項３）に係る半導体装置
は、上記の半導体装置（請求項１または２）において、
上記第１バリア層，及び第２バリア層は、ＡｌＧａＩｎ
Ｐ層からなるものであり、上記伝導層は、ＩｎＧａＰ層
または上記バリア層のＡｌＧａＩｎＰよりＡｌ組成の小
さいＡｌＧａＩｎＰ層からなるものである。
【００１３】この発明（請求項４）に係る半導体装置
は、上記の半導体装置（請求項１または２）において、
上記第１バリア層，及び第２バリア層は、ＡｌＡｓＳｂ
層からなるものであり、上記伝導層は、ＡｌＩｎＡｓ層
からなるものである。
【００１４】この発明（請求項５）に係る半導体装置
は、上記の半導体装置（請求項１または２）において、
上記伝導層が複数段に形成されたものである。
【００１５】この発明（請求項６）に係る半導体装置
は、上記の半導体装置（請求項１または２）において、
上記伝導層は、第１結晶面上の領域では薄く形成された
ものであり、第２結晶面上の領域では厚く形成されたも
のである。
【００１６】この発明（請求項７）に係る半導体装置
は、上記の半導体装置（請求項１または２）において、
上記半導体基板は、その表面に溝が形成されたものであ
る。
【００１７】この発明（請求項８）に係る半導体装置
は、上記の半導体装置（請求項１または２）において、
上記半導体基板の裏面側と上記第２バリア層側とに，そ
れぞれ電極が形成されたものである。
【００１８】この発明（請求項９）に係る半導体装置
は、上記の半導体装置（請求項１または２）において、
上記伝導層における自然超格子の秩序度の高い領域上
に，ソース電極とドレイン電極とが形成されており、該
ソース電極と該ドレイン電極との間の中間位置における
第２バリア層上にゲート電極が形成されたものである。
【００１９】この発明（請求項１０）に係る半導体装置
の製造方法は、半導体基板上に、積層方向にはヘテロ接
合により伝導層内にキャリアが閉じ込められるように、
第１バリア層，伝導層及び第２バリア層が順次結晶成長
された積層構造を備えた半導体装置を製造する方法であ
って、上記半導体基板上に、互いに異なる面方位を有す
る第１結晶面と第２結晶面とが交互に配列された断面階
段状となるステップを結晶成長させて第１バリア層を形
成する工程と、該第１バリア層上に、規則的に原子配列
された自然超格子により量子細線構造となる結晶層を結
晶成長させて、上記第１結晶面上に形成された領域と，
上記第２結晶面上に形成された領域とでは自然超格子の
秩序度が異なる伝導層を形成する工程と、該伝導層上
に、該伝導層のバンドギャップエネルギーより大きい構
成材料を結晶成長させて、第２バリア層を形成する工程
とを備えたものである。
【００２０】この発明（請求項１１）に係る半導体装置
の製造方法は、上記の半導体装置の製造方法（請求項１
０）において、上記半導体基板として、（００１）面か
ら〔１１０〕方向に傾斜させた表面を有する傾斜基板を
用い、上記第１結晶面を、（００１）面とし、上記第２
結晶面を、（００１）面から〔１１０〕方向に傾斜した
面とするものである。
【００２１】この発明（請求項１２）に係る半導体装置
の製造方法は、上記の半導体装置の製造方法（請求項１
０）において、上記半導体基板として、（００１）面か
ら〔／１１０〕方向に傾斜させた表面を有する傾斜基板
を用い、上記第１結晶面を、（００１）面とし、上記第
２結晶面を、（００１）面から〔／１１０〕方向に傾斜
した面とするものである。
【００２２】
【発明の実施の形態】
実施の形態１．この発明の実施の形態１における半導体
装置（請求項１）は、図１（ｅ）又は図２（ｅ）に示す
ように、半導体基板（１）上に、積層方向にはヘテロ接
合により伝導層（４）内にキャリアが閉じ込められるよ
うに、第１バリア層（３），伝導層（４），及び第２バ
リア層（５）が順次結晶成長された積層構造を備えたも
のであって、上記第１バリア層（３）は、その伝導層
（４）側の面に断面階段状となるステップを備え、該ス
テップは、互いに異なる面方位を有する第１結晶面（３
１）と第２結晶面（３２）とが交互に配列されたもので
あり、上記伝導層（４）は、規則的に原子配列された自
然超格子により量子細線構造となる結晶層を有し、該結
晶層は、上記第１結晶面（３１）上に形成された領域
と，上記第２結晶面（３２）上に形成された領域とでは
自然超格子の秩序度が異なるものである。これにより、
この実施の形態１における半導体装置では、伝導層
（４）内において領域（４１）と領域（４２）の自然超
格子の秩序度が異なっており、自然超格子の秩序度が高
い領域（４１）は領域（４２）よりバンドギャップエネ
ルギーが小さくなり、伝導層（４）内において、各領域
（４１）内に、領域（４２）によって領域（４１）と領
域（４２）とが交互に配置されている方向での良好なキ
ャリアの量子閉じ込めを実現することができ、その結
果、領域（４１）が高性能な量子細線として機能する半
導体装置が得られるという作用効果がある。
【００２３】実施の形態２．この発明の実施の形態２に
おける半導体装置（請求項２）は、図１（ｅ）又は図２
（ｅ）に示すように、上記実施の形態１の半導体装置に
おいて、半導体基板（１）は、所定の面方位から他の面
方位方向に傾斜した表面を有する傾斜基板としたもので
ある。これにより、この実施の形態２における半導体装
置では、伝導層（４）内において領域（４１）と領域
（４２）の自然超格子の秩序度が異なっており、自然超
格子の秩序度が高い領域（４１）は領域（４２）よりバ
ンドギャップエネルギーが小さくなり、伝導層（４）内
において、各領域（４１）内に、領域（４２）によって
領域（４１）と領域（４２）とが交互に配置されている
方向での良好なキャリアの量子閉じ込めを実現すること
ができ、その結果、領域（４１）が高性能な量子細線と
して機能する半導体装置が得られるという作用効果があ
る。
【００２４】実施の形態３．この発明の実施の形態３に
おける半導体装置（請求項３）は、図１（ｅ）又は図２
（ｅ）に示すように、上記の実施の形態１又は２の半導
体装置において、第１バリア層（３），及び第２バリア
層（５）は、ＡｌＧａＩｎＰ層からなり、伝導層（４）
は、ＩｎＧａＰ層または上記バリア層（３），（５）の
ＡｌＧａＩｎＰよりＡｌ組成の小さいＡｌＧａＩｎＰ層
からなるものである。これにより、この実施の形態３に
おける半導体装置では、ＩｎＧａＰ層（４）の方がＡｌ
ＧａＩｎＰ層（３），（５）よりバンドギャップエネル
ギーが小さいのでＩｎＧａＰ層からなる伝導層（４）に
おいてキャリアを閉じ込めることができ、しかも、Ｉｎ
ＧａＰ層からなる伝導層（４）内には自然超格子の秩序
度が高い領域（４１）と低い領域（４２）が存在し、各
領域（４１）内に、領域（４２）によって領域（４１）
と領域（４２）が交互に配置されている方向での良好な
キャリアの量子閉じ込めを実現することができ、その結
果、領域（４１）が高性能な量子細線として機能する半
導体装置が得られるという作用効果がある。また、伝導
層（４）が、第１バリア層（３），および第２バリア層
（５）におけるＡｌＧａＩｎＰよりもＡｌ組成の小さい
ＡｌＧａＩｎＰ層であっても、上記同様の作用効果があ
る。
【００２５】実施の形態４．この発明の実施の形態４に
おける半導体装置（請求項４）は、図１（ｅ）又は図２
（ｅ）に示すように、上記の実施の形態１又は２の半導
体装置において、第１バリア層（３），及び第２バリア
層（５）は、ＡｌＡｓＳｂ層からなり、伝導層（４）
は、ＡｌＩｎＡｓ層からなるものである。これにより、
この実施の形態４における半導体装置では、ＡｌＩｎＡ
ｓ層（４）の方がＡｌＡｓＳｂ層（３），（５）よりバ
ンドギャップエネルギーが小さいのでＡｌＩｎＡｓ層か
らなる伝導層（４）においてキャリアを閉じ込めること
ができ、しかも、ＡｌＩｎＡｓ層からなる伝導層（４）
内には自然超格子の秩序度が高い領域（４１）と低い領
域（４２）が存在し、各領域（４１）内に、領域（４
２）によって領域（４１）と領域（４２）とが交互に配
置されている方向での良好なキャリアの量子閉じ込めを
実現することができ、その結果、領域（４１）が高性能
な量子細線として機能する半導体装置が得られるという
作用効果がある。
【００２６】実施の形態５．この発明の実施の形態５に
おける半導体装置（請求項５）は、図３に示すように、
上記の実施の形態１又は２の半導体装置において、伝導
層（４）が複数段に形成されたものである。これによ
り、この実施の形態５における半導体装置では、伝導層
（４）の領域（４１）が高性能な量子細線として機能す
るものが得られることに加えて、さらには量子細線の密
度を向上することができるという作用効果がある。
【００２７】実施の形態６．この発明の実施の形態６に
おける半導体装置（請求項６）は、図４に示すように、
上記の実施の形態１又は２の半導体装置において、伝導
層（４）は、第１結晶面（３１）上の領域（４２）では
薄く、第２結晶面（３２）の領域（４１）では厚く形成
されたものである。これにより、この実施の形態６にお
ける半導体装置では、伝導層（４）内において、自然超
格子の秩序度が高い領域（４１）と低い領域（４２）と
が形成されることに加えて、領域（４１）を厚く、領域
（４２）を薄く形成しているため、各領域（４１）内の
キャリアは領域（４２）によって領域（４１）と領域
（４２）とが交互に配置されている方向での良好なキャ
リアの量子閉じ込めを実現することができ、その結果、
領域（４１）が高性能な量子細線として機能する半導体
装置が得られるという作用効果がある。
【００２８】実施の形態７．この発明の実施の形態７に
おける半導体装置（請求項７）は、図５に示すように、
上記の実施の形態１又は２の半導体装置において、半導
体基板（１）は、その表面に溝（１１）が形成されたも
のである。これにより、この実施の形態７における半導
体装置では、基板（１）の溝（１１）に対応して第１バ
リア層（３）にステップが形成されるので、伝導層
（４）内には自然超格子の秩序度が高い領域（４１）と
低い領域（４２）が形成されることとなり、したがっ
て、各領域（４１）内に領域（４２）によって領域（４
１）と領域（４２）とが交互に配置されている方向での
良好なキャリアの量子閉じ込めを実現することができ、
その結果、領域（４１）が高性能な量子細線として機能
する半導体装置が得られるという作用効果がある。
【００２９】実施の形態８．この発明の実施の形態８に
おける半導体装置（請求項８）は、図６に示すように、
上記の実施の形態１又は２の半導体装置において、半導
体基板（１）の裏面側と上記第２バリア層（５）側と
に，それぞれ電極（６），（７）が形成されたものであ
る。これにより、この実施の態様８における半導体装置
では、伝導層（４）にキャリアが注入されると、自然超
格子の秩序度の高い領域（４１）は領域（４２）よりバ
ンドギャップエネルギーが小さいため、領域（４１）内
にキャリアが確実に閉じ込められることとなり、小さな
電流密度でも発振可能等の高性能な半導体レーザとして
使用可能なものが得られるという作用効果が得られる。
【００３０】実施の形態９．この発明の実施の形態９に
おける半導体装置（請求項９）は、図７に示すように、
上記の実施の形態１又は２の半導体装置において、伝導
層（４）における自然超格子の秩序度の高い領域（４
１）上に，ソース電極（１１６）とドレイン電極（１１
７）とが形成されており、該ソース電極（１１６）と該
ドレイン電極（１１７）との中間位置における第２バリ
ア層（５）上にゲート電極（１１５）が形成されたもの
である。これにより、この実施の形態９における半導体
装置では、自然超格子の秩序度の高い領域（４１）内で
のみキャリアは移動することができるので、この領域
（４１）の長さ方向に沿ってソース電極（１１６），ド
レイン電極（１１７）を形成することにより、領域（４
１）を一次元状のチャネル領域として用いることがで
き、高速動作が可能な高電子移動度の電界効果形トラン
ジスタとして使用可能なものを得ることができるという
作用効果が得られる。
【００３１】実施の形態１０．この発明の実施の形態１
０における半導体装置の製造方法（請求項１０）は、図
１又は図２に示すように、半導体基板（１）上に、積層
方向にはヘテロ接合により伝導層（４）内にキャリアが
閉じ込められるように、第１バリア層（３），伝導層
（４），及び第２バリア層（５）が順次結晶成長された
積層構造を備えた半導体装置を製造する方法であって、
上記半導体基板（１）上に、互いに異なる面方位を有す
る第１結晶面（３１）と第２結晶面（３２）とが交互に
配列された断面階段状となるステップを結晶成長させて
第１バリア層（３）を形成する工程と、該第１バリア層
（３）上に、規則的に原子配列された自然超格子により
量子細線構造となる結晶層を結晶成長させて、上記第１
結晶面（３１）上に形成された領域と，上記第２結晶面
（３２）上に形成された領域とでは自然超格子の秩序度
が異なる伝導層（４）を形成する工程と、該伝導層
（４）上に、該伝導層（４）のバンドギャップエネルギ
ーより大きい構成材料を結晶成長させて、第２バリア層
（５）を形成する工程とを備えたものである。これによ
り、この実施の形態１０における半導体装置の製造方法
では、基板（１）上に、ステップバンチング成長条件下
で第１バリア層（３）を結晶成長すると、互いに異なる
面方位を有する第１結晶面（３１）と第２結晶面（３
２）とが交互に配列された断面階段状のステップが形成
されて、この第１バリア層（３）上に伝導層（４）を結
晶成長すると、第１結晶面（３１）上に形成される領域
と第２結晶面（３２）上に形成される領域とでは自然超
格子の秩序度が異なるものとなる。したがって、この実
施の形態１０における半導体装置の製造方法によれば、
伝導層（４）内において、自然超格子の秩序度が高い領
域（４１）のバンドギャップエネルギーは領域（４２）
より小さくなるので、各領域（４１）内に領域（４２）
によって領域（４１）と領域（４２）とが交互に配置さ
れている方向での良好なキャリアの量子閉じ込めが実現
でき、領域（４１）が高性能な量子細線として機能する
半導体装置を製造することができるという作用効果があ
る。
【００３２】実施の形態１１．この発明の実施の形態１
１における半導体装置の製造方法（請求項１１）は、図
１に示すように、上記の実施の形態１０の半導体装置の
製造方法において、上記半導体基板（１）として、（０
０１）面から〔１１０〕方向に傾斜させた表面を有する
傾斜基板を用い、上記第１結晶面（３１）を、（００
１）面とし、上記第２結晶面（３２）を、（００１）面
から〔１１０〕方向に傾斜した面とするものである。こ
れにより、この実施の形態１１における半導体装置の製
造方法では、伝導層（４）の自然超格子の秩序度は、
（００１）面となる第１結晶面（３１）上の領域（４
１）では高く、（００１）面から〔１１０〕方向に傾斜
させた面となる第２結晶面（３２）上の領域（４２）で
は低くすることができ、その結果、バンドギャップエネ
ルギーは、領域（４１）では小さく、領域（４２）では
大きくなるものが得られるので、伝導層（４）内におけ
るキャリアは、この領域（４１）においてのみ自由に移
動可能となる高性能な量子細線を備えた半導体装置を製
造することができるという作用効果が得られる。
【００３３】実施の形態１２．この発明の実施の形態１
２における半導体装置の製造方法（請求項１２）は、図
２に示すように、上記の実施の形態１０の半導体装置の
製造方法において、上記半導体基板（１）として、（０
０１）面から〔／１１０〕方向に傾斜させた表面を有す
る傾斜基板を用い、上記第１結晶面（３１）を、（００
１）面とし、上記第２結晶面（３２）を、（００１）面
から〔／１１０〕方向に傾斜した面とするものである。
これにより、この実施の形態１２における半導体装置の
製造方法では、基板（１）の（００１）面から〔／１１
０〕方向への傾斜角度が８度程度までの場合は、伝導層
（４）の自然超格子の秩序度は、（００１）面から〔／
１１０〕方向に傾斜した面となる第２結晶面（３２）上
の領域（４１）では高く、（００１）面となる第１結晶
面（３１）上の領域（４２）では低くすることができ、
逆に基板（１）の（００１）面から〔／１１０〕方向へ
の傾斜角度が８度程度以上の場合は、（００１）面から
〔／１１０〕方向に傾斜した面となる第２結晶面（３
２）上の領域では低く、（００１）面となる第１結晶面
（３１）上の領域では高くすることができる。したがっ
て、この実施の形態１２における半導体装置の製造方法
によれば、バンドギャップエネルギーは、領域（４１）
では小さく、領域（４２）では大きくなるものが得られ
るので、伝導層（４）内におけるキャリアは、この領域
（４１）においてのみ自由に移動可能となる高性能な量
子細線を備えた半導体装置を製造することができるとい
う作用効果が得られる。
【００３４】
【実施例】
実施例１．図１（ｅ）は、本発明の一実施例に係る半導
体装置を示す断面図である。図において、１はＧａＡｓ
基板であり、面方位が（００１）面から〔１１０〕方向
に３〜５度傾斜させた表面を持つオフ基板である。２は
上記ＧａＡｓ基板１上に形成されたＧａＡｓ層であり、
厚みは約０．５μｍであり、層の上部には断面階段上の
ステップが形成されている。３は上記ＧａＡｓ層２上に
形成されたＡｌＧａＩｎＰ層であり、第１バリア層とな
るものである。このＡｌＧａＩｎＰ層３の厚みは約０．
３μｍであり、層の上部には下層のＧａＡｓ層２と対応
した断面階段状のステップが形成されている。このステ
ップは（００１）面を有する第１結晶面３１と、（００
１）面から〔１１０〕方向に１０程度傾斜した面の第２
結晶面３２とを備え、ステップの間隔としては数百オン
グストロームから１μｍ程度である。４は上記ＡｌＧａ
ＩｎＰ層３上に形成されたＩｎＧａＰ層であり、伝導層
となるものである。このＩｎＧａＰ層４のバンドギャッ
プエネルギーは、上記ＡｌＧａＩｎＰ層３のバンドギャ
ップエネルギーに比べて小さい。ＩｎＧａＰ層４の厚み
は約０．１μｍであり、自然超格子が形成された結晶層
からなる。このＩｎＧａＰ層４の自然超格子は、下層の
ＡｌＧａＩｎＰ層３の第１結晶面３１上に形成された領
域４１では自然超格子の秩序度が高く、第２結晶面３２
上に形成された領域４２では自然超格子の秩序度が低く
なっている。５は上記ＩｎＧａＰ層４上に形成されたＡ
ｌＧａＩｎＰ層であり、第２バリア層となるものであ
る。このＡｌＧａＩｎＰ層５の厚みは約０．３μｍであ
り、そのバンドギャップエネルギーは、ＩｎＧａＰ層４
のバンドギャップエネルギーよりも大きい。
【００３５】つぎに、この実施例１に係る半導体装置の
製造方法について説明する。図１（ａ）〜（ｅ）は、こ
の実施例１に係る半導体装置の製造工程を示す断面図で
あり、基板１の面方位が〔１１０〕方向と直交する〈１
１０〉方向からみたものである。
【００３６】結晶成長の基板１として、（００１）面か
ら〔１１０〕方向に３〜５度微傾斜させた表面をもつＧ
ａＡｓ基板１（図１（ａ））を用い、ＭＯＣＶＤ法（有
機金属気相成長法）により、半導体層を順次結晶成長さ
せる。まず、このＧａＡｓ基板１上に、成長温度を６０
０℃でＧａＡｓ結晶を成長させＧａＡｓ層２を形成する
（図１（ｂ））。このとき、基板１表面に存在していた
原子層厚みのステップが集合したステップバンチングが
形成され、ＧａＡｓ層２の表面には断面階段状のマルチ
ステップが形成される。この結果、ＧａＡｓ層２上には
（００１）面と、（００１）面から〔１１０〕方向に１
０度程度傾斜した面が周期的に配列した表面構造が形成
される。このマルチステップにより構成される異なる面
方位をもつ２種の面は、図中の紙面に垂直な方向に直線
状に延びている。なお、ＧａＡｓ層２の成長温度を６０
０℃としたが、マルチステップが形成される成長条件で
あればよく、特に限定されない。
【００３７】ついで、このＧａＡｓ層２上に、成長温度
を６５０℃でＡｌ0.25Ｇａ0.25Ｉｎ0.5 Ｐを結晶成長さ
せＧａＡｓ基板１と格子整合したＡｌＧａＩｎＰ層３
（第１バリア層）を形成する（図１（ｃ））。このＡｌ
ＧａＩｎＰ層３の成長後における表面形状は、先のＧａ
Ａｓ層２の表面形状と基本的に同一である。即ち、Ａｌ
ＧａＩｎＰ層３には、（００１）面となる第１結晶面３
１と、（００１）面から〔１１０〕方向に１０度程度傾
斜した面となる第２結晶面３２とが周期的に配列した表
面構造が形成されている。
【００３８】そして、このＡｌＧａＩｎＰ層３上に、成
長温度を６６０℃、Ｖ族原子と III族原子の比（Ｖ／II
I 比）を１４０の条件下でＩｎ0.5 Ｇａ0.5 Ｐを結晶成
長させ、ＩｎＧａＰ層４（伝導層）を形成する（図１
（ｄ））。このとき、ＩｎＧａＰ層４には、Ｇａ原子と
Ｉｎ原子が規則的に配列した自然超格子が形成される。
このＩｎＧａＰ層４のバンドギャップエネルギーはＡｌ
ＧａＩｎＰ層３のバンドギャップエネルギーに比べて小
さい。また、ＩｎＧａＰ層４は（００１）面を有する第
１結晶面３１上に成長した領域４１では、その結晶の自
然超格子の秩序度は、（００１）面から〔１１０〕方向
に１０度程度傾斜した結晶面である第２結晶面３２上に
成長した領域４２の自然超格子の秩序度に比べて高くな
っている。したがって、ＩｎＧａＰ層４内では、第１結
晶面３１上に結晶成長した領域４１のバンドギャップエ
ネルギーは、他の領域４２のバンドギャップエネルギー
に比べて小さくなる。なお、ＩｎＧａＰ層４の成長条件
は、自然超格子が形成される条件であればよく上記条件
に特に限定されない。
【００３９】その後、このＩｎＧａＰ層４上に、成長温
度を６５０℃でＡｌ0.25Ｇａ0.25Ｉｎ0.5 Ｐを結晶成長
させ、ＩｎＧａＰ層４よりもバンドギャップエネルギー
の大きなＡｌＧａＩｎＰ層５を形成すると、ＡｌＧａＩ
ｎＰ／ＩｎＧａＰ／ＡｌＧａＩｎＰ量子井戸構造を備え
た半導体装置が製造される（図１（ｅ））。
【００４０】一般に、 III族元素を２種以上含む３元系
（例えばＩｎＧａＰ）または４元系（例えばＡｌＧａＩ
ｎＰ）の化合物半導体結晶においては、結晶成長中に異
なるIII族元素が結晶内で周期的に配列することによっ
て自然超格子が形成されることが知られており、このよ
うな自然超格子が形成されると、エネルギーバンド構造
が III族元素の周期配列によって変化し、周期配列の秩
序度が高いほどバンドギャップエネルギーが低下するこ
とも知られている。図１０及び図１１においては、Ｉｎ
ＧａＰ化合物の自然超格子を模式的に示し、図１０に示
す自然超格子は、その秩序度が高い状態を示し、Ｇａ
（ガリウム）２０，Ｐ（リン）２１，Ｉｎ（インジウ
ム）２２が規則正しく配列された結晶を形成している。
即ち、一転鎖線で示すα１，α２方向にはＧａ２０，及
びＩｎ２２の各原子が交互に配置されるとともに、点線
で示すβ１，β２方向にはそれぞれＧａ２０列，Ｉｎ２
２列が交互に配置される。この状態はオーダリング状態
と呼ばれ、結晶のバンドギャップエネルギーが小さくな
る。一方、図１１に示す自然超格子は、その秩序度が低
い状態を示し、Ｇａ２０、Ｉｎ２２の位置が周期性を持
たずに配列した結晶が形成されている。即ち、α１，α
２方向のＧａ２０とＩｎ２２の配列が乱れ、その結果、
β１，β２方向のＧａ２０列，Ｉｎ２２列にも乱れが生
じている。この状態はディスオーダリング状態と呼ば
れ、結晶のバンドギャップエネルギーが大きくなる。
【００４１】また、自然超格子の秩序度は、結晶成長条
件に依存しており、特に結晶成長させる面の面方位に敏
感であるから、結晶面方位を周期的に異ならしめておけ
ば、その上に成長させた結晶の自然超格子の秩序度を周
期的に異ならしめることができ、その結果、結晶のバン
ドギャップエネルギーを結晶層内で周期的に異ならしめ
ることが可能となる。
【００４２】上記第１バリア層３のステップ形成に関し
て、例えば、第４２回春季応用物理学関係連合講演会予
稿集(No.1),p268,29a-SZY-10(1995)および同予稿集 p26
8,29a-SZY-9 に記載されている。同予稿集（29a-SZY-1
0）には、ＧａＡｓ（００１）微傾斜表面（〔１１０〕
方向，２°傾斜）上にそれぞれ６００℃，および７００
℃にて、成長速度は０．５７〜２．２８〔nm/s〕，Ａｓ
Ｈ3 分圧１．３×１０-4〔atm 〕の条件でＧａＡｓを成
長した場合に原子層ステップが集合したステップバンチ
ングが発生してステップが形成されることが示され、ま
た、このステップ間隔と成長条件との相関について、成
長温度６００℃と７００℃との比較では、高温でステッ
プ間隔（テラス幅）が広くなる傾向が見られ、７００℃
では成長速度が小さい場合にはステップ間隔が小さくな
る傾向が見られることが示されている。また、同予稿集
（29a-SZY-9 ）には、高温ほど，また基板の傾斜角度が
大きい程ステップバンチングが起こり易くなることが示
されている。
【００４３】つぎに、傾斜基板上に結晶成長した結晶層
におけるバンドギャップエネルギーと基板面方位との関
係について、図９を参照しながら説明する。図９は、Ｉ
ｎＧａＰ結晶をＭＯＣＶＤ法で成長させた場合について
基板面方位とＰＬ（フォトルミネッセンス）ピークエネ
ルギー測定によるバンドギャップエネルギーの相関を示
すグラフであり、先行文献（第３８回応用物理学関係連
合講演会予稿集(No.1),30a-ZG-5(1991):Extended Abstr
act (The 38th Spring Meeting);The Japan Society of
Applied Physics and Related Sosieties, 30a-ZG-5(1
991)) に示されたものである。なお、図中において、白
四角印は（００１）面を有する基板、即ち基板傾斜角度
が０度のものを、白丸印は（００１）面から〔１１０〕
方向に傾斜させたものを、黒丸印は（００１）面から
〔／１１０〕方向に傾斜させたものをそれぞれ示す。こ
の図９に示すグラフより、（００１）面の基板上に結晶
成長させたＩｎＧａＰ結晶のバンドギャップエネルギー
は、約１．８４６〜１．８５ｅＶであるのに対し、基板
面方位を（００１）面から〔１１０〕方向に傾斜させた
場合には、傾斜角度が大きくなるほどＩｎＧａＰ結晶内
に形成された自然超格子の秩序度が低くなるため結晶の
バンドギャップエネルギーが約１．８５ｅＶより増加し
ていることが分かる。一方、基板面方位を（００１）面
から〔／１１０〕方向に８度程度まで傾斜させた場合に
は、ＩｎＧａＰ結晶内に形成された自然超格子の秩序度
が高くなるため結晶のバンドギャップエネルギーが１．
８５ｅＶより低下し、傾斜角度が４〜６度ではバンドギ
ャップエネルギーが約１．８３ｅＶの極小値を取る。そ
して、傾斜角度が８度程度を超えて大きくなると、逆に
ＩｎＧａＰ結晶の自然超格子の秩序度が低くなるためバ
ンドギャップエネルギーは１．８５ｅＶを超えて傾斜角
度の増加と比例して増加し、１５度程度以上になると基
板面方位を（００１）面から〔１１０〕方向に傾斜させ
た場合のバンドギャップエネルギーとほぼ一致すること
が分かる。
【００４４】したがって、基板面内で結晶面方位を（０
０１）面と、（００１）面から〔１１０〕方向に傾斜さ
せた面とを周期的に異なるように配列しておけば、その
上に結晶成長されたＩｎＧａＰ結晶の自然超格子の秩序
度は、（００１）面上では高くなり、（００１）面から
〔１１０〕方向に傾斜させた面上では低くなる。このた
め、ＩｎＧａＰ結晶のバンドギャップエネルギーは、
（００１）面上では小さく、（００１）面から〔１１
０〕方向へ傾斜させた面上では大きくなる。この場合、
ＩｎＧａＰ層内におけるキャリアは、（００１）面から
〔１１０〕方向に傾斜させた面上の領域に比べてバンド
ギャップエネルギーの小さい（００１）面上の領域に閉
じ込められ、（００１）面上の領域においてのみ自由に
移動することができる。一方、基板面内で結晶面方位を
（００１）面と、（００１）面から〔／１１０〕方向へ
８度程度以上傾斜させた面とを周期的に交互に配列した
基板面上に結晶成長したＩｎＧａＰ層内のバンドエネル
ギー状態は、上記の場合と同様にキャリアは（００１）
面上の領域に閉じ込められる。しかし、基板の傾斜角度
が８度程度までの場合では、（００１）面上の結晶成長
したＩｎＧａＰ層の自然超格子の秩序度が高くなるた
め、ＩｎＧａＰ層内のバンドエネルギー状態は上記の場
合と逆転し、キャリアは（００１）面から〔／１１０〕
方向へ傾斜させた面上の領域に閉じ込められることとな
る。
【００４５】この実施例１の半導体装置の動作を説明す
る。この実施例１の半導体装置では、結晶成長の方向に
対しては、各層３，４，５のバンドギャップエネルギー
の違いによって、キャリアは相対的にエネルギーギャッ
プの大きなＡｌＧａＩｎＰ層３，５に挟まれたＩｎＧａ
Ｐ層４に閉じ込められる。さらに、ＩｎＧａＰ層４内に
おいてキャリアは、自然超格子の秩序度が周期的に異な
っていることによって、成長層内の〔１１０〕方向、即
ち、図１の紙面の左右方向に対して、（００１）面を有
する第１結晶面３１上に成長した領域４１に閉じ込めら
れる。また、この領域４１は、図１の紙面に垂直な方向
に直線状に延びているので、キャリアはこの方向にのみ
自由に移動できる。このようにして、キャリアが１次元
的に伝導する構造の半導体装置を得ることができる。し
たがって、ＩｎＧａＰ層４内において、各領域４１内に
マルチステップ部のエネルギーギャップの大きな領域４
２によって領域４１と領域４２が交互に配置されている
方向での良好なキャリアの量子閉じ込めが実現でき、領
域４１が高性能な量子細線として機能する半導体装置が
得られる。
【００４６】また、この実施例１の半導体装置によれ
ば、基板１として、パターンを形成したものを用いてい
ないため、細線の基板面内の密度を高くできるととも
に、工程を簡略にできる等の効果がある。
【００４７】実施例２．図２（ｅ）は、本発明の他の実
施例に係る半導体装置を示す断面図である。図中におい
て、図１と同一符号は同一または相当部分であるが、こ
の実施例２に係る半導体装置は、ＧａＡｓ基板１として
（００１）面から〔／１１０〕方向に３〜５度傾斜させ
た表面をもつオフ基板を用いている。また、ＡｌＧａＩ
ｎＰ層３のステップは（００１）面を有する第１結晶面
３１と、（００１）面から〔／１１０〕方向に５〜７度
程度傾斜した面の第２結晶面３２とを備えており、伝導
層となるＩｎＧａＰ層４の自然超格子は上記実施例１の
半導体装置と異なり第１結晶面３１上の領域４２で自然
超格子の秩序度が低く、第２結晶面３２上の領域で自然
超格子の秩序度が高くなっている。
【００４８】つぎに、この実施例２に係る半導体装置の
製造方法について説明する。図２（ａ）〜（ｅ）は、実
施例２に係る半導体装置の製造工程を示す断面図であ
り、基板の面方位が〔１１０〕方向と直交する〈／１１
０〉方向からみたものである。
【００４９】結晶成長の基板として、（００１）面から
〔／１１０〕方向に３〜５度微傾斜させた表面をもつＧ
ａＡｓ基板１（図２（ａ））を用い、ＭＯＣＶＤ法（有
機金属気相成長法）により、半導体層を順次結晶成長さ
せる。まず、このＧａＡｓ基板１上に、成長温度を６０
０℃でＧａＡｓ結晶を成長させＧａＡｓ層２を形成する
（図２（ｂ））。このとき、基板１表面に存在していた
原子層厚みのステップが集合したステップバンチングが
形成され、ＧａＡｓ層２の表面には断面階段状のマルチ
ステップが形成される。この結果、ＧａＡｓ層２上には
（００１）面と、（００１）面から〔／１１０〕方向に
５〜７度程度傾斜した面が周期的に配列した表面構造が
形成される。このマルチステップにより構成される異な
る面方位をもつ２種の面は、図中の紙面に垂直な方向に
直線状に延びている。なお、ＧａＡｓ層２の成長温度を
６００℃としたが、マルチステップが形成される成長条
件であればよく、特に限定されない。
【００５０】ついで、このＧａＡｓ層２上に、成長温度
を６５０℃でＡｌ0.25Ｇａ0.25Ｉｎ0.5 Ｐを結晶成長さ
せＧａＡｓ基板１と格子整合したＡｌＧａＩｎＰ層３
（第１バリア層）を形成する（図２（ｃ））。このＡｌ
ＧａＩｎＰ層３の成長後における表面形状は、先のＧａ
Ａｓ層２の表面形状と基本的に同一である。即ち、Ａｌ
ＧａＩｎＰ層３には、（００１）面となる第１結晶面３
１と、（００１）面から〔／１１０〕方向に５〜７度程
度傾斜した面となる第２結晶面３２とが周期的に配列し
た表面構造が形成されている。
【００５１】そして、このＡｌＧａＩｎＰ層３上に、成
長温度を６６０℃、Ｖ族原子と ＩＩＩ族原子の比（Ｖ
／ＩＩＩ 比）を１４０の条件下でＩｎ0.5 Ｇａ0.5 Ｐ
を結晶成長させ、ＩｎＧａＰ層４（伝導層）を形成する
（図２（ｄ））。このとき、ＩｎＧａＰ層４には、Ｇａ
原子とＩｎ原子が規則的に配列した自然超格子が形成さ
れる。このＩｎＧａＰ層４のバンドギャップエネルギー
はＡｌＧａＩｎＰ層３のバンドギャップエネルギーに比
べて小さい。また、ＩｎＧａＰ層４は（００１）面を有
する第１結晶面３１上に成長した領域４２では、その結
晶の自然超格子の秩序度は、（００１）面から〔／１１
０〕方向に５〜７度程度傾斜した結晶面である第２結晶
面３２上に成長させた領域４１の自然超格子の秩序度に
比べて低くなっている。したがって、ＩｎＧａＰ層４内
では、第１結晶面３１上に結晶成長した領域４２のバン
ドギャップエネルギーは、他の領域４１のバンドギャッ
プエネルギーに比べて大きくなる。なお、ＩｎＧａＰ層
４の成長条件は、自然超格子が形成される条件であれば
よく上記条件に特に限定されない。
【００５２】その後、このＩｎＧａＰ層４上に、成長温
度を６５０℃でＡｌ0.25Ｇａ0.25Ｉｎ0.5 Ｐを結晶成長
させ、ＩｎＧａＰ層４よりもバンドギャップエネルギー
の大きなＡｌＧａＩｎＰ層５を形成すると、ＡｌＧａＩ
ｎＰ／ＩｎＧａＰ／ＡｌＧａＩｎＰ量子井戸構造を備え
た半導体装置が製造される（図２（ｅ））。
【００５３】つぎに、この実施例２の半導体装置の動作
を説明する。この実施例２の半導体装置では、結晶成長
の方向に対しては、各層３，４，５のバンドギャップエ
ネルギーの違いによって、キャリアは相対的にエネルギ
ーギャップの大きなＡｌＧａＩｎＰ層３，５に挟まれた
ＩｎＧａＰ層４に閉じ込められる。さらに、ＩｎＧａＰ
層４内においてキャリアは、自然超格子の秩序度が周期
的に異なっていることによって、成長層内の〔／１１
０〕方向、即ち、図２の紙面の左右方向に対して、（０
０１）面から〔／１１０〕方向へ傾斜した面の第２結晶
面３２上に成長した領域４１に閉じ込められる。
【００５４】図８は、ＩｎＧａＰ層４内でのバンドエネ
ルギー状態を示すバンドダイアグラムであり、同図
（ｂ）は同図（ａ）に示した実施例２の半導体装置のＡ
Ａ’断面のバンドダイアグラムを示す。図示したよう
に、バンドギャップエネルギーは、自然超格子の秩序度
の高い領域４１では自然超格子の秩序度の低い領域４２
に比べて、伝導帯底および価電子帯頂上ともに低エネル
ギー側へシフトしている。即ち、このＩｎＧａＰ層４は
領域４１にキャリアを閉じ込めて量子細線構造を形成す
ることがわかる。
【００５５】また、この領域４１は、図２の紙面に垂直
な方向に直線状に延びているので、キャリアはこの方向
にのみ自由に移動できる。このようにして、キャリアが
１次元的に伝導する構造の半導体装置を得ることができ
る。
【００５６】したがって、この実施例２の半導体装置に
よれば、伝導層４内において、各領域４１に（００１）
面上のエネルギーギャップの大きな領域４２によって領
域４１と領域４２が交互に配置されている方向ので良好
なキャリアの量子閉じ込めを実現することができ、領域
４１が高性能な量子細線として機能する半導体装置が得
られる。
【００５７】また、この実施例２の半導体装置によれ
ば、基板１として、パターンを形成したものを用いてい
ないため、細線の基板面内の密度を高くできるととも
に、工程を簡略にできる等の効果がある。
【００５８】なお、上記実施例１，２における伝導層４
をＩｎＧａＰに代え、ＡｌＩｎＡｓとしても同様の効果
が得られる。この場合、これをはさむバリア層３，５と
しては相対的にエネルギーギャップの大きなＡｌＡｓＳ
ｂとすれば良く、またさらに、基板１としては、ＧａＡ
ｓ基板よりＡｌＩｎＡｓ／ＡｌＡｓＳｂと格子整合した
ＩｎＰ基板を用いる方がより好ましい。
【００５９】ＡｌＩｎＡｓ結晶の自然超格子の形成につ
いて、結晶成長中の表面再配列構造が中心的な役割を果
しており基板上のステップが重要な働きをすることが、
第４１回春季応用物理学関係連合講演会予稿集(No.1)P1
92,28p-Y-1(1994)に示されている。即ち、ＡｌＩｎＡｓ
を結晶成長させる結晶面にステップが形成されていると
ＡｌＩｎＡｓ結晶は自然超格子を形成することが分か
る。
【００６０】また、ＡｌＩｎＡｓ結晶におけるバンドギ
ャップエネルギーについて、傾斜基板上にガスソースＭ
ＢＥ法で成長温度を４１５度，４６０度，５２０度，５
７０度の各条件でＡｌＩｎＡｓを成長した場合、成長温
度を低くすると自然超格子の形成によるバンドギャップ
エネルギーの低下が増大することが、第４０回秋期応用
物理学関係連合講演会予稿集(No.1),P200,27p-ZS-9(199
3)に報告されている。即ち、ＡｌＩｎＡｓ結晶の自然超
格子の秩序度が高くなるにつれてバンドギャップエネル
ギーが小さくなることを示す。
【００６１】また、上記実施例１，２では、ＩｎＧａＰ
を１次元伝導層４としたが、これをＡｌＧａＩｎＰとし
ても同様の効果が得られる。この場合、これをはさむバ
リア層３，５としては相対的にエネルギーギャップの大
きなＡｌＧａＩｎＰ（相対的にＡｌ組成が大きい）とす
れば良い。
【００６２】実施例３．図３は、本発明の半導体装置の
他の実施例を示す断面図であり、量子細線構造を２段に
したものである。即ち、実施例１，２では、量子細線を
形成するＩｎＧａＰ層（伝導層）４は一層である場合を
示したが、この上に第２の量子細線を形成するＩｎＧａ
Ｐ層４をさらに相対的にエネルギーギャップの大きなＡ
ｌＧａＩｎＰ層５０を、ＭＯＣＶＤ法により結晶成長さ
せた後、ＩｎＧａＰ層４，ＡｌＧａＩｎＰ層５を形成す
ること以外は、上記実施例１，２と同様にして製造する
ことにより、成長膜厚方向に２段に積層した量子細線構
造の半導体装置が形成できる。この実施例３の半導体装
置によれば、量子細線を２層構造としているため、量子
細線の密度をさらに上げることができる。
【００６３】なお、この実施例３の半導体装置では量子
細線を形成するＩｎＧａＰ層（伝導層）４が２層である
場合について示したが、３層以上形成してもよい。
【００６４】実施例４．図４は、本発明の半導体装置の
他の実施例を示す断面図であり、伝導層となるＩｎＧａ
Ｐ層４として、第１結晶面上の領域４２では薄く、第２
結晶面上の領域４１では厚く結晶成長させること以外、
その他については上記実施例２と同様にして半導体装置
を製造する。なお、領域４１の厚みは、約０．３μｍ程
度で、領域４２の厚みは約０．１μｍ程度であり、この
ＩｎＧａＰ層４をＭＯＣＶＤ法で成長させるときの成長
温度としては約７５０℃で行ったが、厚みのある領域４
１と厚みのない領域４２が形成される成長条件であれば
よく特に限定されない。この半導体装置によれば、Ｉｎ
ＧａＰ層４は自然超格子の秩序度の違いによるほか、領
域４１は、他の領域４２より厚みがあるため、領域４１
ではさらに良好なキャリアの閉じ込め効果が実現でき、
その結果、領域４１が高性能な量子細線として機能する
半導体装置が得られる。
【００６５】実施例５．図５は、本発明の半導体装置の
他の実施例を示す断面図であり、ＧａＡｓ基板１とし
て、あらかじめ基板上にパターンを形成する溝１１を設
けたものを用いた以外、その他については上記実施例１
の半導体装置と同様にして半導体装置を製造する。な
お、隣接する溝１１の間隔は、数〜数十μｍ程度であ
る。また、基板１上のパターンは従来と同様にエッチン
グ除去等により溝１１を設けて形成される。この半導体
装置でも、自然超格子の秩序度の高い領域４１において
キャリアが１次元的に伝導する高性能な量子細線を備え
たものが得られる。
【００６６】実施例６．図６は、実施例２の半導体装置
を用いた半導体レーザを示す断面図である。図におい
て、図２と同一符号は同一または相当部分である。６は
ｐ側電極、７はｎ側電極であり、半導体レーザを駆動す
る電極となる。８はｐ−ＡｌＧａＡｓ層、９はｎ−Ａｌ
ＧａＡｓ層、１０はｐ−ＡｌＧａＡｓ層である。これら
ｐ−ＡｌＧａＡｓ層８、ｎ−ＡｌＧａＡｓ層９およびｐ
−ＡｌＧａＡｓ層１０は、図２に示す実施例２の半導体
装置において、領域４１の長さ方向の両側をＡｌＧａＩ
ｎＰ層３の深さまでエッチング除去した後、順次結晶成
長させて形成する。この後、ｐ側電極６，ｎ側電極７を
蒸着等により形成すると、この半導体レーザが得られ
る。この半導体レーザによれば、活性層となるＩｎＧａ
Ｐ層４にキャリアが注入されると、自然超格子の秩序度
の高い領域４１は自然超格子の秩序度の低い領域４２よ
りバンドギャップエネルギーが小さいため、この領域４
１内にキャリアが確実に閉じ込められるので、小さな電
流密度でも発振可能等の高性能な半導体レーザが得られ
る。
【００６７】なお、この実施例６の半導体レーザには、
実施例２の半導体装置、即ち、ＡｌＧａＩｎＰ層３の第
２結晶面３２上に結晶成長したＧａＡｓ層４の領域４１
が量子細線となる半導体装置を用いたが、逆に第１結晶
面３１上の領域４１が量子細線となる実施例１の半導体
装置を用いてもよい。また、レーザ発振領域が複数有す
るアレイレーザ、即ち、実施例１または２の半導体装置
において自然超格子の秩序度の高い領域４１が複数有す
る伝導層４を備えた半導体装置を用いてもよい。
【００６８】実施例７．図７は、実施例１の半導体装置
を用いた電界効果形トランジスタを示す断面図であり、
図１のＧａＩｎＰ層４における領域４１の長さ方向に沿
った断面を示す。図において、図１と同一符号は同一ま
たは相当部分であり、１１５はゲート電極、１１６はソ
ース電極、１１７はドレイン電極である。この電界効果
形トランジスタは、図１の半導体装置において、領域４
１上のＡｌＧａＩｎＰ層５の所定部分をエッチング除去
しソース電極１１６、ドレイン電極１１７を形成するた
めの開口部を設けた後、このエッチング除去により露出
した領域４１上にソース電極１１６、ドレイン電極１１
７を、また、該ソース電極１１６、ドレイン電極１１７
の中間位置のＡｌＧａＩｎＰ層５上にゲート電極１１５
を蒸着等により形成することにより得られる。この電界
効果形トランジスタによれば、ＩｎＧａＰ層４の領域４
１のバンドギャップエネルギーは、その両側に配置され
る領域４２（図示せず）より小さいため、キャリアはこ
の領域４１内でのみ移動することができる。したがっ
て、領域４１の長さ方向に沿ってソース電極１１６、ド
レイン電極１１７を形成することにより、該領域４１を
一次元状のチャネル領域として用いることができ、高速
動作が可能な高電子移動度の電界効果形トランジスタを
得ることができる。
【００６９】なお、この実施例７のトランジスタには、
実施例１の半導体装置を用いたが、実施例２の半導体装
置を用いてもよい。この場合、ソース電極１１６，ドレ
イン電極１１７，ゲート電極１１５は、第２結晶面３２
上に形成させた領域４１に応じた所に形成されることと
なる。
【図面の簡単な説明】
【図１】 この発明の一実施例による半導体装置および
その製造方法を示す断面図である。
【図２】 この発明の他の実施例による半導体装置およ
びその製造方法を示す断面図である。
【図３】 この発明の他の実施例による半導体装置を示
す断面図である。
【図４】 この発明の他の実施例による半導体装置を示
す断面図である。
【図５】 この発明の他の実施例による半導体装置を示
す断面図である。
【図６】 図２に示した実施例２の半導体装置を用いた
半導体レーザを示す断面図である。
【図７】 図１に示した実施例１の半導体装置を用いた
電界効果形トランジスタを示す断面図である。
【図８】 図２に示した半導体装置に対応するＩｎＧａ
Ｐ層内でのバンドダイアグラムを示す模式図である。
【図９】 ＭＯＣＶＤ法で成長したＩｎＧａＰ結晶のバ
ンドギャップエネルギーと基板の面方位（傾斜方向と傾
斜角度）の関係を示すグラフである。
【図１０】 ＩｎＧａＰ結晶の自然超格子構造における
オーダリング状態を模式的に示す図である。
【図１１】 ＩｎＧａＰ結晶の自然超格子構造における
ディスオーダリング状態を模式的に示す図である。
【図１２】 この発明の従来例による半導体装置を示す
断面図である。
【図１３】 この発明の他の従来例による半導体装置を
示す断面図である。
【符号の説明】
１ ＧａＡｓ基板、２ ＧａＡｓ層、３ ＡｌＧａＩｎ
Ｐ層（第１バリア層）、３１ 第１結晶面、３２ 第２
結晶面、４ ＩｎＧａＰ層（伝導層）、４１自然超格子
の秩序度が高い領域、４２ 自然超格子の秩序度が低い
領域、５ ＡｌＧａＩｎＰ層（第２バリア層）。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/205 9447−4Ｍ Ｈ０１Ｌ 29/80 Ａ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に、積層方向にはヘテロ接
    合により伝導層内にキャリアが閉じ込められるように、
    第１バリア層，伝導層，及び第２バリア層が順次結晶成
    長された積層構造を備えた半導体装置において、 上記第１バリア層は、その伝導層側の面に断面階段状と
    なるステップを備え、該ステップは、互いに異なる面方
    位を有する第１結晶面と第２結晶面とが交互に配列され
    たものであり、 上記伝導層は、規則的に原子配列された自然超格子によ
    り量子細線構造となる結晶層を有し、該結晶層は、上記
    第１結晶面上に形成された領域と，上記第２結晶面上に
    形成された領域とでは自然超格子の秩序度が異なるもの
    であることを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 上記半導体基板は、所定の面方位から他の面方位方向に
    傾斜した表面を有する傾斜基板であることを特徴とする
    半導体装置。
  3. 【請求項３】 請求項１または２に記載の半導体装置に
    おいて、 上記第１バリア層，及び第２バリア層は、ＡｌＧａＩｎ
    Ｐ層からなるものであり、 上記伝導層は、ＩｎＧａＰ層または上記バリア層のＡｌ
    ＧａＩｎＰよりＡｌ組成の小さいＡｌＧａＩｎＰ層から
    なるものであることを特徴とする半導体装置。
  4. 【請求項４】 請求項１または２に記載の半導体装置に
    おいて、 上記第１バリア層，及び第２バリア層は、ＡｌＡｓＳｂ
    層からなるものであり、 上記伝導層は、ＡｌＩｎＡｓ層からなるものであること
    を特徴とする半導体装置。
  5. 【請求項５】 請求項１または２に記載の半導体装置に
    おいて、 上記伝導層が複数段に形成されたものであることを特徴
    とする半導体装置。
  6. 【請求項６】 請求項１または２に記載の半導体装置に
    おいて、 上記伝導層は、第１結晶面上の領域では薄く形成された
    ものであり、第２結晶面上の領域では厚く形成されたも
    のであることを特徴とする半導体装置。
  7. 【請求項７】 請求項１または２に記載の半導体装置に
    おいて、 上記半導体基板は、その表面に溝が形成されたものであ
    ることを特徴とする半導体装置。
  8. 【請求項８】 請求項１または２に記載の半導体装置に
    おいて、 上記半導体基板の裏面側と上記第２バリア層側とに，そ
    れぞれ電極が形成されたものであることを特徴とする半
    導体装置。
  9. 【請求項９】 請求項１または２に記載の半導体装置に
    おいて、 上記伝導層における自然超格子の秩序度の高い領域上
    に，ソース電極とドレン電極とが形成されており、該ソ
    ース電極と該ドレイン電極との中間位置における第２バ
    リア層上にゲート電極が形成されたものであることを特
    徴とする半導体装置。
  10. 【請求項１０】 半導体基板上に、積層方向にはヘテロ
    接合により伝導層内にキャリアが閉じ込められるよう
    に、第１バリア層，伝導層及び第２バリア層が順次結晶
    成長された積層構造を備えた半導体装置を製造する方法
    において、 上記半導体基板上に、互いに異なる面方位を有する第１
    結晶面と第２結晶面とが交互に配列された断面階段状と
    なるステップを結晶成長させて第１バリア層を形成する
    工程と、 該第１バリア層上に、規則的に原子配列された自然超格
    子により量子細線構造となる結晶層を結晶成長させて、
    上記第１結晶面上に形成された領域と，上記第２結晶面
    上に形成された領域とでは自然超格子の秩序度が異なる
    伝導層を形成する工程と、 該伝導層上に、該伝導層のバンドギャップエネルギーよ
    り大きい構成材料を結晶成長させて、第２バリア層を形
    成する工程とを備えたことを特徴とする半導体装置の製
    造方法。
  11. 【請求項１１】 請求項１０に記載の半導体装置を製造
    する方法において、 上記半導体基板として、（００１）面から〔１１０〕方
    向に傾斜させた表面を有する傾斜基板を用い、 上記第１結晶面を、（００１）面とし、 上記第２結晶面を、（００１）面から〔１１０〕方向に
    傾斜した面とすることを特徴とする半導体装置の製造方
    法。
  12. 【請求項１２】 請求項１０に記載の半導体装置を製造
    する方法において、 上記半導体基板として、（００１）面から〔／１１０〕
    方向に傾斜させた表面を有する傾斜基板を用い、 上記第１結晶面を、（００１）面とし、 上記第２結晶面を、（００１）面から〔／１１０〕方向
    に傾斜した面とすることを特徴とする半導体装置の製造
    方法。
JP30549695A 1995-11-24 1995-11-24 半導体装置，及びその製造方法 Pending JPH09148556A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30549695A JPH09148556A (ja) 1995-11-24 1995-11-24 半導体装置，及びその製造方法
US08/663,636 US5886360A (en) 1995-11-24 1996-06-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30549695A JPH09148556A (ja) 1995-11-24 1995-11-24 半導体装置，及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09148556A true JPH09148556A (ja) 1997-06-06

Family

ID=17945872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30549695A Pending JPH09148556A (ja) 1995-11-24 1995-11-24 半導体装置，及びその製造方法

Country Status (2)

Country Link
US (1) US5886360A (ja)
JP (1) JPH09148556A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046334A (ja) * 2014-08-21 2016-04-04 日本電信電話株式会社 量子細線構造
CN111916511A (zh) * 2020-08-14 2020-11-10 湖南科莱特光电有限公司 嵌入量子线的超晶格材料及其制备方法、红外波段发光材料和探测器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG98018A1 (en) * 2000-12-08 2003-08-20 Inst Materials Research & Eng A method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
DE10125711C2 (de) * 2001-05-28 2003-12-24 Ipag Innovative Proc Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
JP2004296496A (ja) * 2003-03-25 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
US7173285B2 (en) * 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
JP5748176B2 (ja) * 2011-11-01 2015-07-15 住友電気工業株式会社 受光素子、エピタキシャルウエハおよびその製造方法
JP2014120669A (ja) 2012-12-18 2014-06-30 Toshiba Corp 半導体発光素子
JP2014216624A (ja) * 2013-04-30 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
US20240332355A1 (en) * 2023-03-29 2024-10-03 Raytheon Company Segmented transistor active region for enhanced thermal conductivity

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515051B2 (ja) * 1990-11-14 1996-07-10 三菱電機株式会社 半導体光素子及びその製造方法
US5436468A (en) * 1992-03-17 1995-07-25 Fujitsu Limited Ordered mixed crystal semiconductor superlattice device
EP0582986B1 (en) * 1992-08-10 1999-01-20 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US5546418A (en) * 1993-07-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Semiconductor laser having a flat groove for selected crystal planes
JP2630264B2 (ja) * 1994-03-24 1997-07-16 日本電気株式会社 歪量子井戸半導体レーザ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046334A (ja) * 2014-08-21 2016-04-04 日本電信電話株式会社 量子細線構造
CN111916511A (zh) * 2020-08-14 2020-11-10 湖南科莱特光电有限公司 嵌入量子线的超晶格材料及其制备方法、红外波段发光材料和探测器

Also Published As

Publication number Publication date
US5886360A (en) 1999-03-23

Similar Documents

Publication Publication Date Title
US7015498B2 (en) Quantum optical semiconductor device
JP3672678B2 (ja) 量子半導体装置およびその製造方法
US7244964B2 (en) Light emitting device
US6911351B2 (en) Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
JP3571641B2 (ja) 窒化物半導体素子
US7846820B2 (en) Nitride semiconductor device and process for producing the same
EP0232431B1 (en) Semiconductor device
US5436468A (en) Ordered mixed crystal semiconductor superlattice device
US20020048302A1 (en) Gallium nitride semiconductor laser and a manufacturing process thereof
JPH10190128A (ja) 半導体発光装置の製造方法
US5528615A (en) Semiconductor laser and method of producing the semiconductor laser
JPH09148556A (ja) 半導体装置，及びその製造方法
JPH09129974A (ja) 半導体レーザ素子
JPH09298341A (ja) 半導体レーザ素子
US5027169A (en) Semiconductor device with substrate misorientation
US7683392B2 (en) Semiconductor device with anisotropy-relaxed quantum dots
JP4078891B2 (ja) 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ
JPH09232675A (ja) 半導体レーザ素子
JP3898786B2 (ja) 半導体デバイス
JP4822674B2 (ja) 窒化物半導体素子およびその製造方法
JP3278035B2 (ja) 電流狭窄構造を持った量子箱構造及びその作成法
EP0206659A2 (en) Semiconductor laser
JP2654828B2 (ja) 量子細線を有する半導体装置及びその製造方法
JPS6174385A (ja) 半導体レ−ザ−
JP2004319743A (ja) 量子ドットを有する半導体構造体の製造方法、半導体構造体、及び半導体装置