JPH09148930A - オペアンプのオフセット電圧補正回路 - Google Patents
オペアンプのオフセット電圧補正回路Info
- Publication number
- JPH09148930A JPH09148930A JP7308672A JP30867295A JPH09148930A JP H09148930 A JPH09148930 A JP H09148930A JP 7308672 A JP7308672 A JP 7308672A JP 30867295 A JP30867295 A JP 30867295A JP H09148930 A JPH09148930 A JP H09148930A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- operational amplifier
- output
- inverting
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 D/A変換器のリファレンス電圧のための専用
電源を必要とせずに高精度の補正が可能なオペアンプの
オフセット電圧補正回路を提供する。 【解決手段】 セレクタ１は、バイアス電圧２によって
レベルシフトされた入力信号３とバイアス電圧２の切り
替えを、前者はA側、後者はB側にスイッチを倒すことに
よって行い、その出力はオペアンプ４の非反転入力端子
につながれている。オペアンプ４の出力はA/D変換器５
を経てディジタル処理部６に入力され、ディジタル処理
部６からの補正用出力がD/A変換器７を通ってアッテネ
ータ部１０に入力されている。アッテネータ部１０から
の出力は抵抗R１を介してオペアンプ４の反転入力端子
につながれ、オペアンプ４の反転入力端子と出力端子は
抵抗R２を介して接続されている。
電源を必要とせずに高精度の補正が可能なオペアンプの
オフセット電圧補正回路を提供する。 【解決手段】 セレクタ１は、バイアス電圧２によって
レベルシフトされた入力信号３とバイアス電圧２の切り
替えを、前者はA側、後者はB側にスイッチを倒すことに
よって行い、その出力はオペアンプ４の非反転入力端子
につながれている。オペアンプ４の出力はA/D変換器５
を経てディジタル処理部６に入力され、ディジタル処理
部６からの補正用出力がD/A変換器７を通ってアッテネ
ータ部１０に入力されている。アッテネータ部１０から
の出力は抵抗R１を介してオペアンプ４の反転入力端子
につながれ、オペアンプ４の反転入力端子と出力端子は
抵抗R２を介して接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、オペアンプのオフ
セット電圧補正回路に関するものである。
セット電圧補正回路に関するものである。
【０００２】
【従来の技術】従来のオペアンプのオフセット電圧補正
回路を図３及び４に基づいて説明する。図３は、非反転
増幅回路を用いたオペアンプのオフセット電圧補正回路
であり、図中、１はセレクタ、２はバイアス電圧、３は
入力信号、４はオペアンプ、５はA/D変換器、６はディ
ジタル処理部、７はD/A変換器である。
回路を図３及び４に基づいて説明する。図３は、非反転
増幅回路を用いたオペアンプのオフセット電圧補正回路
であり、図中、１はセレクタ、２はバイアス電圧、３は
入力信号、４はオペアンプ、５はA/D変換器、６はディ
ジタル処理部、７はD/A変換器である。
【０００３】セレクタ１はバイアス電圧２によってレベ
ルシフトされた入力信号３とバイアス電圧２との切り替
えを、前者はA側、後者はB側にスイッチを倒すことによ
って行う。その出力はオペアンプ４の非反転入力端子に
つながれている。オペアンプ４の出力はA/D変換器５を
経てディジタル処理部６につながれている。ディジタル
処理部６からの出力はD/A変換器７を通り、抵抗R１を通
してオペアンプ４の反転入力端子につながれている。オ
ペアンプ４の反転入力端子は、さらに、抵抗R２を介し
てオペアンプ４の出力とつながれている。
ルシフトされた入力信号３とバイアス電圧２との切り替
えを、前者はA側、後者はB側にスイッチを倒すことによ
って行う。その出力はオペアンプ４の非反転入力端子に
つながれている。オペアンプ４の出力はA/D変換器５を
経てディジタル処理部６につながれている。ディジタル
処理部６からの出力はD/A変換器７を通り、抵抗R１を通
してオペアンプ４の反転入力端子につながれている。オ
ペアンプ４の反転入力端子は、さらに、抵抗R２を介し
てオペアンプ４の出力とつながれている。
【０００４】以上のように構成された非反転増幅回路を
用いたオペアンプのオフセット電圧補正回路は以下のよ
うに動作する。まず、D/A変換器７の出力がバイアス電
圧２と同じ大きさとなるように、ディジタル処理部６か
らD/A変換器７へディジタル値が出力される。次に、セ
レクタ１がスイッチB側に選択されることにより、オペ
アンプ４の非反転入力端子にバイアス電圧２が入力され
る。その結果、オペアンプ４の非反転入力端子と反転入
力端子との間のオフセット電圧は(1+R2/R1)倍に増幅さ
れ、この電圧はA/D変換器５を経てディジタル処理部６
に入力される。
用いたオペアンプのオフセット電圧補正回路は以下のよ
うに動作する。まず、D/A変換器７の出力がバイアス電
圧２と同じ大きさとなるように、ディジタル処理部６か
らD/A変換器７へディジタル値が出力される。次に、セ
レクタ１がスイッチB側に選択されることにより、オペ
アンプ４の非反転入力端子にバイアス電圧２が入力され
る。その結果、オペアンプ４の非反転入力端子と反転入
力端子との間のオフセット電圧は(1+R2/R1)倍に増幅さ
れ、この電圧はA/D変換器５を経てディジタル処理部６
に入力される。
【０００５】ディジタル処理部６では、オペアンプ４の
オフセット電圧が最小限になるようにデータを演算し、
その結果をD/A変換器７に出力する。このようにして、
オフセットによる影響を最小限にしたのちにセレクタが
スイッチA側に選択され、これによって通常の信号が非
反転増幅回路で増幅され、A/D変換されるという通常の
動作が行われる。
オフセット電圧が最小限になるようにデータを演算し、
その結果をD/A変換器７に出力する。このようにして、
オフセットによる影響を最小限にしたのちにセレクタが
スイッチA側に選択され、これによって通常の信号が非
反転増幅回路で増幅され、A/D変換されるという通常の
動作が行われる。
【０００６】なお、nビットのD/A変換器を用いていると
き、D/A変換器の出力電圧のステップ（最小単位電圧）
は、D/A変換器７のリファレンス電圧をVref1、Vref2
（但し、Vref1＞Vref2）とすると、(Vref1-Vref2)/2nと
なる。
き、D/A変換器の出力電圧のステップ（最小単位電圧）
は、D/A変換器７のリファレンス電圧をVref1、Vref2
（但し、Vref1＞Vref2）とすると、(Vref1-Vref2)/2nと
なる。
【０００７】次に、図４は、反転増幅回路を用いたオペ
アンプのオフセット電圧補正回路であり、８が対象のオ
ペアンプである。セレクタ１はバイアス電圧２によって
レベルシフトされた入力信号３とバイアス電圧２との切
り替え切り替えを、前者はA側、後者はB側にスイッチを
倒すことによって行い、その出力はオペアンプ８の反転
入力端子に抵抗R3を通してつながれている。オペアンプ
８の出力はA/D変換器５を経てディジタル処理部６につ
ながれている。ディジタル処理部６からの出力はD/A変
換器７を通ってオペアンプ８の非反転入力端子につなが
れている。オペアンプ８の反転入力端子は、さらに、抵
抗R４を介してオペアンプ８の出力とつながれている。
アンプのオフセット電圧補正回路であり、８が対象のオ
ペアンプである。セレクタ１はバイアス電圧２によって
レベルシフトされた入力信号３とバイアス電圧２との切
り替え切り替えを、前者はA側、後者はB側にスイッチを
倒すことによって行い、その出力はオペアンプ８の反転
入力端子に抵抗R3を通してつながれている。オペアンプ
８の出力はA/D変換器５を経てディジタル処理部６につ
ながれている。ディジタル処理部６からの出力はD/A変
換器７を通ってオペアンプ８の非反転入力端子につなが
れている。オペアンプ８の反転入力端子は、さらに、抵
抗R４を介してオペアンプ８の出力とつながれている。
【０００８】以上のように構成された反転増幅回路を用
いたオペアンプのオフセット電圧補正回路は以下のよう
に動作する。まず、D/A変換器７の出力がバイアス電圧
２と同じ大きさとなるように、ディジタル処理部６から
D/A変換器７へディジタル値が出力される。次に、セレ
クタ１がスイッチB側に選択されることにより、オペア
ンプ８の反転入力端子は抵抗R3を介してバイアス電圧２
に接続される。その結果、オペアンプ８の非反転入力端
子と反転入力端子との間のオフセット電圧は、(-R４/R
３)倍に増幅され、この電圧はA/D変換器５を経てディジ
タル処理部６に入力される。
いたオペアンプのオフセット電圧補正回路は以下のよう
に動作する。まず、D/A変換器７の出力がバイアス電圧
２と同じ大きさとなるように、ディジタル処理部６から
D/A変換器７へディジタル値が出力される。次に、セレ
クタ１がスイッチB側に選択されることにより、オペア
ンプ８の反転入力端子は抵抗R3を介してバイアス電圧２
に接続される。その結果、オペアンプ８の非反転入力端
子と反転入力端子との間のオフセット電圧は、(-R４/R
３)倍に増幅され、この電圧はA/D変換器５を経てディジ
タル処理部６に入力される。
【０００９】ディジタル処理部６では、オペアンプ８の
オフセット電圧が最小限になるようにデータを演算し、
それをD/A変換器７に出力する。このようにして、オフ
セットによる影響を最小限にしたのちにセレクタがスイ
ッチA側に選択され、これによって通常の信号が反転増
幅回路で増幅され、A/D変換されるという通常の動作が
行われる。
オフセット電圧が最小限になるようにデータを演算し、
それをD/A変換器７に出力する。このようにして、オフ
セットによる影響を最小限にしたのちにセレクタがスイ
ッチA側に選択され、これによって通常の信号が反転増
幅回路で増幅され、A/D変換されるという通常の動作が
行われる。
【００１０】この場合も、nビットD/A変換器を用いてい
るとき、D/A変換器の出力電圧のステップは、D/A変換器
７のリファレンス電圧をVref1、Vref2（但し、Vref1＞V
ref2）とすると、(Vref1-Vref2)/2nとなる。
るとき、D/A変換器の出力電圧のステップは、D/A変換器
７のリファレンス電圧をVref1、Vref2（但し、Vref1＞V
ref2）とすると、(Vref1-Vref2)/2nとなる。
【００１１】
【発明が解決しようとする課題】上記のような従来の構
成では、バイアス電圧のずれを補正する精度を上げるべ
くD/A変換器の出力電圧のステップを小さくするために
は、D/A変換器のビット数を多くするか、D/A変換器に入
力される２つのリファレンス電圧の差を小さくするしか
ない。ビット数の増加はコストとの関係で自ずと限界が
あり、リファレンス電圧の差を小さくするには、２つの
リファレンス電圧として、通常の電源電圧とは別の高精
度の専用電源を用意する必要があるという問題があっ
た。
成では、バイアス電圧のずれを補正する精度を上げるべ
くD/A変換器の出力電圧のステップを小さくするために
は、D/A変換器のビット数を多くするか、D/A変換器に入
力される２つのリファレンス電圧の差を小さくするしか
ない。ビット数の増加はコストとの関係で自ずと限界が
あり、リファレンス電圧の差を小さくするには、２つの
リファレンス電圧として、通常の電源電圧とは別の高精
度の専用電源を用意する必要があるという問題があっ
た。
【００１２】本発明は上記のような従来の問題を解決す
べく、専用電源を別途必要としないオペアンプのオフセ
ット電圧補正回路を提供することを目的とする。
べく、専用電源を別途必要としないオペアンプのオフセ
ット電圧補正回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】この目的を達成するため
に、本発明によるオペアンプのオフセット電圧補正回路
は、入力信号を増幅する反転又は非反転増幅回路と、ア
ナログ信号をディジタル信号に変換するA/D変換器と、
ディジタル信号をアナログ信号に変換するA/D変換器
と、ディジタル信号を演算処理するディジタル処理部
と、入力信号を減衰するアッテネータ部とを備え、前記
反転又は非反転増幅回路の出力が前記A/D変換器を介し
て前記ディジタル処理部に入力され、前記ディジタル処
理部からの補正用出力がD/A変換器を通り、さらに前記
アッテネータ部を経て前記反転又は非反転増幅回路のバ
イアス電圧に帰還されていることを特徴とする。
に、本発明によるオペアンプのオフセット電圧補正回路
は、入力信号を増幅する反転又は非反転増幅回路と、ア
ナログ信号をディジタル信号に変換するA/D変換器と、
ディジタル信号をアナログ信号に変換するA/D変換器
と、ディジタル信号を演算処理するディジタル処理部
と、入力信号を減衰するアッテネータ部とを備え、前記
反転又は非反転増幅回路の出力が前記A/D変換器を介し
て前記ディジタル処理部に入力され、前記ディジタル処
理部からの補正用出力がD/A変換器を通り、さらに前記
アッテネータ部を経て前記反転又は非反転増幅回路のバ
イアス電圧に帰還されていることを特徴とする。
【００１４】このような構成によれば、D/A変換器の２
つのレファレンス電圧に専用電源を用いてその電圧差を
小さくする必要はない。つまり、本発明の構成によれ
ば、D/A変換器の出力電圧のステップをアッテネータ部
によって実質的に小さくすることができる。その結果、
バイアス電圧のずれを補正するための精度を上げること
ができる。
つのレファレンス電圧に専用電源を用いてその電圧差を
小さくする必要はない。つまり、本発明の構成によれ
ば、D/A変換器の出力電圧のステップをアッテネータ部
によって実質的に小さくすることができる。その結果、
バイアス電圧のずれを補正するための精度を上げること
ができる。
【００１５】
【発明の実施の形態】以下、本発明の好ましい実施形態
について図１及び２を参照しながら説明する。まず、第
１の実施形態として、非反転増幅回路を用いたオペアン
プのオフセット電圧補正回路を図１に示す。図１におい
て、９は非反転増幅回路のリファレンス端子、１０はア
ッテネータ部である。先に述べた従来例の回路（図３）
と同じ構成部品については同じ番号を付している。
について図１及び２を参照しながら説明する。まず、第
１の実施形態として、非反転増幅回路を用いたオペアン
プのオフセット電圧補正回路を図１に示す。図１におい
て、９は非反転増幅回路のリファレンス端子、１０はア
ッテネータ部である。先に述べた従来例の回路（図３）
と同じ構成部品については同じ番号を付している。
【００１６】セレクタ１はバイアス電圧２によってレベ
ルシフトされた入力信号３とバイアス電圧２との切り替
えを、前者はA側、後者はB側にスイッチを倒すことによ
って行い、その出力はオペアンプ４の非反転入力端子に
つながれている。オペアンプ４の出力はA/D変換器５を
経てディジタル処理部６につながれている。ディジタル
処理部６からの出力はD/A変換器７を通り、アッテネー
タ部１０に入る。アッテネータ部１０の出力は非反転増
幅回路のリファレンス端子９に接続され、この端子９は
抵抗R１を介してオペアンプ４の反転入力端子につなが
れている。オペアンプ４の反転入力端子は、さらに、抵
抗R２を介してオペアンプ４の出力とつながれている。
ルシフトされた入力信号３とバイアス電圧２との切り替
えを、前者はA側、後者はB側にスイッチを倒すことによ
って行い、その出力はオペアンプ４の非反転入力端子に
つながれている。オペアンプ４の出力はA/D変換器５を
経てディジタル処理部６につながれている。ディジタル
処理部６からの出力はD/A変換器７を通り、アッテネー
タ部１０に入る。アッテネータ部１０の出力は非反転増
幅回路のリファレンス端子９に接続され、この端子９は
抵抗R１を介してオペアンプ４の反転入力端子につなが
れている。オペアンプ４の反転入力端子は、さらに、抵
抗R２を介してオペアンプ４の出力とつながれている。
【００１７】アッテネータ部１０はオペアンプ１１を用
いて構成されており、アッテネータ部１０への入力は抵
抗R５を経て、オペアンプ１１の反転入力端子につなが
れている。オペアンプ１１の反転入力端子と出力端子は
抵抗R６でつながれている。また、非反転入力端子には
バイアス電圧２がつながれている。
いて構成されており、アッテネータ部１０への入力は抵
抗R５を経て、オペアンプ１１の反転入力端子につなが
れている。オペアンプ１１の反転入力端子と出力端子は
抵抗R６でつながれている。また、非反転入力端子には
バイアス電圧２がつながれている。
【００１８】以上のように構成された非反転増幅回路を
用いたオペアンプのオフセット電圧補正回路は次のよう
に動作する。まず、D/A変換器７の出力がバイアス電圧
２と同じ大きさとなるように、ディジタル処理部６から
D/A変換器７へディジタル値が出力される。D/A変換器７
の出力はアッテネータ部１０に入り、バイアス電圧２に
近い値が非反転増幅回路のリファレンス端子９に出力さ
れることになる。次に、オペアンプ４の非反転入力端子
は、セレクタ１がスイッチB側に選択されることによ
り、バイアス電圧２に接続される。その結果、オペアン
プ４の非反転入力端子と反転入力端子との間のオフセッ
ト電圧は(1+R2/R1)倍に増幅され、その電圧がA/D変換器
５を経てディジタル処理部６に入力される。
用いたオペアンプのオフセット電圧補正回路は次のよう
に動作する。まず、D/A変換器７の出力がバイアス電圧
２と同じ大きさとなるように、ディジタル処理部６から
D/A変換器７へディジタル値が出力される。D/A変換器７
の出力はアッテネータ部１０に入り、バイアス電圧２に
近い値が非反転増幅回路のリファレンス端子９に出力さ
れることになる。次に、オペアンプ４の非反転入力端子
は、セレクタ１がスイッチB側に選択されることによ
り、バイアス電圧２に接続される。その結果、オペアン
プ４の非反転入力端子と反転入力端子との間のオフセッ
ト電圧は(1+R2/R1)倍に増幅され、その電圧がA/D変換器
５を経てディジタル処理部６に入力される。
【００１９】ディジタル処理部６は、オペアンプ４のオ
フセット電圧が最小限になるようにデータを演算し、そ
の結果をD/A変換器７に出力する。この出力はアッテネ
ータ部１０を経て非反転増幅回路のリファレンス電圧９
に帰還することになる。このようにして、オフセットに
よる影響を最小限にしたのちにセレクタをスイッチA側
に切り替える。これによって、通常の信号が非反転増幅
回路で増幅されA/D変換されるという通常の動作が行わ
れることになる。
フセット電圧が最小限になるようにデータを演算し、そ
の結果をD/A変換器７に出力する。この出力はアッテネ
ータ部１０を経て非反転増幅回路のリファレンス電圧９
に帰還することになる。このようにして、オフセットに
よる影響を最小限にしたのちにセレクタをスイッチA側
に切り替える。これによって、通常の信号が非反転増幅
回路で増幅されA/D変換されるという通常の動作が行わ
れることになる。
【００２０】なお、R６<R５で、nビットD/A変換器７を
用いているとき、D/A変換器７の２つのリファレンス電
圧として通常の電源電圧VDD及び基準電圧VSSを用いる
と、D/A変換器７の出力電圧のステップは(VDD-VSS)/2n
となり、アッテネータ部１０の出力電圧のステップは(V
DD-VSS)/2n×(R６/R５)となる。
用いているとき、D/A変換器７の２つのリファレンス電
圧として通常の電源電圧VDD及び基準電圧VSSを用いる
と、D/A変換器７の出力電圧のステップは(VDD-VSS)/2n
となり、アッテネータ部１０の出力電圧のステップは(V
DD-VSS)/2n×(R６/R５)となる。
【００２１】次に、第２の実施形態として、反転増幅回
路を用いたオペアンプのオフセット電圧補正回路を図２
に示す。図２において、１２は非反転増幅回路のリファ
レンス端子、１０はアッテネータ部である。先に述べた
従来例の回路（図４）と同じ構成部品については同じ番
号を付している。
路を用いたオペアンプのオフセット電圧補正回路を図２
に示す。図２において、１２は非反転増幅回路のリファ
レンス端子、１０はアッテネータ部である。先に述べた
従来例の回路（図４）と同じ構成部品については同じ番
号を付している。
【００２２】セレクタ１はバイアス電圧２によってレベ
ルシフトされた入力信号３とバイアス電圧２との切り替
えを、前者はA側、後者はB側にスイッチを倒すことによ
って行い、その出力は抵抗R3を介してオペアンプ８の反
転入力端子につながれている。オペアンプ８の出力はA/
D変換器５を経てディジタル処理部６につながれてい
る。ディジタル処理部６からの出力はD/A変換器７を通
り、アッテネータ部１０に入る。。アッテネータ部１０
の出力は非反転増幅回路のリファレンス端子１２に接続
され、この端子１２はオペアンプ８の非反転入力端子に
つながれている。オペアンプ８の反転入力端子と出力端
子は抵抗R４によって接続されている。
ルシフトされた入力信号３とバイアス電圧２との切り替
えを、前者はA側、後者はB側にスイッチを倒すことによ
って行い、その出力は抵抗R3を介してオペアンプ８の反
転入力端子につながれている。オペアンプ８の出力はA/
D変換器５を経てディジタル処理部６につながれてい
る。ディジタル処理部６からの出力はD/A変換器７を通
り、アッテネータ部１０に入る。。アッテネータ部１０
の出力は非反転増幅回路のリファレンス端子１２に接続
され、この端子１２はオペアンプ８の非反転入力端子に
つながれている。オペアンプ８の反転入力端子と出力端
子は抵抗R４によって接続されている。
【００２３】アッテネータ部１０はオペアンプ１１を用
いて構成されており、アッテネータ部１０への入力は抵
抗R５を経て、オペアンプ１１の反転入力端子につなが
れている。オペアンプ１１の反転入力端子と出力端子は
抵抗R６でつながれている。また、非反転入力端子には
バイアス電圧２がつながれている。
いて構成されており、アッテネータ部１０への入力は抵
抗R５を経て、オペアンプ１１の反転入力端子につなが
れている。オペアンプ１１の反転入力端子と出力端子は
抵抗R６でつながれている。また、非反転入力端子には
バイアス電圧２がつながれている。
【００２４】以上のように構成された反転増幅回路を用
いたオペアンプのオフセット電圧補正回路は次のように
動作する。まず、D/A変換器７の出力がバイアス電圧２
と同じ大きさとなるように、ディジタル処理部６からD/
A変換器７へディジタル値が出力される。D/A変換器７の
出力はアッテネータ部１０に入り、バイアス電圧２に近
い値が反転増幅回路のリファレンス端子１２に出力され
ることになる。次に、セレクタ１がスイッチB側に選択
されることにより、オペアンプ８の反転入力端子は抵抗
R3を介してバイアス電圧２に接続される。その結果、オ
ペアンプ８の非反転入力端子と反転入力端子との間のオ
フセット電圧は、(-R４/R３)倍に増幅され、その電圧が
A/D変換器５を経てディジタル処理部６に入力される。
いたオペアンプのオフセット電圧補正回路は次のように
動作する。まず、D/A変換器７の出力がバイアス電圧２
と同じ大きさとなるように、ディジタル処理部６からD/
A変換器７へディジタル値が出力される。D/A変換器７の
出力はアッテネータ部１０に入り、バイアス電圧２に近
い値が反転増幅回路のリファレンス端子１２に出力され
ることになる。次に、セレクタ１がスイッチB側に選択
されることにより、オペアンプ８の反転入力端子は抵抗
R3を介してバイアス電圧２に接続される。その結果、オ
ペアンプ８の非反転入力端子と反転入力端子との間のオ
フセット電圧は、(-R４/R３)倍に増幅され、その電圧が
A/D変換器５を経てディジタル処理部６に入力される。
【００２５】ディジタル処理部６は、オペアンプ８のオ
フセット電圧が最小限になるようにデータを演算し、そ
の結果をD/A変換器７に出力する。この出力はアッテネ
ータ部１０を経て反転増幅回路のリファレンス電圧１２
に帰還することになる。このようにして、オフセットに
よる影響を最小限にしたのちにセレクタをスイッチA側
に切り替える。これによって、通常の信号が反転増幅回
路で増幅されA/D変換されるという通常の動作が行われ
ることになる。
フセット電圧が最小限になるようにデータを演算し、そ
の結果をD/A変換器７に出力する。この出力はアッテネ
ータ部１０を経て反転増幅回路のリファレンス電圧１２
に帰還することになる。このようにして、オフセットに
よる影響を最小限にしたのちにセレクタをスイッチA側
に切り替える。これによって、通常の信号が反転増幅回
路で増幅されA/D変換されるという通常の動作が行われ
ることになる。
【００２６】R６<R５で、nビットD/A変換器７を用いて
いるとき、D/A変換器７の２つのリファレンス電圧とし
て通常の電源電源VDD及び基準電圧VSSを用いると、D/A
変換器７の出力電圧のステップは(VDD-VSS)/2nとなり、
アッテネータ部１０の後の出力ステップは(VDD-VSS)/2n
×(R６/R５)となる。
いるとき、D/A変換器７の２つのリファレンス電圧とし
て通常の電源電源VDD及び基準電圧VSSを用いると、D/A
変換器７の出力電圧のステップは(VDD-VSS)/2nとなり、
アッテネータ部１０の後の出力ステップは(VDD-VSS)/2n
×(R６/R５)となる。
【００２７】なお、上記の各実施形態において説明した
アッテネータ部１０の構成は一例であって、本発明はこ
の構成に限るものではない。これに限らない。
アッテネータ部１０の構成は一例であって、本発明はこ
の構成に限るものではない。これに限らない。
【００２８】
【発明の効果】以上説明したように、本発明のオフセッ
ト電圧補正回路によれば、D/A変換器の出力を減衰させ
るアッテネータを設けることにより、D/A変換器のレフ
ァレンス電圧のための専用電源を別途設けることなし
に、バイアス電圧のずれの補正の精度を上げることがで
きる。
ト電圧補正回路によれば、D/A変換器の出力を減衰させ
るアッテネータを設けることにより、D/A変換器のレフ
ァレンス電圧のための専用電源を別途設けることなし
に、バイアス電圧のずれの補正の精度を上げることがで
きる。
【図１】本発明の第１実施形態に係る非反転増幅回路を
用いたオペアンプのオフセット電圧補正回路を示す回路
図
用いたオペアンプのオフセット電圧補正回路を示す回路
図
【図２】本発明の第２実施形態に係る反転増幅回路を用
いたオペアンプのオフセット電圧補正回路を示す回路図
いたオペアンプのオフセット電圧補正回路を示す回路図
【図３】従来の非反転増幅回路を用いたオペアンプのオ
フセット電圧補正回路を示す回路図
フセット電圧補正回路を示す回路図
【図４】従来の反転増幅回路を用いたオペアンプのオフ
セット電圧補正回路を示す回路図
セット電圧補正回路を示す回路図
１ セレクタ ２ バイアス電圧 ３ 入力信号 ４，８ オペアンプ ５ A/D変換器 ６ ディジタル処理部 ７ D/A変換器 ９，１２ リファレンス端子 １０ アッテネータ部 １１ アッテネータ用オペアンプ
Claims (2)
- 【請求項１】 入力信号を増幅する非反転増幅回路と、
アナログ信号をディジタル信号に変換するA/D変換器
と、ディジタル出力をアナログ信号に変換するA/D変換
器と、ディジタル信号を演算処理するディジタル処理部
と、入力信号を減衰するアッテネータ部とを備え、前記
非反転増幅回路の出力が前記A/D変換器を介して前記デ
ィジタル処理部に入力され、前記ディジタル処理部から
の補正用出力がD/A変換器を通り、さらに前記アッテネ
ータ部を経て前記非反転幅回路のバイアス電圧に帰還さ
れていることを特徴とするオペアンプのオフセット電圧
補正回路。 - 【請求項２】 入力信号を増幅する反転増幅回路と、ア
ナログ信号をディジタル信号に変換するA/D変換器と、
ディジタル信号をアナログ信号に変換するA/D変換器
と、ディジタル信号を演算処理するディジタル処理部
と、入力信号を減衰するアッテネータ部とを備え、前記
反転増幅回路の出力が前記A/D変換器を介して前記ディ
ジタル処理部に入力され、前記ディジタル処理部からの
補正用出力がD/A変換器を通り、さらに前記アッテネー
タ部を経て前記反転増幅回路のバイアス電圧に帰還され
ていることを特徴とするオペアンプのオフセット電圧補
正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7308672A JPH09148930A (ja) | 1995-11-28 | 1995-11-28 | オペアンプのオフセット電圧補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7308672A JPH09148930A (ja) | 1995-11-28 | 1995-11-28 | オペアンプのオフセット電圧補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148930A true JPH09148930A (ja) | 1997-06-06 |
Family
ID=17983902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7308672A Pending JPH09148930A (ja) | 1995-11-28 | 1995-11-28 | オペアンプのオフセット電圧補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148930A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184628A (ja) * | 2003-12-22 | 2005-07-07 | Yokogawa Electric Corp | 入力回路 |
| US7459966B2 (en) | 2005-04-28 | 2008-12-02 | Sharp Kabushiki Kaisha | Offset adjusting circuit and operational amplifier circuit |
| JP2014120840A (ja) * | 2012-12-14 | 2014-06-30 | Renesas Electronics Corp | 半導体装置及びオフセット電圧の補正方法 |
| US20170111735A1 (en) * | 2015-10-14 | 2017-04-20 | Rohm Co., Ltd. | Audio circuit |
-
1995
- 1995-11-28 JP JP7308672A patent/JPH09148930A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184628A (ja) * | 2003-12-22 | 2005-07-07 | Yokogawa Electric Corp | 入力回路 |
| US7459966B2 (en) | 2005-04-28 | 2008-12-02 | Sharp Kabushiki Kaisha | Offset adjusting circuit and operational amplifier circuit |
| JP2014120840A (ja) * | 2012-12-14 | 2014-06-30 | Renesas Electronics Corp | 半導体装置及びオフセット電圧の補正方法 |
| US8854126B2 (en) | 2012-12-14 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device and offset voltage correcting method |
| US20170111735A1 (en) * | 2015-10-14 | 2017-04-20 | Rohm Co., Ltd. | Audio circuit |
| US10110179B2 (en) * | 2015-10-14 | 2018-10-23 | Rohm Co., Ltd. | Audio circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983969A (en) | Successive approximation analog to digital converter | |
| US6111533A (en) | CMOS analog-to-digital converter and temperature sensing device using the same | |
| CA2222848C (en) | Analog-to-digital converter for differential signals | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPS59207732A (ja) | ２ステツプ型ａｄ変換器 | |
| JP3083254B2 (ja) | Ａ／ｄ変換器 | |
| US4647904A (en) | Folding-type analog-to-digital converter | |
| JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
| JP3070809B2 (ja) | ファンクション・ジェネレータ | |
| JPH01309417A (ja) | Ａｄ変換器用前置回路 | |
| JP3261590B2 (ja) | アナログ信号入力装置 | |
| JP3100457B2 (ja) | 多入力対応アナログ／デジタル変換回路 | |
| JPH0514200A (ja) | 高精度化ａｄコンバータ | |
| KR100335136B1 (ko) | 신호 변환 장치 | |
| JPH0918290A (ja) | スイッチトキャパシタ回路 | |
| JPS62165281A (ja) | 積分回路 | |
| JP2841401B2 (ja) | 電流スイッチ回路 | |
| JP2556923Y2 (ja) | Ｒｏｍを使用したオート・ゼロ回路 | |
| JP3303839B2 (ja) | 高精度ｄ／ａ変換器とその制御方法 | |
| JPH0670460A (ja) | 電源装置における基準電圧発生回路 | |
| JPH029508B2 (ja) | ||
| JPH07128085A (ja) | 制御回路 | |
| JP3527076B2 (ja) | アナログ演算回路の演算誤差補正方法およびフィルタ回路 |