JP3070809B2 - ファンクション・ジェネレータ - Google Patents
ファンクション・ジェネレータInfo
- Publication number
- JP3070809B2 JP3070809B2 JP5193324A JP19332493A JP3070809B2 JP 3070809 B2 JP3070809 B2 JP 3070809B2 JP 5193324 A JP5193324 A JP 5193324A JP 19332493 A JP19332493 A JP 19332493A JP 3070809 B2 JP3070809 B2 JP 3070809B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- switch
- voltage
- dds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、任意の波形データが格
納されたメモリより適宜に波形データを読み出しアナロ
グ変換して出力するようにしたデジタル方式のファンク
ション・ジェネレータに関し、詳しくは波形出力にオフ
セットを与えると共に高分解能・高精度の直流電圧を発
生するための改良に関するものである。
納されたメモリより適宜に波形データを読み出しアナロ
グ変換して出力するようにしたデジタル方式のファンク
ション・ジェネレータに関し、詳しくは波形出力にオフ
セットを与えると共に高分解能・高精度の直流電圧を発
生するための改良に関するものである。
【０００２】
【従来の技術】従来よりデジタル回路やＤＡ変換器を使
用したファンクション・ジェネレータはよく知られてい
る。図２はこの種のファンクション・ジェネレータの一
例を示す要部構成図である。図において、１はアドレス
・ジェネレータ（位相演算器とも呼ばれる）であり、ア
ダー２とラッチ３で構成され、クロック（ここでは直接
関係がないので、そのクロックの発生元は図示しない）
が入力されるごとに所定の値（Ｎ）を累積加算した値を
出力する。この出力はメモリ４に対するアドレスとして
用いられる。メモリ４には正弦波や三角波等の時系列デ
ータがアドレス順に記憶されていて、アドレス指定によ
り読み出された波形データはデジタル・アナログ変換器
（以下ＤＡ変換器という）５に入力される。
用したファンクション・ジェネレータはよく知られてい
る。図２はこの種のファンクション・ジェネレータの一
例を示す要部構成図である。図において、１はアドレス
・ジェネレータ（位相演算器とも呼ばれる）であり、ア
ダー２とラッチ３で構成され、クロック（ここでは直接
関係がないので、そのクロックの発生元は図示しない）
が入力されるごとに所定の値（Ｎ）を累積加算した値を
出力する。この出力はメモリ４に対するアドレスとして
用いられる。メモリ４には正弦波や三角波等の時系列デ
ータがアドレス順に記憶されていて、アドレス指定によ
り読み出された波形データはデジタル・アナログ変換器
（以下ＤＡ変換器という）５に入力される。
【０００３】ＤＡ変換器５としては一般に高速形のもの
が使用され、クロックが与えられるごとに入力信号をア
ナログ変換して出力する。６はＤＡ変換器５の出力信号
の不必要な周波数成分（波形メモリ４から読み出しＤＡ
変換することによって生じた波形の乱れ部分）を除去す
るローパスフィルタである。
が使用され、クロックが与えられるごとに入力信号をア
ナログ変換して出力する。６はＤＡ変換器５の出力信号
の不必要な周波数成分（波形メモリ４から読み出しＤＡ
変換することによって生じた波形の乱れ部分）を除去す
るローパスフィルタである。
【０００４】なお、アドレス・ジェネレータ１、メモリ
４、ＤＡ変換器５、ローパスフィルタ６から成る部分
は、いわゆるデジタル・ダイレクト・シンセサイザ（Ｄ
ＤＳ）と呼ばれる部分である。
４、ＤＡ変換器５、ローパスフィルタ６から成る部分
は、いわゆるデジタル・ダイレクト・シンセサイザ（Ｄ
ＤＳ）と呼ばれる部分である。
【０００５】ローパスフィルタ６の出力は加算器７によ
りオフセット電圧Ｖoff と加算され、抵抗９経由で出力
端子１０へ送出される。オフセット電圧Ｖoff は可変で
あり、電圧発生器８より出力される。抵抗９としては通
常５０Ωの抵抗が使用される。
りオフセット電圧Ｖoff と加算され、抵抗９経由で出力
端子１０へ送出される。オフセット電圧Ｖoff は可変で
あり、電圧発生器８より出力される。抵抗９としては通
常５０Ωの抵抗が使用される。
【０００６】このような構成によれば、クロックが入力
されるごとに設定値Ｎずつ増加するアドレスで波形メモ
リの内容（波形データ）を読み出し、そのアナログ波形
を出力端子１０から送出することができる。なお、波形
メモリに格納する波形データを適宜に設定することによ
り所望のアナログ波形を発生させることができ、設定値
Ｎの値を変えることにより出力信号の周波数を容易に変
えることができる。なお、波形メモリ４の波形データを
一定値にすることにより、直流電圧を発生することもで
きる。
されるごとに設定値Ｎずつ増加するアドレスで波形メモ
リの内容（波形データ）を読み出し、そのアナログ波形
を出力端子１０から送出することができる。なお、波形
メモリに格納する波形データを適宜に設定することによ
り所望のアナログ波形を発生させることができ、設定値
Ｎの値を変えることにより出力信号の周波数を容易に変
えることができる。なお、波形メモリ４の波形データを
一定値にすることにより、直流電圧を発生することもで
きる。
【０００７】
【発明が解決しようとする課題】ところでこのような従
来のファンクション・ジェネレータでは、高速クロック
でＤＡ変換器を動作させると、クロックの周波数が高く
なるに従ってＤＡ変換器出力の直流レベルの変化が大き
くなり、いわゆる直流的安定度が悪くなってくる。その
ため、正確なオフセット電圧Ｖoff を重畳しているにも
かかわらず出力端子１０に現れる信号のオフセットは不
正確なものとなってしまうという欠点があった。また、
このファンクション・ジェネレータを直流電圧発生器と
して用いる場合、出力インピーダンスが５０Ω（抵抗９
の抵抗値）と固定であり、電圧発生器としては出力イン
ピーダンスが高すぎるという問題がある。
来のファンクション・ジェネレータでは、高速クロック
でＤＡ変換器を動作させると、クロックの周波数が高く
なるに従ってＤＡ変換器出力の直流レベルの変化が大き
くなり、いわゆる直流的安定度が悪くなってくる。その
ため、正確なオフセット電圧Ｖoff を重畳しているにも
かかわらず出力端子１０に現れる信号のオフセットは不
正確なものとなってしまうという欠点があった。また、
このファンクション・ジェネレータを直流電圧発生器と
して用いる場合、出力インピーダンスが５０Ω（抵抗９
の抵抗値）と固定であり、電圧発生器としては出力イン
ピーダンスが高すぎるという問題がある。
【０００８】本発明の目的は、このような点に鑑みて、
任意波形を発生させるときは高精度なオフセット電圧が
設定できる任意波形発生器に、また直流電圧を発生させ
るときは低出力インピーダンスで高精度の直流電圧を発
生する直流電圧発生器に成り得るファンクション・ジェ
ネレータを実現することにある。
任意波形を発生させるときは高精度なオフセット電圧が
設定できる任意波形発生器に、また直流電圧を発生させ
るときは低出力インピーダンスで高精度の直流電圧を発
生する直流電圧発生器に成り得るファンクション・ジェ
ネレータを実現することにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために本発明では、ＤＤＳ方式により任意のアナログ
波形を適宜の周波数で発生することのできるファンクシ
ョン・ジェネレータにおいて、オフセット値を設定する
と共に前記周波数に関連して生じるＤＤＳの直流的変化
を補正したオフセット値も設定することのできる機能を
含む制御演算回路と、前記オフセット値をアナログ変換
するＤＡ変換器と、前記ＤＤＳ出力をスイッチを介して
受けると共に前記ＤＡ変換器の出力を受け、適宜に増幅
して出力すると共に出力インピーダンスを切り替えるこ
とのできる増幅器を具備し、任意波形発生の場合は前記
ＤＤＳ出力とＤＡ変換器の出力を加算増幅して送出し、
直流電圧発生の場合は増幅器の出力を低インピーダンス
に切り替えると共に前記スイッチをオフにして前記ＤＡ
変換器からのオフセット電圧のみを増幅して出力するよ
うに構成したことを特徴とする。
るために本発明では、ＤＤＳ方式により任意のアナログ
波形を適宜の周波数で発生することのできるファンクシ
ョン・ジェネレータにおいて、オフセット値を設定する
と共に前記周波数に関連して生じるＤＤＳの直流的変化
を補正したオフセット値も設定することのできる機能を
含む制御演算回路と、前記オフセット値をアナログ変換
するＤＡ変換器と、前記ＤＤＳ出力をスイッチを介して
受けると共に前記ＤＡ変換器の出力を受け、適宜に増幅
して出力すると共に出力インピーダンスを切り替えるこ
とのできる増幅器を具備し、任意波形発生の場合は前記
ＤＤＳ出力とＤＡ変換器の出力を加算増幅して送出し、
直流電圧発生の場合は増幅器の出力を低インピーダンス
に切り替えると共に前記スイッチをオフにして前記ＤＡ
変換器からのオフセット電圧のみを増幅して出力するよ
うに構成したことを特徴とする。
【００１０】
【作用】制御演算回路により設定されるオフセット電圧
は高分解能で高精度なＤＡ変換器より発生させる。な
お、制御演算回路ではＤＤＳにおいて周波数に関連して
生じる直流分の変化も補正したオフセットをＤＡ変換器
に与える。これにより、周波数に関係なく直流分の安定
な任意波形を発生させることができる。他方直流電圧を
出力する場合は、ＤＤＳ出力を切り離し、上記ＤＡ変換
器の出力（オフセット電圧）のみを増幅して出力する。
更にこの場合は増幅器の出力インピーダンスが低インピ
ーダンスとなるようにスイッチにより回路接続を切り替
える。
は高分解能で高精度なＤＡ変換器より発生させる。な
お、制御演算回路ではＤＤＳにおいて周波数に関連して
生じる直流分の変化も補正したオフセットをＤＡ変換器
に与える。これにより、周波数に関係なく直流分の安定
な任意波形を発生させることができる。他方直流電圧を
出力する場合は、ＤＤＳ出力を切り離し、上記ＤＡ変換
器の出力（オフセット電圧）のみを増幅して出力する。
更にこの場合は増幅器の出力インピーダンスが低インピ
ーダンスとなるようにスイッチにより回路接続を切り替
える。
【００１１】
【実施例】以下図面を用いて本発明を詳しく説明する。
図１は本発明に係るファンクション・ジェネレータの一
実施例を示す要部構成図である。図において、図２と同
等部分には同一符号を付し、その説明は省略する。１１
は第１のスイッチであり、オフセット加算か直流電圧発
生かを選択するためのスイッチである。１２は高精度の
増幅器であり、２つの入力すなわちローパスフィルター
６から出力される波形信号とＤＡ変換器２０からの直流
電圧の２つの入力の両方を加算あるいは直流電圧のみを
適宜増幅し、更に出力インピーダンスを２段階に切り替
えることができるように構成されている。
図１は本発明に係るファンクション・ジェネレータの一
実施例を示す要部構成図である。図において、図２と同
等部分には同一符号を付し、その説明は省略する。１１
は第１のスイッチであり、オフセット加算か直流電圧発
生かを選択するためのスイッチである。１２は高精度の
増幅器であり、２つの入力すなわちローパスフィルター
６から出力される波形信号とＤＡ変換器２０からの直流
電圧の２つの入力の両方を加算あるいは直流電圧のみを
適宜増幅し、更に出力インピーダンスを２段階に切り替
えることができるように構成されている。
【００１２】更に増幅器１２の構成について詳述すれば
次の通りである。１３は演算増幅器であり、その非反転
入力端はコモンラインに接続され、またその反転入力端
には第１の入力抵抗１４と第２の抵抗１５および帰還抵
抗１６の一端がそれぞれ接続されている。前記入力抵抗
１４の他端にはスイッチ１１経由のローパスフィルター
６の出力が加えられ、入力抵抗１５の他端には第２のＤ
Ａ変換器２０の出力が加えられている。演算増幅器１３
の出力端は抵抗１８を介して出力端子１０に接続される
と共に、第２のスイッチ１７を介して帰還抵抗１６の他
端に接続されている。また、抵抗１８と出力端子１０と
の共通接続点Ａと帰還抵抗１６と第２のスイッチ１７と
の共通接続点Ｂの間には第３のスイッチ１９が接続され
ている。第２および第３のスイッチはインピーダンス切
り替え用のスイッチで、通常相補的にオン／オフする。
次の通りである。１３は演算増幅器であり、その非反転
入力端はコモンラインに接続され、またその反転入力端
には第１の入力抵抗１４と第２の抵抗１５および帰還抵
抗１６の一端がそれぞれ接続されている。前記入力抵抗
１４の他端にはスイッチ１１経由のローパスフィルター
６の出力が加えられ、入力抵抗１５の他端には第２のＤ
Ａ変換器２０の出力が加えられている。演算増幅器１３
の出力端は抵抗１８を介して出力端子１０に接続される
と共に、第２のスイッチ１７を介して帰還抵抗１６の他
端に接続されている。また、抵抗１８と出力端子１０と
の共通接続点Ａと帰還抵抗１６と第２のスイッチ１７と
の共通接続点Ｂの間には第３のスイッチ１９が接続され
ている。第２および第３のスイッチはインピーダンス切
り替え用のスイッチで、通常相補的にオン／オフする。
【００１３】第２のＤＡ変換器２０は、高分解能で高精
度な直流電圧を発生するＤＡ変換器である。なお、動作
速度は低速であってもかまわない。２１は制御演算回路
であり、図示しない入力手段から与えられる情報に応じ
て、アドレス・ジェネレータ１に与える規定値Ｎの設
定、ＤＡ変換器２０に与えるオフセット電圧値の設定、
スイッチ１１，１７，１９のオン・オフ制御などの機能
を有する。
度な直流電圧を発生するＤＡ変換器である。なお、動作
速度は低速であってもかまわない。２１は制御演算回路
であり、図示しない入力手段から与えられる情報に応じ
て、アドレス・ジェネレータ１に与える規定値Ｎの設
定、ＤＡ変換器２０に与えるオフセット電圧値の設定、
スイッチ１１，１７，１９のオン・オフ制御などの機能
を有する。
【００１４】このような構成における動作を次に説明す
る。 (1) オフセット電圧の重畳したアナログ波形を出力する
場合 第１のスイッチ１１をオンにし、増幅器１２にＤＤＳか
らのアナログ波形信号を加えると共にＤＡ変換器２０か
らも直流オフセット電圧を加える。第２のスイッチ１７
をオン、第３のスイッチ１９をオフにしておくことによ
り、出力インピーダンス５０Ωのファンクション・ジェ
ネレータが実現できる。
る。 (1) オフセット電圧の重畳したアナログ波形を出力する
場合 第１のスイッチ１１をオンにし、増幅器１２にＤＤＳか
らのアナログ波形信号を加えると共にＤＡ変換器２０か
らも直流オフセット電圧を加える。第２のスイッチ１７
をオン、第３のスイッチ１９をオフにしておくことによ
り、出力インピーダンス５０Ωのファンクション・ジェ
ネレータが実現できる。
【００１５】なお、ファンクション・ジェネレータでは
周波数の高いアナログ波形も出力可能なように高速のＤ
Ａ変換器５が使用されるが、前述のように高速のＤＡ変
換器は通常直流レベルが不安定で、周波数に関連して直
流レベルが変わるという問題がある。しかしながら、本
発明では周波数に関連して（周波数はクロックの周波数
とアドレス・ジェネレータに与える規定値Ｎとから決ま
る）生じる直流レベルの変化分を制御演算回路２１によ
り補正してオフセット値を設定するようにしているた
め、波形に重畳したオフセット（直流分）は周波数の影
響を受けない安定なものとなっている。
周波数の高いアナログ波形も出力可能なように高速のＤ
Ａ変換器５が使用されるが、前述のように高速のＤＡ変
換器は通常直流レベルが不安定で、周波数に関連して直
流レベルが変わるという問題がある。しかしながら、本
発明では周波数に関連して（周波数はクロックの周波数
とアドレス・ジェネレータに与える規定値Ｎとから決ま
る）生じる直流レベルの変化分を制御演算回路２１によ
り補正してオフセット値を設定するようにしているた
め、波形に重畳したオフセット（直流分）は周波数の影
響を受けない安定なものとなっている。
【００１６】他方ＤＡ変換器２０は直流レベルを扱うた
め低速のＤＡ変換器でよい。低速のＤＡ変換器で済むと
いうことは高分解能で高精度なＤＡ変換器も容易に作成
あるいは入手でき、したがって高精度な直流分をＤＤＳ
出力波形に容易に重畳することができる。
め低速のＤＡ変換器でよい。低速のＤＡ変換器で済むと
いうことは高分解能で高精度なＤＡ変換器も容易に作成
あるいは入手でき、したがって高精度な直流分をＤＤＳ
出力波形に容易に重畳することができる。
【００１７】(2) 高精度な直流電圧発生器とする場合 第１のスイッチ１１および第２のスイッチ１７をオフ、
第３のスイッチ１９のみオンとした状態でオフセット値
を設定する。ＤＡ変換器２０の出力は増幅器１２で直流
増幅され出力されるが、増幅器１２も高精度であるた
め、端子１０からは高精度な直流電圧が発生する。な
お、この場合第３のスイッチ１９をオンにしたことによ
り出力は低インピーダンスとなる。
第３のスイッチ１９のみオンとした状態でオフセット値
を設定する。ＤＡ変換器２０の出力は増幅器１２で直流
増幅され出力されるが、増幅器１２も高精度であるた
め、端子１０からは高精度な直流電圧が発生する。な
お、この場合第３のスイッチ１９をオンにしたことによ
り出力は低インピーダンスとなる。
【００１８】
【発明の効果】以上説明したように本発明によれば、オ
フセット電圧発生に低速ではあるが高分解能で高精度な
ＤＡ変換器を使用することにより、ＤＤＳから出力され
る高速信号に対して高精度な直流分を容易に重畳するこ
とができる。また、高速ＤＡ変換器の出力の後段に第１
のスイッチを挿入し、そのスイッチをオフにすることに
より高精度な直流電圧のみを増幅して出力する高精度な
直流電圧発生器に早変わりすることもできる。更に第２
および第３のスイッチのオン・オフにより簡単に出力イ
ンピーダンスの切り替えができるという利点がある。
フセット電圧発生に低速ではあるが高分解能で高精度な
ＤＡ変換器を使用することにより、ＤＤＳから出力され
る高速信号に対して高精度な直流分を容易に重畳するこ
とができる。また、高速ＤＡ変換器の出力の後段に第１
のスイッチを挿入し、そのスイッチをオフにすることに
より高精度な直流電圧のみを増幅して出力する高精度な
直流電圧発生器に早変わりすることもできる。更に第２
および第３のスイッチのオン・オフにより簡単に出力イ
ンピーダンスの切り替えができるという利点がある。
【図１】本発明に係るファンクション・ジェネレータの
一実施例を示す要部構成図である。
一実施例を示す要部構成図である。
【図２】従来のファンクション・ジェネレータの一例を
示す要部構成図である。
示す要部構成図である。
１ アドレス・ジェネレータ ２ アダー ３ ラッチ ４ 波形メモリ ５ ＤＡ変換器 ６ ローパスフィルタ １０ 出力端子 １１ 第１のスイッチ １２ 増幅器 １３ 演算増幅器 １４，１５ 入力抵抗 １６ 帰還抵抗 １７ 第２のスイッチ １８ 抵抗 １９ 第３のスイッチ ２０ ＤＡ変換器 ２１ 制御演算回路
Claims (1)
- 【請求項１】ＤＤＳ方式により任意のアナログ波形を適
宜の周波数で発生することのできるファンクション・ジ
ェネレータにおいて、 オフセット値を設定すると共に前記周波数に関連して生
じるＤＤＳの直流的変化を補正したオフセット値も設定
することのできる機能を含む制御演算回路と、前記オフ
セット値をアナログ変換するＤＡ変換器と、 前記ＤＤＳ出力をスイッチを介して受けると共に前記Ｄ
Ａ変換器の出力を受け、適宜に増幅して出力すると共に
出力インピーダンスを切り替えることのできる増幅器を
具備し、任意波形発生の場合は前記ＤＤＳ出力とＤＡ変
換器の出力を加算増幅して送出し、直流電圧発生の場合
は増幅器の出力を低インピーダンスに切り替えると共に
前記スイッチをオフにして前記ＤＡ変換器からのオフセ
ット電圧のみを増幅して出力するように構成したことを
特徴とするファンクション・ジェネレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193324A JP3070809B2 (ja) | 1993-08-04 | 1993-08-04 | ファンクション・ジェネレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193324A JP3070809B2 (ja) | 1993-08-04 | 1993-08-04 | ファンクション・ジェネレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0744262A JPH0744262A (ja) | 1995-02-14 |
| JP3070809B2 true JP3070809B2 (ja) | 2000-07-31 |
Family
ID=16306014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5193324A Expired - Fee Related JP3070809B2 (ja) | 1993-08-04 | 1993-08-04 | ファンクション・ジェネレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070809B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2977677B1 (fr) | 2011-07-04 | 2013-08-23 | Commissariat Energie Atomique | Detection d'arcs electriques dans les installations photovoltaiques |
-
1993
- 1993-08-04 JP JP5193324A patent/JP3070809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744262A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110249533B (zh) | 用于霍尔传感器的信号处理装置以及信号处理方法 | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| KR940003926B1 (ko) | 리졸버 여자(勵磁)신호 발생장치. | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| JP3070809B2 (ja) | ファンクション・ジェネレータ | |
| US20040232970A1 (en) | Level shift circuit | |
| JP3492886B2 (ja) | オフセット補償のための回路装置 | |
| US5955979A (en) | System and method for compensating for glitch errors in a D/A converter | |
| JPH05276036A (ja) | Ａ／ｄコンバータのオフセット補償回路 | |
| JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
| EP1271781B1 (en) | Comparator circuit | |
| JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
| JP3438165B2 (ja) | カスケードａ／ｄ変換器 | |
| JPH07147518A (ja) | 線形増幅装置 | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JPS60210029A (ja) | 温度補正型ｄ／ａ変換器 | |
| GB2183953A (en) | Limiter circuit | |
| JP2568755B2 (ja) | ミュート回路 | |
| JPH10107595A (ja) | 任意波形発生器 | |
| RU1788568C (ru) | Инвертирующий усилитель | |
| JPH11261348A (ja) | 電圧増幅器 | |
| EP0727878A2 (en) | Circuit for A/D conversion of a video RF or IF signal | |
| JPH07106965A (ja) | デジタル波形発生器 | |
| JPS615625A (ja) | Ｄａコンバ−タの直線性の補正装置 | |
| JPS6315300A (ja) | 補間方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |