JPH09148934A - Ｄ／ａ変換方法 - Google Patents
Ｄ／ａ変換方法Info
- Publication number
- JPH09148934A JPH09148934A JP30005095A JP30005095A JPH09148934A JP H09148934 A JPH09148934 A JP H09148934A JP 30005095 A JP30005095 A JP 30005095A JP 30005095 A JP30005095 A JP 30005095A JP H09148934 A JPH09148934 A JP H09148934A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- data
- converter
- plural
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 本発明はＤ／Ａ変換方法に関し、特に１個の
Ｄ／Ａ変換器の後段に複数のアナログ乗算器を用いるこ
とにより、回路構成及び調整を簡略化することを目的と
する。 【解決手段】 本発明によるＤ／Ａ変換方法は、ディジ
タルデータ(1)を１個のＤ／Ａ変換器(3a)でＤ／Ａ変換
したアナログデータ(3aA)を複数のサンプルホールド回
路(10a〜10n)で保持し、各サンプルホールド回路(10a〜
10n)に接続された各アナログ乗算器(11a〜11n)からアナ
ログ出力(5a〜5n)を得る構成である。
Ｄ／Ａ変換器の後段に複数のアナログ乗算器を用いるこ
とにより、回路構成及び調整を簡略化することを目的と
する。 【解決手段】 本発明によるＤ／Ａ変換方法は、ディジ
タルデータ(1)を１個のＤ／Ａ変換器(3a)でＤ／Ａ変換
したアナログデータ(3aA)を複数のサンプルホールド回
路(10a〜10n)で保持し、各サンプルホールド回路(10a〜
10n)に接続された各アナログ乗算器(11a〜11n)からアナ
ログ出力(5a〜5n)を得る構成である。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｄ／Ａ変換方法に
関し、特に、１個のＤ／Ａ変換器の後段に複数のアナロ
グ乗算器を用いることにより、回路構成及び調整を簡略
化するための新規な改良に関する。
関し、特に、１個のＤ／Ａ変換器の後段に複数のアナロ
グ乗算器を用いることにより、回路構成及び調整を簡略
化するための新規な改良に関する。
【０００２】
【従来の技術】従来、用いられていたこの種のＤ／Ａ変
換方法としては、一般に、図２に示す方法が採用されて
いた。すなわち、図２において、所定のディジタルデー
タ１は複数の第１〜第ｎデータ保持器２ａ〜２ｎを介し
て各第１〜第ｎＤ／Ａ変換器３ａ〜３ｎに入力され、各
々基準電圧４が印加される前記各Ｄ／Ａ変換器３ａ〜３
ｎから第１〜第ｎアナログ出力５ａ〜５ｎが出力されて
いた。
換方法としては、一般に、図２に示す方法が採用されて
いた。すなわち、図２において、所定のディジタルデー
タ１は複数の第１〜第ｎデータ保持器２ａ〜２ｎを介し
て各第１〜第ｎＤ／Ａ変換器３ａ〜３ｎに入力され、各
々基準電圧４が印加される前記各Ｄ／Ａ変換器３ａ〜３
ｎから第１〜第ｎアナログ出力５ａ〜５ｎが出力されて
いた。
【０００３】
【発明が解決しようとする課題】従来のＤ／Ａ変換方法
は、以上のように構成されていたため、次のような課題
が存在していた。すなわち、各データ保持器に各々対応
してＤ／Ａ変換器が接続されていたため、データ保持器
及びＤ／Ａ変換器の数が多くなり、回路構成が複雑化し
ていた。また、Ｄ／Ａ変換器は外付部品も多く実際の動
作にはこの外付部品の時定数の調整を必要とするため、
ｎ個のＤ／Ａ変換器を用いると、各々の調整作業に多大
の労力と時間を必要とすると共に、各Ｄ／Ａ変換器の出
力レベルを均一化することは極めて困難なことであっ
た。
は、以上のように構成されていたため、次のような課題
が存在していた。すなわち、各データ保持器に各々対応
してＤ／Ａ変換器が接続されていたため、データ保持器
及びＤ／Ａ変換器の数が多くなり、回路構成が複雑化し
ていた。また、Ｄ／Ａ変換器は外付部品も多く実際の動
作にはこの外付部品の時定数の調整を必要とするため、
ｎ個のＤ／Ａ変換器を用いると、各々の調整作業に多大
の労力と時間を必要とすると共に、各Ｄ／Ａ変換器の出
力レベルを均一化することは極めて困難なことであっ
た。
【０００４】本発明は、以上のような課題を解決するた
めになされたもので、特に、１個のＤ／Ａ変換器の後段
に複数のアナログ乗算器を用いることにより、回路構成
及び調整を簡略化するようにしたＤ／Ａ変換方法を提供
することを目的とする。
めになされたもので、特に、１個のＤ／Ａ変換器の後段
に複数のアナログ乗算器を用いることにより、回路構成
及び調整を簡略化するようにしたＤ／Ａ変換方法を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるＤ／Ａ変換
方法は、ディジタルデータをＤ／Ａ変換し、交流の複数
のアナログ出力を得るようにしたＤ／Ａ変換方法におい
て、前記ディジタルデータを１個のＤ／Ａ変換器でＤ／
Ａ変換したアナログデータを複数のサンプルホールド回
路で保持し、前記各サンプルホールド回路に接続された
各アナログ乗算器から前記交流のアナログ出力を得る方
法である。
方法は、ディジタルデータをＤ／Ａ変換し、交流の複数
のアナログ出力を得るようにしたＤ／Ａ変換方法におい
て、前記ディジタルデータを１個のＤ／Ａ変換器でＤ／
Ａ変換したアナログデータを複数のサンプルホールド回
路で保持し、前記各サンプルホールド回路に接続された
各アナログ乗算器から前記交流のアナログ出力を得る方
法である。
【０００６】従って、本発明によるＤ／Ａ変換方法にお
いては、１個のＤ／Ａ変換器でＤ／Ａ変換された共通の
アナログデータが、複数のサンプルホールドを介して各
アナログ乗算器に入力され、各アナログ乗算器から各々
従来と同じ交流のアナログ出力を得ることができる。
いては、１個のＤ／Ａ変換器でＤ／Ａ変換された共通の
アナログデータが、複数のサンプルホールドを介して各
アナログ乗算器に入力され、各アナログ乗算器から各々
従来と同じ交流のアナログ出力を得ることができる。
【０００７】
【発明の実施の形態】以下、図面と共に本発明によるＤ
／Ａ変換方法の好適な実施の形態について詳細に説明す
る。なお、従来例と同一又は同等部分には同一符号を付
して説明する。図１において、所定のディジタルデータ
１は１個のデータ保持器２ａを介して１個のＤ／Ａ変換
器３ａに入力されてＤ／Ａ変換され、Ｄ／Ａ変換後のア
ナログデータ３ａＡは、周知の回路構成よりなる第１〜
第ｎサンプルホールド回路１０ａ〜１０ｎにて保持され
た後に、基準電圧４が印加された周知の回路構成よりな
る第１〜第ｎアナログ乗算器１１ａ〜１１ｎに入力され
る。前記各アナログ乗算器１１ａ〜１１ｎからは第１〜
第ｎアナログ出力５ａ〜５ｎを得ることができる。従っ
て、１個の共通のＤ／Ａ変換器３ａから得られた共通の
アナログデータ３ａＡを用いて複数の従来と同様の交流
のアナログ出力５ａ〜５ｎを得ることができる。
／Ａ変換方法の好適な実施の形態について詳細に説明す
る。なお、従来例と同一又は同等部分には同一符号を付
して説明する。図１において、所定のディジタルデータ
１は１個のデータ保持器２ａを介して１個のＤ／Ａ変換
器３ａに入力されてＤ／Ａ変換され、Ｄ／Ａ変換後のア
ナログデータ３ａＡは、周知の回路構成よりなる第１〜
第ｎサンプルホールド回路１０ａ〜１０ｎにて保持され
た後に、基準電圧４が印加された周知の回路構成よりな
る第１〜第ｎアナログ乗算器１１ａ〜１１ｎに入力され
る。前記各アナログ乗算器１１ａ〜１１ｎからは第１〜
第ｎアナログ出力５ａ〜５ｎを得ることができる。従っ
て、１個の共通のＤ／Ａ変換器３ａから得られた共通の
アナログデータ３ａＡを用いて複数の従来と同様の交流
のアナログ出力５ａ〜５ｎを得ることができる。
【０００８】
【発明の効果】本発明によるＤ／Ａ変換方法は、以上の
ように構成されているため、次のような効果を得ること
ができる。すなわち、ディジタルデータを１個のＤ／Ａ
変換器でＤ／Ａ変換して得たアナログデータを複数のサ
ンプルホールド回路及びアナログ乗算器を介して交流の
アナログ出力を得ることができ、回路構成の簡素化及び
Ｄ／Ａ変換器の調整を省力化することができる。
ように構成されているため、次のような効果を得ること
ができる。すなわち、ディジタルデータを１個のＤ／Ａ
変換器でＤ／Ａ変換して得たアナログデータを複数のサ
ンプルホールド回路及びアナログ乗算器を介して交流の
アナログ出力を得ることができ、回路構成の簡素化及び
Ｄ／Ａ変換器の調整を省力化することができる。
【図１】本発明によるＤ／Ａ変換方法を示すブロック図
である。
である。
【図２】従来方法を示すブロック図である。
１ ディジタルデータ ３ａ Ｄ／Ａ変換器 ３ａＡ アナログデータ ５ａ〜５ｎ アナログ出力 １０ａ〜１０ｎ サンプルホールド回路 １１ａ〜１１ｎ アナログ乗算器
Claims (1)
- 【請求項１】 ディジタルデータ(1)をＤ／Ａ変換し、
交流の複数のアナログ出力(5a〜5n)を得るようにしたＤ
／Ａ変換方法において、前記ディジタルデータ(1)を１
個のＤ／Ａ変換器(3a)でＤ／Ａ変換したアナログデータ
(3aA)を複数のサンプルホールド回路(10a〜10n)で保持
し、前記各サンプルホールド回路(10a〜10n)に接続され
た各アナログ乗算器(11a〜11n)から前記交流のアナログ
出力(5a〜5n)を得ることを特徴とするＤ／Ａ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30005095A JPH09148934A (ja) | 1995-11-17 | 1995-11-17 | Ｄ／ａ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30005095A JPH09148934A (ja) | 1995-11-17 | 1995-11-17 | Ｄ／ａ変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148934A true JPH09148934A (ja) | 1997-06-06 |
Family
ID=17880101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30005095A Pending JPH09148934A (ja) | 1995-11-17 | 1995-11-17 | Ｄ／ａ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148934A (ja) |
-
1995
- 1995-11-17 JP JP30005095A patent/JPH09148934A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09148934A (ja) | Ｄ／ａ変換方法 | |
| JPH02306722A (ja) | Ｄ／ａ変換装置 | |
| US6590515B1 (en) | Mixing digital to analog converter | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JPS61256826A (ja) | Ｄ／ａコンバ−タ | |
| JPH08274642A (ja) | Ｄａコンバ−タおよびｄａコンバ−タ装置 | |
| JP3056867B2 (ja) | Ｄ／ａ変換装置 | |
| JPS59105714A (ja) | アナログ−デジタル変換装置 | |
| JPH03238923A (ja) | Ａ／ｄ変換装置 | |
| JPS63143624A (ja) | 多点アナログ信号入力方式 | |
| JPH066222A (ja) | Ａ／ｄ変換器 | |
| JPH04172720A (ja) | Ｄ／ａ変換器 | |
| JPS61273011A (ja) | 可変クロツク発生装置 | |
| JPH09246928A (ja) | マルチプレクサ | |
| JPH09161400A (ja) | スクランブル解除回路 | |
| JPH10333882A (ja) | Ａ／ｄ変換器および半導体集積回路 | |
| JPH11251908A (ja) | Ａ／ｄ変換器およびｄ／ａ変換器 | |
| JPH0191396A (ja) | シフトレジスタ | |
| JPH02265326A (ja) | 逐次比較型ａ／ｄコンバータ | |
| JPH02268522A (ja) | Ａ／ｄコンバータ | |
| JPS5812423A (ja) | 多入力デジタル・アナログ変換方式 | |
| JPS61179619A (ja) | 信号変換器 | |
| JPH04306919A (ja) | Ａ−ｄ変換装置 | |
| JPS61242120A (ja) | Ｄ−ａ変換回路 | |
| JPH05259916A (ja) | 電流加算型ｄ／ａ変換器 |