JPH09149363A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH09149363A JPH09149363A JP7307483A JP30748395A JPH09149363A JP H09149363 A JPH09149363 A JP H09149363A JP 7307483 A JP7307483 A JP 7307483A JP 30748395 A JP30748395 A JP 30748395A JP H09149363 A JPH09149363 A JP H09149363A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- memory
- input
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【構成】 タイムラプスモードにおいて、第１セレクタ
１８で選択された映像信号に同期信号発生器４４からの
複合同期信号が付加される。この映像信号はタイムラプ
スＶＴＲ１４のビデオ回路５０に与えられ、そこにおい
て垂直同期信号が取り出される。そして、この垂直同期
信号に基づいてサーボ回路５２において書込制御信号が
生成される。この制御信号はフレームスイッチ回路１２
に与えられ、これによりメモリ３２への書き込みが制御
される。 【効果】 タイムラプスＶＴＲからの書込制御信号によ
ってフレームスイッチ回路におけるメモリへの書込タイ
ミングを管理するようにしたので、書き込みと読み出し
の追い越しは防止できる。よって、タイムラプスモ−ド
における画像の見づらさは解消される。
１８で選択された映像信号に同期信号発生器４４からの
複合同期信号が付加される。この映像信号はタイムラプ
スＶＴＲ１４のビデオ回路５０に与えられ、そこにおい
て垂直同期信号が取り出される。そして、この垂直同期
信号に基づいてサーボ回路５２において書込制御信号が
生成される。この制御信号はフレームスイッチ回路１２
に与えられ、これによりメモリ３２への書き込みが制御
される。 【効果】 タイムラプスＶＴＲからの書込制御信号によ
ってフレームスイッチ回路におけるメモリへの書込タイ
ミングを管理するようにしたので、書き込みと読み出し
の追い越しは防止できる。よって、タイムラプスモ−ド
における画像の見づらさは解消される。
Description
【０００１】
【産業上の利用分野】この発明は映像信号処理装置に関
し、特にたとえば、複数のカメラ入力映像信号をメモリ
から読み出して時分割的に出力するフレームスイッチ回
路と、その出力映像信号を連続または間欠（タイムラプ
ス）的に録画し得るタイムラプスＶＴＲとを備える、映
像信号処理装置に関する。
し、特にたとえば、複数のカメラ入力映像信号をメモリ
から読み出して時分割的に出力するフレームスイッチ回
路と、その出力映像信号を連続または間欠（タイムラプ
ス）的に録画し得るタイムラプスＶＴＲとを備える、映
像信号処理装置に関する。
【０００２】
【従来の技術】従来のこの種の映像信号処理装置は、複
数の映像信号を切り換えて時分割により出力するフレー
ムスイッチ回路とタイムラプスＶＴＲとを一体化または
組み合わせて構成され、書き込みと読み出しが同時に非
同期で実施できるメモリに複数の入力映像信号を記録
し、映像信号の書き込みを入力映像信号に同期して行う
とともに、メモリからの読み出しを独立した同期信号発
生器からの同期信号に従って行うことによって同期合わ
せをしていた。
数の映像信号を切り換えて時分割により出力するフレー
ムスイッチ回路とタイムラプスＶＴＲとを一体化または
組み合わせて構成され、書き込みと読み出しが同時に非
同期で実施できるメモリに複数の入力映像信号を記録
し、映像信号の書き込みを入力映像信号に同期して行う
とともに、メモリからの読み出しを独立した同期信号発
生器からの同期信号に従って行うことによって同期合わ
せをしていた。
【０００３】
【発明が解決しようとする課題】しかし、上述の映像信
号処理装置では、読み出しの途中の信号に書き込みと読
み出しの追い越しが起こり、画像がいわゆる胴切れとな
る欠点があった。このために録画間隔が短いタイムラプ
スモード設定時には映像信号を時分割的に出力させるこ
とができなかった。
号処理装置では、読み出しの途中の信号に書き込みと読
み出しの追い越しが起こり、画像がいわゆる胴切れとな
る欠点があった。このために録画間隔が短いタイムラプ
スモード設定時には映像信号を時分割的に出力させるこ
とができなかった。
【０００４】また、非同期の複数の映像信号を同期を合
わせてフィールド単位で切り換えるためには、２フィー
ルド以上のメモリを必要とするとともに、３フィールド
毎に高速スイッチングさせるのが一般的であり、さらに
高速にスイッチングさせるためには、メモリや周辺回路
を多く要し、コスト高となる欠点があった。それゆえ
に、この発明の主たる目的は、タイムラプスモードにお
ける画像の見づらさを可及的改善し、かつ、簡単な回路
構成でスイッチング速度の高速化が図れる、映像信号処
理装置を提供することである。
わせてフィールド単位で切り換えるためには、２フィー
ルド以上のメモリを必要とするとともに、３フィールド
毎に高速スイッチングさせるのが一般的であり、さらに
高速にスイッチングさせるためには、メモリや周辺回路
を多く要し、コスト高となる欠点があった。それゆえ
に、この発明の主たる目的は、タイムラプスモードにお
ける画像の見づらさを可及的改善し、かつ、簡単な回路
構成でスイッチング速度の高速化が図れる、映像信号処
理装置を提供することである。
【０００５】
【課題を解決するための手段】この発明は、複数の入力
映像信号をフィールド毎にメモリに記憶して時分割的に
出力するフレームスイッチ手段と、入力映像信号を時間
方向に間引いて間欠的にメモリに記憶するタイムラプス
手段とを備える映像信号処理装置において、タイムラプ
ス手段は入力映像信号または同期信号発生器からの基準
同期信号からメモリへの書き込みを規制する制御信号を
出力する書込制御手段を備え、書込制御手段からの制御
信号をフレームスイッチ手段に入力してメモリを制御す
るようにしたことを特徴とする、映像信号処理装置であ
る。
映像信号をフィールド毎にメモリに記憶して時分割的に
出力するフレームスイッチ手段と、入力映像信号を時間
方向に間引いて間欠的にメモリに記憶するタイムラプス
手段とを備える映像信号処理装置において、タイムラプ
ス手段は入力映像信号または同期信号発生器からの基準
同期信号からメモリへの書き込みを規制する制御信号を
出力する書込制御手段を備え、書込制御手段からの制御
信号をフレームスイッチ手段に入力してメモリを制御す
るようにしたことを特徴とする、映像信号処理装置であ
る。
【０００６】
【作用】タイムラプスモードが設定されると、第２選択
手段において選択された第２入力映像信号は加算器に入
力され、同期信号発生器からの複合同期信号と入力映像
信号とが加算される。この第２映像信号は、カメラ番号
が付加された後、タイムラプスＶＴＲに与えられる。そ
して、ビデオ回路において第２映像信号から垂直同期信
号（ＶＤ）が取り出され、この同期信号（ＶＤ）および
シスコンからのモード別のＲＯＭパターンから、書込制
御手段は書込制御信号（ＷＭＷ）およびタイムラプスの
録画周期を決定する記録制御信号（ＲＥＣ ＧＡＴＥ）
を生成する。
手段において選択された第２入力映像信号は加算器に入
力され、同期信号発生器からの複合同期信号と入力映像
信号とが加算される。この第２映像信号は、カメラ番号
が付加された後、タイムラプスＶＴＲに与えられる。そ
して、ビデオ回路において第２映像信号から垂直同期信
号（ＶＤ）が取り出され、この同期信号（ＶＤ）および
シスコンからのモード別のＲＯＭパターンから、書込制
御手段は書込制御信号（ＷＭＷ）およびタイムラプスの
録画周期を決定する記録制御信号（ＲＥＣ ＧＡＴＥ）
を生成する。
【０００７】この書込制御信号（ＷＭＷ）および記録制
御信号（ＲＥＣ ＧＡＴＥ）は、フレームスイッチ手段
に供され、書込制御信号（ＷＭＷ）に従って入力映像信
号がメモリに書き込まれる。つまり、記録制御信号（Ｒ
ＥＣ ＧＡＴＥ）による録画タイミングよりも前でメモ
リへの書き込みを実施するように制御される。一方、連
続録画モードが設定されると、第１選択手段は複数の入
力映像信号の中から第１入力映像信号（主信号）を選択
し、第２選択手段によってメモリから読み出された第２
入力映像信号（従信号）に主信号の垂直同期信号（Ｖ
Ｄ）が付加される。切換手段において第１映像信号（主
信号）と第２映像信号（従信号）とが交互に切り換えら
れ、タイムラプスＶＴＲに入力される。
御信号（ＲＥＣ ＧＡＴＥ）は、フレームスイッチ手段
に供され、書込制御信号（ＷＭＷ）に従って入力映像信
号がメモリに書き込まれる。つまり、記録制御信号（Ｒ
ＥＣ ＧＡＴＥ）による録画タイミングよりも前でメモ
リへの書き込みを実施するように制御される。一方、連
続録画モードが設定されると、第１選択手段は複数の入
力映像信号の中から第１入力映像信号（主信号）を選択
し、第２選択手段によってメモリから読み出された第２
入力映像信号（従信号）に主信号の垂直同期信号（Ｖ
Ｄ）が付加される。切換手段において第１映像信号（主
信号）と第２映像信号（従信号）とが交互に切り換えら
れ、タイムラプスＶＴＲに入力される。
【０００８】そして、タイムラプスＶＴＲのサーボ回路
において、垂直同期信号（ＶＤ）が取り出され、この同
期信号（ＶＤ）から書込制御信号（ＷＭＷ）が生成され
る。この書込制御信号（ＷＭＷ）はフレームスイッチ手
段に与えられ、この制御信号に従って入力映像信号の書
き込みおよび読み出しが制御される。
において、垂直同期信号（ＶＤ）が取り出され、この同
期信号（ＶＤ）から書込制御信号（ＷＭＷ）が生成され
る。この書込制御信号（ＷＭＷ）はフレームスイッチ手
段に与えられ、この制御信号に従って入力映像信号の書
き込みおよび読み出しが制御される。
【０００９】
【発明の効果】この発明によれば、フレームスイッチ手
段においてタイムラプス手段からの書込制御信号に基づ
いてメモリへの書き込みを制御するようにしたので、書
き込みと読み出しの追い越しは防止できる。また、複数
の入力映像信号の中から重点的に録画する映像信号（主
信号）を決定し、この主信号と主信号以外の映像信号
（従信号）とを１フィールド毎に交互に切り換えて出力
するようにしたので、高速スイッチングが可能となる。
段においてタイムラプス手段からの書込制御信号に基づ
いてメモリへの書き込みを制御するようにしたので、書
き込みと読み出しの追い越しは防止できる。また、複数
の入力映像信号の中から重点的に録画する映像信号（主
信号）を決定し、この主信号と主信号以外の映像信号
（従信号）とを１フィールド毎に交互に切り換えて出力
するようにしたので、高速スイッチングが可能となる。
【００１０】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１１】
【実施例】図１を参照して、この実施例の映像信号処理
装置１０は、入力映像信号の１ライン中のたとえば輝度
信号および色信号を時間圧縮して多重するフレームスイ
ッチ回路１２と、たとえば３フィールドに１回録画とい
う具合に間欠的に録画することのできるタイムラプスＶ
ＴＲ１４とを含む。図１に示すように、このフレームス
イッチ回路１２とタイムラプスＶＴＲ１４は、互いに信
号のやりとりが可能なようにインタフェースされる。
装置１０は、入力映像信号の１ライン中のたとえば輝度
信号および色信号を時間圧縮して多重するフレームスイ
ッチ回路１２と、たとえば３フィールドに１回録画とい
う具合に間欠的に録画することのできるタイムラプスＶ
ＴＲ１４とを含む。図１に示すように、このフレームス
イッチ回路１２とタイムラプスＶＴＲ１４は、互いに信
号のやりとりが可能なようにインタフェースされる。
【００１２】入力端子１６から入力された複数の映像信
号つまりカメラ１〜カメラ４からの映像信号は、この実
施例において、第１セレクタ１８および第２セレクタ２
０に与えられる。第１セレクタ１８および第２セレクタ
２０は、マイコン２２（メモリコントローラ２８）によ
って複数の映像信号の１つを選択的に出力する。第１セ
レクタ１８において選択された入力映像信号は、Ａ／Ｄ
変換器２４によってディジタル変換されるとともに、同
期分離回路２６に与えられ垂直同期信号（ＶＤ）が取り
出される。この垂直同期信号（ＶＤ）は、フィールドメ
モリ３２への書き込みを制御するメモリコントローラ２
８およびＯＤＤ／ＥＶＥＮ判別回路３０に入力される。
メモリコントローラ２８は、ディジタル変換された入力
映像信号をフィールドメモリ３２に書き込むための書込
アドレスを生成し、この書込アドレスに従って第１セレ
クタ１８で選択された映像信号がフィールドメモリ３２
に記録される。ＯＤＤ／ＥＶＥＮ判別回路３０は、奇数
（ＯＤＤ）フィールドまたは偶数（ＥＶＥＮ）フィール
ドを判別する。
号つまりカメラ１〜カメラ４からの映像信号は、この実
施例において、第１セレクタ１８および第２セレクタ２
０に与えられる。第１セレクタ１８および第２セレクタ
２０は、マイコン２２（メモリコントローラ２８）によ
って複数の映像信号の１つを選択的に出力する。第１セ
レクタ１８において選択された入力映像信号は、Ａ／Ｄ
変換器２４によってディジタル変換されるとともに、同
期分離回路２６に与えられ垂直同期信号（ＶＤ）が取り
出される。この垂直同期信号（ＶＤ）は、フィールドメ
モリ３２への書き込みを制御するメモリコントローラ２
８およびＯＤＤ／ＥＶＥＮ判別回路３０に入力される。
メモリコントローラ２８は、ディジタル変換された入力
映像信号をフィールドメモリ３２に書き込むための書込
アドレスを生成し、この書込アドレスに従って第１セレ
クタ１８で選択された映像信号がフィールドメモリ３２
に記録される。ＯＤＤ／ＥＶＥＮ判別回路３０は、奇数
（ＯＤＤ）フィールドまたは偶数（ＥＶＥＮ）フィール
ドを判別する。
【００１３】一方、第２セレクタ２０において選択され
た入力映像信号は、同期分離回路３４に与えられるとと
もに、切換スイッチ３６に入力され、切換スイッチ３６
において第１セレクタ１８で選択された映像信号と第２
セレクタ２０で選択された映像信号とが切り換えられ
る。同期分離回路３４に入力された映像信号は、同期分
離され垂直同期信号（ＶＤ）が取り出され、この同期信
号（ＶＤ）は切換スイッチ３８を介して、メモリコント
ローラ２８およびフィールドメモリ３２からの読出タイ
ミングを制御するメモリコントローラ４０に与えられ
る。
た入力映像信号は、同期分離回路３４に与えられるとと
もに、切換スイッチ３６に入力され、切換スイッチ３６
において第１セレクタ１８で選択された映像信号と第２
セレクタ２０で選択された映像信号とが切り換えられ
る。同期分離回路３４に入力された映像信号は、同期分
離され垂直同期信号（ＶＤ）が取り出され、この同期信
号（ＶＤ）は切換スイッチ３８を介して、メモリコント
ローラ２８およびフィールドメモリ３２からの読出タイ
ミングを制御するメモリコントローラ４０に与えられ
る。
【００１４】切換スイッチ３８からの垂直同期信号（Ｖ
Ｄ）は加算器４２に入力され、そこにおいて、Ｄ／Ａ変
換器４６によってアナログ変換された第１セレクタ１８
からの出力映像信号に垂直同期信号（ＶＤ）が付加され
る。なお、タイムラプスＶＴＲ１４がタイムラプスモー
ドを選択した場合、切換スイッチ３８はＨ端子側に接続
され、同期信号発生器４４からの複合同期信号が、垂直
同期信号（ＶＤ）に変わってメモリコントローラ２８お
よび４０さらに加算器４２に与えられる。
Ｄ）は加算器４２に入力され、そこにおいて、Ｄ／Ａ変
換器４６によってアナログ変換された第１セレクタ１８
からの出力映像信号に垂直同期信号（ＶＤ）が付加され
る。なお、タイムラプスＶＴＲ１４がタイムラプスモー
ドを選択した場合、切換スイッチ３８はＨ端子側に接続
され、同期信号発生器４４からの複合同期信号が、垂直
同期信号（ＶＤ）に変わってメモリコントローラ２８お
よび４０さらに加算器４２に与えられる。
【００１５】切換スイッチ３６において選択された映像
信号は、エンコーダ４８によってカメラ番号（ＩＤ）が
付加され、タイムラプスＶＴＲ１４のビデオ回路５０に
与えられる。ビデオ回路５０において映像信号から垂直
同期信号（ＶＤ）が取り出され、この同期信号（ＶＤ）
およびシスコン５４からのモード別の制御信号に従っ
て、サーボ回路５２は、書込制御信号（ＷＭＷ）および
タイムラプスモードにおける録画周期を決定する記録制
御信号（ＲＥＣ ＧＡＴＥ）を生成する。
信号は、エンコーダ４８によってカメラ番号（ＩＤ）が
付加され、タイムラプスＶＴＲ１４のビデオ回路５０に
与えられる。ビデオ回路５０において映像信号から垂直
同期信号（ＶＤ）が取り出され、この同期信号（ＶＤ）
およびシスコン５４からのモード別の制御信号に従っ
て、サーボ回路５２は、書込制御信号（ＷＭＷ）および
タイムラプスモードにおける録画周期を決定する記録制
御信号（ＲＥＣ ＧＡＴＥ）を生成する。
【００１６】すなわち、図２を参照して、モノマルチ回
路５８は、記録制御信号（ＲＥＣＧＡＴＥ）を垂直同期
信号（ＶＤ）より前で切り換えるようにするため、垂直
同期信号（ＶＤ）を遅延させた信号（ＭＭ）を生成す
る。信号（ＭＭ）は、たとえば、Ｄフリップフロップ６
０ａ，６０ｂおよび６０ｃから構成される３進リングカ
ウンタに入力され、それにより各々のＤフリップフロッ
プからは、図３に示すように、信号Ｑ1 ，Ｑ2 およびＱ
3 が出力される。そして、ＡＮＤゲート６２ａおよび６
２ｂ、さらにＯＲゲート６４によって、図３に示す書込
制御信号（ＷＭＷ）が生成される。
路５８は、記録制御信号（ＲＥＣＧＡＴＥ）を垂直同期
信号（ＶＤ）より前で切り換えるようにするため、垂直
同期信号（ＶＤ）を遅延させた信号（ＭＭ）を生成す
る。信号（ＭＭ）は、たとえば、Ｄフリップフロップ６
０ａ，６０ｂおよび６０ｃから構成される３進リングカ
ウンタに入力され、それにより各々のＤフリップフロッ
プからは、図３に示すように、信号Ｑ1 ，Ｑ2 およびＱ
3 が出力される。そして、ＡＮＤゲート６２ａおよび６
２ｂ、さらにＯＲゲート６４によって、図３に示す書込
制御信号（ＷＭＷ）が生成される。
【００１７】また、タイムラプスモードにおける録画周
期を決定する記録制御信号（ＲＥＣＧＡＴＥ）は、切換
スイッチ６６ａを介して、ビデオ回路５０およびフレー
ムスイッチ回路１２に与えられる。この記録制御信号
（ＲＥＣ ＧＡＴＥ）は書込制御信号（ＷＭＷ）をトグ
ルした信号である。なお、連続録画モードが設定された
場合には、切換スイッチ６６ａおよび６６ｂはＬ端子側
に接続され、書込制御信号（ＷＭＷ）はモノマルチ回路
５８からの出力信号（ＭＭ）を分周することによって生
成される。
期を決定する記録制御信号（ＲＥＣＧＡＴＥ）は、切換
スイッチ６６ａを介して、ビデオ回路５０およびフレー
ムスイッチ回路１２に与えられる。この記録制御信号
（ＲＥＣ ＧＡＴＥ）は書込制御信号（ＷＭＷ）をトグ
ルした信号である。なお、連続録画モードが設定された
場合には、切換スイッチ６６ａおよび６６ｂはＬ端子側
に接続され、書込制御信号（ＷＭＷ）はモノマルチ回路
５８からの出力信号（ＭＭ）を分周することによって生
成される。
【００１８】このように、サーボ回路５２において生成
された書込制御信号（ＷＭＷ）および記録制御信号（Ｒ
ＥＣ ＧＡＴＥ）は、フレームスイッチ回路１２のマイ
コン２２に与えられ、これによりマイコン２２は、タイ
ムラプスＶＴＲ１４のモードを判別するとともに、各モ
ードに応じた制御信号を出力する。すなわち、図４を参
照して、マイコン２２は、ステップＳ１において、電源
投入時に図示しないタイムカウンタおよびＳＷ ＯＵＴ
カウンタをリセットする。このタイムカウンタは、図５
に示すステップＳ５〜ステップＳ２１のＳＷ ＯＵＴを
見るルーチンを何回使用したかをカウントするカウンタ
であり、ＳＷ ＯＵＴカウンタは、タイムラプスＶＴＲ
１４から出力されるＳＷ ＯＵＴすなわち記録制御信号
（ＲＥＣ ＧＡＴＥ）が、フレームスイッチ回路１２に
何回入力されたかをカウントする。
された書込制御信号（ＷＭＷ）および記録制御信号（Ｒ
ＥＣ ＧＡＴＥ）は、フレームスイッチ回路１２のマイ
コン２２に与えられ、これによりマイコン２２は、タイ
ムラプスＶＴＲ１４のモードを判別するとともに、各モ
ードに応じた制御信号を出力する。すなわち、図４を参
照して、マイコン２２は、ステップＳ１において、電源
投入時に図示しないタイムカウンタおよびＳＷ ＯＵＴ
カウンタをリセットする。このタイムカウンタは、図５
に示すステップＳ５〜ステップＳ２１のＳＷ ＯＵＴを
見るルーチンを何回使用したかをカウントするカウンタ
であり、ＳＷ ＯＵＴカウンタは、タイムラプスＶＴＲ
１４から出力されるＳＷ ＯＵＴすなわち記録制御信号
（ＲＥＣ ＧＡＴＥ）が、フレームスイッチ回路１２に
何回入力されたかをカウントする。
【００１９】続いて、ステップＳ３において、キー入力
によるモード設定情報がプレイバック（ＰＢ）モードで
あるか録画（ＲＥＣ）モードであるかを判断し、録画モ
ードであれば、ステップＳ５においてＳＷ ＯＵＴが検
出される。プレイバックモードである場合には、ステッ
プＳ２３において再びキー入力情報つまりカメラ選択お
よびＰＢ／ＲＥＣの再入力情報等が取り込まれ、ステッ
プＳ２５でこのキー入力情報に応じたデータが出力され
る。
によるモード設定情報がプレイバック（ＰＢ）モードで
あるか録画（ＲＥＣ）モードであるかを判断し、録画モ
ードであれば、ステップＳ５においてＳＷ ＯＵＴが検
出される。プレイバックモードである場合には、ステッ
プＳ２３において再びキー入力情報つまりカメラ選択お
よびＰＢ／ＲＥＣの再入力情報等が取り込まれ、ステッ
プＳ２５でこのキー入力情報に応じたデータが出力され
る。
【００２０】キー入力により録画モードが設定される
と、図５のステップＳ７において、タイムカウンタがイ
ンクリメントされるとともに、ステップＳ９においてフ
レームスイッチ回路１２にＳＷ ＯＵＴ（ＲＥＣ ＧＡ
ＴＥ）が入力されたかどうか判断する。記録制御信号
（ＲＥＣ ＧＡＴＥ）がたとえばハイレベルであるとき
マイコン２２は“入力あり”と判断し、ステップＳ１１
でＳＷ ＯＵＴカウンタをインクリメントさせる。そし
て、ステップＳ１３においてタイムカウンタのカウント
値がたとえば１０回（１００msec）であるか判断し、
“ＹＥＳ”である場合には、ステップＳ１５でカウント
値がリセットされる。
と、図５のステップＳ７において、タイムカウンタがイ
ンクリメントされるとともに、ステップＳ９においてフ
レームスイッチ回路１２にＳＷ ＯＵＴ（ＲＥＣ ＧＡ
ＴＥ）が入力されたかどうか判断する。記録制御信号
（ＲＥＣ ＧＡＴＥ）がたとえばハイレベルであるとき
マイコン２２は“入力あり”と判断し、ステップＳ１１
でＳＷ ＯＵＴカウンタをインクリメントさせる。そし
て、ステップＳ１３においてタイムカウンタのカウント
値がたとえば１０回（１００msec）であるか判断し、
“ＹＥＳ”である場合には、ステップＳ１５でカウント
値がリセットされる。
【００２１】続いてステップＳ１７でＳＷ ＯＵＴカウ
ンタが“１”以上であるか判断され、カウント値（ＮＳ
Ｗ）が“１”以上であるときマイコン２２はタイムラプ
スモードであると判断し、ステップＳ２１でタイムラプ
スのビット（フラグ）が“Ｈ”に設定される。また、カ
ウント値が“０”であるときには、ステップＳ１９にお
いてタイムラプスのフラグビットが“Ｌ”に設定され
る。
ンタが“１”以上であるか判断され、カウント値（ＮＳ
Ｗ）が“１”以上であるときマイコン２２はタイムラプ
スモードであると判断し、ステップＳ２１でタイムラプ
スのビット（フラグ）が“Ｈ”に設定される。また、カ
ウント値が“０”であるときには、ステップＳ１９にお
いてタイムラプスのフラグビットが“Ｌ”に設定され
る。
【００２２】このようにＳＷ ＯＵＴ（ＲＥＣ ＧＡＴ
Ｅ）の間隔をカウントすることによって録画パターンが
判別される。そして、ステップＳ２３で再びキー入力が
取り込まれ、ビット（フラグ）設定された後、ステップ
Ｓ２５においてメモリコントローラ２８に対してモード
情報やカメラ選択番号といったデータ（ビット）が出力
される。以上のステップＳ１〜Ｓ２５の処理が１０msec
のインターバルで実施される。
Ｅ）の間隔をカウントすることによって録画パターンが
判別される。そして、ステップＳ２３で再びキー入力が
取り込まれ、ビット（フラグ）設定された後、ステップ
Ｓ２５においてメモリコントローラ２８に対してモード
情報やカメラ選択番号といったデータ（ビット）が出力
される。以上のステップＳ１〜Ｓ２５の処理が１０msec
のインターバルで実施される。
【００２３】マイコン２２から出力されたモード情報ま
たはカメラ選択番号等のシリアルデータはメモリコント
ローラ２８に入力され、各モード信号としてゲートアレ
イ内のモードの切り換えに用いられる。すなわち、図６
を参照して、マイコン２２からのシリアルデータはシリ
アルパラレル変換器６８でパラレル変換され、複数のレ
ジスタから構成されるレジスタ部７０に記録される。
たはカメラ選択番号等のシリアルデータはメモリコント
ローラ２８に入力され、各モード信号としてゲートアレ
イ内のモードの切り換えに用いられる。すなわち、図６
を参照して、マイコン２２からのシリアルデータはシリ
アルパラレル変換器６８でパラレル変換され、複数のレ
ジスタから構成されるレジスタ部７０に記録される。
【００２４】たとえば、タイムラプスモードが指定する
デ−タがマイコン２２からメモリコントロ−ラ２８に与
えられると、Ｄフリップフロップ７２ａにおいて、書込
制御信号（ＷＭＷ）は、第１セレクタ１８で選択された
映像信号の垂直同期信号（ＶＤ）をラッチ信号として、
ラッチ保持される。Ｄフリップフロップ７２ａからの出
力信号（ＷＭＷ）は、ＯＤＤ／ＥＶＥＮ判別回路３０か
ら出力される信号（Ｏ／Ｅ）および書き込み用の信号
（Ｏ／Ｅ）を入力とするＥＸ ＯＲゲート７６の出力信
号とともにＯＲゲート７４に与えられる。したがって、
ＯＲゲート７４からは、図７に示すように、書き込みを
許可するイネーブル信号（ＷＥ）がメモリ３２に対して
出力される。書き込み用の信号（Ｏ／Ｅ）はイネーブル
信号（ＷＥ）の立ち上がりで分周したものである。この
イネーブル信号（ＷＥ）はたとえば２ビットのバイナリ
カウンタ８２に入力され、このカウンタ８２からの出力
信号に従って第１セレクタ１８が切り換えられる。
デ−タがマイコン２２からメモリコントロ−ラ２８に与
えられると、Ｄフリップフロップ７２ａにおいて、書込
制御信号（ＷＭＷ）は、第１セレクタ１８で選択された
映像信号の垂直同期信号（ＶＤ）をラッチ信号として、
ラッチ保持される。Ｄフリップフロップ７２ａからの出
力信号（ＷＭＷ）は、ＯＤＤ／ＥＶＥＮ判別回路３０か
ら出力される信号（Ｏ／Ｅ）および書き込み用の信号
（Ｏ／Ｅ）を入力とするＥＸ ＯＲゲート７６の出力信
号とともにＯＲゲート７４に与えられる。したがって、
ＯＲゲート７４からは、図７に示すように、書き込みを
許可するイネーブル信号（ＷＥ）がメモリ３２に対して
出力される。書き込み用の信号（Ｏ／Ｅ）はイネーブル
信号（ＷＥ）の立ち上がりで分周したものである。この
イネーブル信号（ＷＥ）はたとえば２ビットのバイナリ
カウンタ８２に入力され、このカウンタ８２からの出力
信号に従って第１セレクタ１８が切り換えられる。
【００２５】一方、連続録画モードが指定されると、図
６に示す切換スイッチ８０ａ〜８０ｄはＬ端子側に切り
換えられ、Ｄフリップフロップ７２ａは、書込制御信号
（ＷＭＷ）を垂直同期信号（ＶＤ）でラッチ保持してイ
ネーブル信号（ＷＥ）を生成する。また、書込制御信号
（ＷＭＷ）は切換スイッチ３６に与えられ、フィールド
メモリ３２から読み出された映像信号とメモリ３２をス
ルーした第１セレクタ１８の出力信号とが切り換えられ
る。
６に示す切換スイッチ８０ａ〜８０ｄはＬ端子側に切り
換えられ、Ｄフリップフロップ７２ａは、書込制御信号
（ＷＭＷ）を垂直同期信号（ＶＤ）でラッチ保持してイ
ネーブル信号（ＷＥ）を生成する。また、書込制御信号
（ＷＭＷ）は切換スイッチ３６に与えられ、フィールド
メモリ３２から読み出された映像信号とメモリ３２をス
ルーした第１セレクタ１８の出力信号とが切り換えられ
る。
【００２６】動作において、たとえば３フィールドに１
回録画するタイムラプス録画モードが設定されると、同
期信号発生器４４から出力された複合同期信号が切換ス
イッチ３８を介して、加算器４２に与えられ、加算器４
２において第１セレクタ１８で選択された入力映像信号
と複合同期信号とが加算される。そして、この映像信号
は切換スイッチ３６を介してエンコーダ４８に与えら
れ、カメラ番号（ＩＤ）が付加された後、タイムラプス
ＶＴＲ１４に入力される。
回録画するタイムラプス録画モードが設定されると、同
期信号発生器４４から出力された複合同期信号が切換ス
イッチ３８を介して、加算器４２に与えられ、加算器４
２において第１セレクタ１８で選択された入力映像信号
と複合同期信号とが加算される。そして、この映像信号
は切換スイッチ３６を介してエンコーダ４８に与えら
れ、カメラ番号（ＩＤ）が付加された後、タイムラプス
ＶＴＲ１４に入力される。
【００２７】タイムラプスＶＴＲ１４に入力された映像
信号は、ビデオ回路５０において、垂直同期信号（Ｖ
Ｄ）が取り出される。この垂直同期信号（ＶＤ）とシス
コン５４からのモード毎に設定された制御信号とがサー
ボ回路５２に与えられ、ここにおいて書込制御信号（Ｗ
ＭＷ）および記録制御信号（ＲＥＣ ＧＡＴＥ）が生成
される（図７参照）。この２つの制御信号はフレームス
イッチ回路１２のマイコン２２およびメモリコントロー
ラ２８に与えられ、メモリコントローラ２８において第
１セレクタ１８を切り換える切換信号が生成される。こ
の切換信号は、図７に示すように、記録制御信号（ＲＥ
Ｃ ＧＡＴＥ）のローレベル期間における、第１セレク
タ１８で選択された映像信号の垂直同期信号の立ち上が
りで変化する。
信号は、ビデオ回路５０において、垂直同期信号（Ｖ
Ｄ）が取り出される。この垂直同期信号（ＶＤ）とシス
コン５４からのモード毎に設定された制御信号とがサー
ボ回路５２に与えられ、ここにおいて書込制御信号（Ｗ
ＭＷ）および記録制御信号（ＲＥＣ ＧＡＴＥ）が生成
される（図７参照）。この２つの制御信号はフレームス
イッチ回路１２のマイコン２２およびメモリコントロー
ラ２８に与えられ、メモリコントローラ２８において第
１セレクタ１８を切り換える切換信号が生成される。こ
の切換信号は、図７に示すように、記録制御信号（ＲＥ
Ｃ ＧＡＴＥ）のローレベル期間における、第１セレク
タ１８で選択された映像信号の垂直同期信号の立ち上が
りで変化する。
【００２８】そして、図６で上述したように、メモリコ
ントローラ２８において生成されたイネーブル信号（Ｗ
Ｅ）に従って、第１セレクタ１８からの出力映像信号が
フィールドメモリ３２に書き込まれる。つまり、この実
施例では、ＯＤＤ／ＥＶＥＮ判別回路３０において映像
信号のＯＤＤ／ＥＶＥＮの判別を行い、ＯＤＤフィール
ドの映像信号とＥＶＥＮフィールドの映像信号とが交互
となるように、かつ、書込制御信号（ＷＭＷ）がロ−レ
ベル期間中であるときにメモリ３２に書き込まれる。
ントローラ２８において生成されたイネーブル信号（Ｗ
Ｅ）に従って、第１セレクタ１８からの出力映像信号が
フィールドメモリ３２に書き込まれる。つまり、この実
施例では、ＯＤＤ／ＥＶＥＮ判別回路３０において映像
信号のＯＤＤ／ＥＶＥＮの判別を行い、ＯＤＤフィール
ドの映像信号とＥＶＥＮフィールドの映像信号とが交互
となるように、かつ、書込制御信号（ＷＭＷ）がロ−レ
ベル期間中であるときにメモリ３２に書き込まれる。
【００２９】したがって、図７に示すように、メモリ３
２には、２番目のＯＤＤフィ−ルドに相当するカメラＡ
信号，２番目のＥＶＥＮフィ−ルドのカメラＢ信号，２
番目のＯＤＤフィ−ルドのカメラＣ信号が順に書き込ま
れる。しかも記録制御信号（ＲＥＣ ＧＡＴＥ）による
録画タイミングよりも前でメモリへの書き込みは実施さ
れる。よって、フィ−ルドメモリ３２における書き込み
と読み出しの追い越しは防止できる。
２には、２番目のＯＤＤフィ−ルドに相当するカメラＡ
信号，２番目のＥＶＥＮフィ−ルドのカメラＢ信号，２
番目のＯＤＤフィ−ルドのカメラＣ信号が順に書き込ま
れる。しかも記録制御信号（ＲＥＣ ＧＡＴＥ）による
録画タイミングよりも前でメモリへの書き込みは実施さ
れる。よって、フィ−ルドメモリ３２における書き込み
と読み出しの追い越しは防止できる。
【００３０】そして、ビデオ回路５０（同期信号発生器
４４）からの垂直同期信号（ＶＤ）に従ってフィールド
メモリ３２から映像信号が読み出される。読み出された
映像信号は、複合同期信号およびカメラ番号（ＩＤ）が
付加された後、ビデオ回路５０に入力される。そこにお
いてサーボ回路５２から出力される記録制御信号（ＲＥ
Ｃ ＧＡＴＥ）に従って、図７に示すように、３フィ−
ルドに１回の割合で磁気テープ（図示せず）に映像信号
が記録される。
４４）からの垂直同期信号（ＶＤ）に従ってフィールド
メモリ３２から映像信号が読み出される。読み出された
映像信号は、複合同期信号およびカメラ番号（ＩＤ）が
付加された後、ビデオ回路５０に入力される。そこにお
いてサーボ回路５２から出力される記録制御信号（ＲＥ
Ｃ ＧＡＴＥ）に従って、図７に示すように、３フィ−
ルドに１回の割合で磁気テープ（図示せず）に映像信号
が記録される。
【００３１】また、連続録画モードが設定されると、第
２セレクタ２０によって複数の入力映像信号の中から所
望の１入力映像信号が選択される。この１入力映像信号
は、複数の入力映像信号の中で最も優先的に記録したい
信号（主信号）であって、操作キーによって選択され
る。第２セレクタ２０（第１選択手段）によって選択さ
れた第１映像信号（主信号）は、同期分離回路３４にお
いて垂直同期信号（ＶＤ）が取り出され、この垂直同期
信号（ＶＤ）と第１セレクタ１８（第２選択手段）で選
択された主信号以外の第２入力映像信号（従信号）とが
加算器４２によって加算される。この映像信号は、切換
スイッチ３６を介して、エンコーダ４８に入力され、そ
こにおいてカメラ番号（ＩＤ）が付加される。この映像
信号は、タイムラプスＶＴＲ１４のビデオ回路５０に入
力され、垂直同期信号（ＶＤ）が取り出されるととも
に、この垂直同期信号（ＶＤ）に基づいてサーボ回路５
２は書込制御信号（ＷＭＷ）を生成する。この書込制御
信号（ＷＭＷ）はフレームスイッチ回路１２のマイコン
２２およびメモリコントローラ２８に供され、この制御
信号に基づいてフィールドメモリ３２への書き込みが制
御される。
２セレクタ２０によって複数の入力映像信号の中から所
望の１入力映像信号が選択される。この１入力映像信号
は、複数の入力映像信号の中で最も優先的に記録したい
信号（主信号）であって、操作キーによって選択され
る。第２セレクタ２０（第１選択手段）によって選択さ
れた第１映像信号（主信号）は、同期分離回路３４にお
いて垂直同期信号（ＶＤ）が取り出され、この垂直同期
信号（ＶＤ）と第１セレクタ１８（第２選択手段）で選
択された主信号以外の第２入力映像信号（従信号）とが
加算器４２によって加算される。この映像信号は、切換
スイッチ３６を介して、エンコーダ４８に入力され、そ
こにおいてカメラ番号（ＩＤ）が付加される。この映像
信号は、タイムラプスＶＴＲ１４のビデオ回路５０に入
力され、垂直同期信号（ＶＤ）が取り出されるととも
に、この垂直同期信号（ＶＤ）に基づいてサーボ回路５
２は書込制御信号（ＷＭＷ）を生成する。この書込制御
信号（ＷＭＷ）はフレームスイッチ回路１２のマイコン
２２およびメモリコントローラ２８に供され、この制御
信号に基づいてフィールドメモリ３２への書き込みが制
御される。
【００３２】すなわち、図８に示すように、書込制御信
号（ＷＭＷ）がローレベルのとき、第１セレクタ１８で
選択された第２映像信号の垂直同期信号の立ち上がりを
ライトメモリゲート（ＷＭＧ）の始まりとして書き込
み、書込制御信号（ＷＭＷ）がハイレベルになったと
き、フィールドメモリ３２から第２映像信号が読み出さ
れる。
号（ＷＭＷ）がローレベルのとき、第１セレクタ１８で
選択された第２映像信号の垂直同期信号の立ち上がりを
ライトメモリゲート（ＷＭＧ）の始まりとして書き込
み、書込制御信号（ＷＭＷ）がハイレベルになったと
き、フィールドメモリ３２から第２映像信号が読み出さ
れる。
【００３３】読み出した第２映像信号に第２セレクタ２
０で選択された主信号すなわち第１映像信号の垂直同期
信号（ＶＤ）を付加し、この第２映像信号（従信号）と
第２セレクタ２０で選択された第１映像信号（主信号）
とが切換スイッチ３６において交互に切り換えられる。
したがって、第２セレクタ２０で選択された主信号が、
１フィールド毎に切り換わり、その間の１フィールド間
に第１セレクタ１８で選択した従信号が順に挿入される
ように切り換えられる。よって、この実施例のような４
つの映像信号を入力するような場合には、主信号は２フ
ィールドに１回の記録となり、残りの３つの信号（従信
号）は各々が６フィールドに１回の記録となるため、従
来に比べ３倍の速さでスイッチングが可能となる。
０で選択された主信号すなわち第１映像信号の垂直同期
信号（ＶＤ）を付加し、この第２映像信号（従信号）と
第２セレクタ２０で選択された第１映像信号（主信号）
とが切換スイッチ３６において交互に切り換えられる。
したがって、第２セレクタ２０で選択された主信号が、
１フィールド毎に切り換わり、その間の１フィールド間
に第１セレクタ１８で選択した従信号が順に挿入される
ように切り換えられる。よって、この実施例のような４
つの映像信号を入力するような場合には、主信号は２フ
ィールドに１回の記録となり、残りの３つの信号（従信
号）は各々が６フィールドに１回の記録となるため、従
来に比べ３倍の速さでスイッチングが可能となる。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１実施例のサーボ回路の一例を示すブロック
図である。
図である。
【図３】図２に示すサーボ回路における動作を示すタイ
ミング図である。
ミング図である。
【図４】図１実施例のマイコンにおける動作を示すフロ
ー図である。
ー図である。
【図５】図１実施例のマイコンにおける動作を示すフロ
ー図である。
ー図である。
【図６】図１実施例のメモリコントローラの一例を示す
ブロック図である。
ブロック図である。
【図７】図１実施例におけるタイムラプスモードが設定
されたときの動作を示すタイミング図である。
されたときの動作を示すタイミング図である。
【図８】図１実施例における連続録画モードが設定され
たときの動作を示すタイミング図である。
たときの動作を示すタイミング図である。
１０ …映像信号処理装置 １２ …フレームスイッチ回路 １４ …タイムラプスＶＴＲ １８ …第１セレクタ ２０ …第２セレクタ ２２ …マイコン ２８ …メモリコントローラ ３２ …フィールドメモリ ３６ …切換スイッチ ４４ …同期信号発生器 ５０ …ビデオ回路 ５２ …サーボ回路 ５４ …シスコン
Claims (4)
- 【請求項１】複数の入力映像信号をフィールド毎にメモ
リに記憶して時分割的に出力するフレームスイッチ手段
と、前記入力映像信号を時間方向に間引いて間欠的に前
記メモリに記憶するタイムラプス手段とを備える映像信
号処理装置において、 前記タイムラプス手段は前記入力映像信号または同期信
号発生器からの基準同期信号から前記メモリへの書き込
みを規制する制御信号を出力する書込制御手段を備え、 前記書込制御手段からの前記制御信号を前記フレームス
イッチ手段に入力して前記メモリを制御するようにした
ことを特徴とする、映像信号処理装置。 - 【請求項２】前記フレームスイッチ手段は前記入力映像
信号の中から所望の第１入力映像信号を選択する第１選
択手段と、前記第１入力映像信号以外の第２映像信号を
選択する第２選択手段と、前記メモリから読み出された
前記第１映像信号と前記第２映像信号とを１フィールド
毎に交互に切り換える切換手段とを含む、請求項１記載
の映像信号処理装置。 - 【請求項３】前記フレ−ムスイッチ手段はタイムラプス
録画モードにおける録画周期を決定する記録制御信号を
カウントするモード判別手段を含む、請求項１または２
記載の映像信号処理装置。 - 【請求項４】前記フレ−ムスイッチ手段は前記入力映像
信号のＯＤＤ／ＥＶＥＮを判別する手段を含み、ＯＤＤ
／ＥＶＥＮ判別結果および前記制御信号に基づいて前記
メモリに前記入力映像信号を書き込む、請求項１ないし
３のいずれかに記載の映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30748395A JP3389386B2 (ja) | 1995-11-27 | 1995-11-27 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30748395A JP3389386B2 (ja) | 1995-11-27 | 1995-11-27 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09149363A true JPH09149363A (ja) | 1997-06-06 |
| JP3389386B2 JP3389386B2 (ja) | 2003-03-24 |
Family
ID=17969634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30748395A Expired - Fee Related JP3389386B2 (ja) | 1995-11-27 | 1995-11-27 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3389386B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433198B1 (ko) * | 1998-12-18 | 2004-09-13 | 주식회사 대우일렉트로닉스 | 타임랩스브이씨알의녹화방법 |
| KR100472435B1 (ko) * | 1998-06-26 | 2005-06-08 | 삼성전자주식회사 | Tlv 기능을 제공하는 디지털 비디오 기록 재생장치 |
-
1995
- 1995-11-27 JP JP30748395A patent/JP3389386B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472435B1 (ko) * | 1998-06-26 | 2005-06-08 | 삼성전자주식회사 | Tlv 기능을 제공하는 디지털 비디오 기록 재생장치 |
| KR100433198B1 (ko) * | 1998-12-18 | 2004-09-13 | 주식회사 대우일렉트로닉스 | 타임랩스브이씨알의녹화방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3389386B2 (ja) | 2003-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640203A (en) | Recording operation control device | |
| KR100197585B1 (ko) | 영상(image)/오디오정보(information)를 반도체메모리에 기록/재생하기 위한 장치 | |
| US3919716A (en) | Magnetic recording and/or reproducing apparatus for bandwidth reduced video signal and delayed audio signal | |
| JP3389386B2 (ja) | 映像信号処理装置 | |
| US6490407B2 (en) | Recording and reproduction of mixed moving and still images | |
| US5497204A (en) | Picture memory system for video printer | |
| JPH09224221A (ja) | スロー再生装置 | |
| JPH06153143A (ja) | 電子スチル撮像装置とその画像再生装置、および、方法 | |
| JP3277423B2 (ja) | ビデオ編集方法 | |
| US5787227A (en) | Image recording apparatus | |
| KR100585066B1 (ko) | 인덱스 영상을 기록/재생하는 기능을 갖는 ｖｃｒ | |
| KR100201258B1 (ko) | 캠코더의 촬영화면 및 재생화면 동시 디스플레이방법 및 장치 | |
| JP2675457B2 (ja) | 情報再生装置 | |
| JP3311693B2 (ja) | 映像信号処理回路 | |
| JP3363723B2 (ja) | 映像信号処理装置 | |
| JP2693848B2 (ja) | ディジタルオーディオテープレコーダの再生信号モニタ方法 | |
| JP3475439B2 (ja) | 可変速再生映像信号処理装置 | |
| KR0162592B1 (ko) | Vtr의 다중기록장치 | |
| KR940008802B1 (ko) | 재생시 기록방식자동판별방법 | |
| JP2943546B2 (ja) | 画像記憶回路及びこれを用いた映像処理装置 | |
| KR910006031Y1 (ko) | 디지탈 영상처리 시스템에서 정지화면의 프레임 및 필드 메모리 선택회로 | |
| JPS62162292A (ja) | 頭出しサ−チ制御装置 | |
| JPH05336421A (ja) | スチルビデオカメラ | |
| JPH07298188A (ja) | 映像再生装置 | |
| JPH03242871A (ja) | ビデオカメラ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |