JPH09153544A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09153544A JPH09153544A JP31126995A JP31126995A JPH09153544A JP H09153544 A JPH09153544 A JP H09153544A JP 31126995 A JP31126995 A JP 31126995A JP 31126995 A JP31126995 A JP 31126995A JP H09153544 A JPH09153544 A JP H09153544A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring layer
- wiring
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 30
- 239000001301 oxygen Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 42
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 42
- -1 oxygen ions Chemical class 0.000 claims description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 46
- 239000011229 interlayer Substances 0.000 abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 33
- 229920002120 photoresistant polymer Polymers 0.000 description 33
- 238000005468 ion implantation Methods 0.000 description 26
- 238000000137 annealing Methods 0.000 description 14
- 238000001459 lithography Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】配線層あたり単一のレジスト膜を使用して上層
配線と接続する導体を有する配線層と層間絶縁膜を同時
形成し、半導体装置の高集積化を企る。 【解決手段】半導体基板１の表面に導電材料から成る被
膜３−１を形成し、配線を形成する部分には細い幅のレ
ジスト膜４ａ−２を形成するとともに上層との接続を行
う部分はそれより太い幅のレジスト膜４ｂ−１，４ｂ−
２を形成し、酸素等を回転イオン注入と略垂直イオン注
入を組み合わせて注入し、絶縁部を形成することによ
り、半導体基板表面に配線層と層間絶縁膜と接続導体を
同時に形成する。
配線と接続する導体を有する配線層と層間絶縁膜を同時
形成し、半導体装置の高集積化を企る。 【解決手段】半導体基板１の表面に導電材料から成る被
膜３−１を形成し、配線を形成する部分には細い幅のレ
ジスト膜４ａ−２を形成するとともに上層との接続を行
う部分はそれより太い幅のレジスト膜４ｂ−１，４ｂ−
２を形成し、酸素等を回転イオン注入と略垂直イオン注
入を組み合わせて注入し、絶縁部を形成することによ
り、半導体基板表面に配線層と層間絶縁膜と接続導体を
同時に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に配線層の構造ならびにその形成方
法に関する。
製造方法に関し、特に配線層の構造ならびにその形成方
法に関する。
【０００２】
【従来の技術】従来技術の一例としてアルミニウム化成
による配線の形成法について図８（ａ）〜（ｃ）の断面
図を参照して説明する。この例は、特開昭６３−１０８
７５０号公報に示されている例である。まず、図８
（ａ）に示すように、拡散層１Ｂ，１Ｃ，１Ｅ，絶縁膜
２を形成したＮ- 型シリコン基板１の表面に、全面にわ
たってアルミニウム膜３を形成し、次に、図８（ｂ）に
示すように、アルミニウム膜３の表面に薄い酸化層１４
を形成し、さらにレジスト膜４を塗布法により形成し、
リソグラフィーにより配線形成部分以外のレジスト膜を
除去し、つづいてエッチングにより表面の薄い酸化層１
４を除去する。次に、レジスト膜４を除去したのち図９
に示すような電界槽１７を用いて、基板全体を電解液１
５中に沈め、陽極化成により、配線形成部分以外のアル
ミニウム膜３を酸化する。この電解液１５中でＮ- 型シ
リコン基板１を陽極１９側に取り付け、この陽極１９と
陰極１６との間にＤＣ電源１８が供給される。酸化の終
了した基板を電解液中よりとりだせば、図８（ｃ）に示
すように、アルミナの分離絶縁部７によって絶縁され
た、アルミニウム膜３による配線層が形成されている。
による配線の形成法について図８（ａ）〜（ｃ）の断面
図を参照して説明する。この例は、特開昭６３−１０８
７５０号公報に示されている例である。まず、図８
（ａ）に示すように、拡散層１Ｂ，１Ｃ，１Ｅ，絶縁膜
２を形成したＮ- 型シリコン基板１の表面に、全面にわ
たってアルミニウム膜３を形成し、次に、図８（ｂ）に
示すように、アルミニウム膜３の表面に薄い酸化層１４
を形成し、さらにレジスト膜４を塗布法により形成し、
リソグラフィーにより配線形成部分以外のレジスト膜を
除去し、つづいてエッチングにより表面の薄い酸化層１
４を除去する。次に、レジスト膜４を除去したのち図９
に示すような電界槽１７を用いて、基板全体を電解液１
５中に沈め、陽極化成により、配線形成部分以外のアル
ミニウム膜３を酸化する。この電解液１５中でＮ- 型シ
リコン基板１を陽極１９側に取り付け、この陽極１９と
陰極１６との間にＤＣ電源１８が供給される。酸化の終
了した基板を電解液中よりとりだせば、図８（ｃ）に示
すように、アルミナの分離絶縁部７によって絶縁され
た、アルミニウム膜３による配線層が形成されている。
【０００３】また、さらに本発明に近い従来技術として
イオン注入によるアルミニウム化成法（特開昭３−１０
８７５０号公報に示されている配線の形成法）について
図１０（ａ）〜（ｄ）を参照して説明する。まず図１０
（ａ）に示すように前述のアルミニウム化成法と同様
に、基板全面にアルミニウム膜３を形成し、次に図１０
（ｂ）に示すようにフォトレジスト膜４をアルミニウム
膜の上に塗布法により形成しリソグラフィー技術によ
り、イオン注入部分６のフォトレジスト膜を除去する。
次に、図１０（ｃ）に示すようにイオン注入法を用いて
酸素イオンの注入を行う。例えば、厚さ１μｍのアルミ
ニウム膜を酸化させるためには、１×１０19／ｃｍ2 程
度酸素イオン５の注入を行えばよい。これは、ビーム電
流１００ｍＡの大電流イオン注入機の場合、４インチウ
ェハーで４０分程度で注入可能である。通常注入深さに
比べ、深さ方向の分布幅は狭く標準偏差で数十ナノメー
タ程度で有るので、図１０（ｃ）に示すように、加速電
圧を段階的に変えるか、或いは連続的に変えることによ
り、イオン注入部分全体に酸素イオンを分布させ分離絶
縁部７を形成する。このイオン注入後表面のフォトレジ
スト膜４を除去し、アニールを行う。このアニールは酸
化反応を完成し、酸素イオンを安定化させるためのもの
で、アルミニウム膜厚にもよるが酸素イオンの再分布が
生じないように、５００℃以下のなるべく低い温度で３
０分程度行えばよい。膜厚及び材質（アルミニウム膜形
成法の差）、及びイオン注入時の基板温度のコントロー
ルによってはアニールが無くても安定した酸化物が形成
できる。このアニール後、図１０（ｄ）に示すように、
表面保護膜８を設ける。この表面保護膜８は表面部分に
のみ酸素イオンが注入されるように加速電圧を調整し、
必要とする膜厚に応じてドーズ量を調整し、ボンディン
グパッド部分９を除いた全面にイオン注入し、前と同様
にアニールを施す。
イオン注入によるアルミニウム化成法（特開昭３−１０
８７５０号公報に示されている配線の形成法）について
図１０（ａ）〜（ｄ）を参照して説明する。まず図１０
（ａ）に示すように前述のアルミニウム化成法と同様
に、基板全面にアルミニウム膜３を形成し、次に図１０
（ｂ）に示すようにフォトレジスト膜４をアルミニウム
膜の上に塗布法により形成しリソグラフィー技術によ
り、イオン注入部分６のフォトレジスト膜を除去する。
次に、図１０（ｃ）に示すようにイオン注入法を用いて
酸素イオンの注入を行う。例えば、厚さ１μｍのアルミ
ニウム膜を酸化させるためには、１×１０19／ｃｍ2 程
度酸素イオン５の注入を行えばよい。これは、ビーム電
流１００ｍＡの大電流イオン注入機の場合、４インチウ
ェハーで４０分程度で注入可能である。通常注入深さに
比べ、深さ方向の分布幅は狭く標準偏差で数十ナノメー
タ程度で有るので、図１０（ｃ）に示すように、加速電
圧を段階的に変えるか、或いは連続的に変えることによ
り、イオン注入部分全体に酸素イオンを分布させ分離絶
縁部７を形成する。このイオン注入後表面のフォトレジ
スト膜４を除去し、アニールを行う。このアニールは酸
化反応を完成し、酸素イオンを安定化させるためのもの
で、アルミニウム膜厚にもよるが酸素イオンの再分布が
生じないように、５００℃以下のなるべく低い温度で３
０分程度行えばよい。膜厚及び材質（アルミニウム膜形
成法の差）、及びイオン注入時の基板温度のコントロー
ルによってはアニールが無くても安定した酸化物が形成
できる。このアニール後、図１０（ｄ）に示すように、
表面保護膜８を設ける。この表面保護膜８は表面部分に
のみ酸素イオンが注入されるように加速電圧を調整し、
必要とする膜厚に応じてドーズ量を調整し、ボンディン
グパッド部分９を除いた全面にイオン注入し、前と同様
にアニールを施す。
【０００４】
【発明が解決しようとする課題】上述した従来のアルミ
ニウム化成による配線層は、間に分離絶縁膜が必然的に
形成されるので表面が平坦となる点で優れている。しか
し、図８を参照して説明した例のように単層配線の場合
にボンディングパッド部を露出させるリソグラフィー工
程が必要であり、多層配線の場合には、表面保護膜８又
は薄い酸化膜１４をある程度厚く形成するか改めて層間
絶縁膜を堆積し、スルーホールを形成しなければならな
い。配線層の形成とこれらの絶縁膜への開口の形成と合
計２回のリソグラフィー工程が必要となるわけである。
ニウム化成による配線層は、間に分離絶縁膜が必然的に
形成されるので表面が平坦となる点で優れている。しか
し、図８を参照して説明した例のように単層配線の場合
にボンディングパッド部を露出させるリソグラフィー工
程が必要であり、多層配線の場合には、表面保護膜８又
は薄い酸化膜１４をある程度厚く形成するか改めて層間
絶縁膜を堆積し、スルーホールを形成しなければならな
い。配線層の形成とこれらの絶縁膜への開口の形成と合
計２回のリソグラフィー工程が必要となるわけである。
【０００５】配線層数がＮ層になれば少なくとも２Ｎ回
のリソグラフィー工程を必要とするのでコスト面での不
利益は当然のこと、生産の為の工期も増大し短いＴＡＴ
（ターンアラウンド時間）を要求する顧客の要求に答え
る上で不利である。また、配線層とスルーホールの間の
アライメントのズレとそれぞれの寸法の変換誤差を吸収
するために平面的なマージンをとる必要がある。このこ
とは、配線層のピッチを大きくすることになるため、半
導体チップのチップ面積が大きくなり、コスト面での不
利益となる。また、配線層のピッチの増大は平均配線長
の増大につながり、配線遅延が大きくなるので、性能面
でも不利である。
のリソグラフィー工程を必要とするのでコスト面での不
利益は当然のこと、生産の為の工期も増大し短いＴＡＴ
（ターンアラウンド時間）を要求する顧客の要求に答え
る上で不利である。また、配線層とスルーホールの間の
アライメントのズレとそれぞれの寸法の変換誤差を吸収
するために平面的なマージンをとる必要がある。このこ
とは、配線層のピッチを大きくすることになるため、半
導体チップのチップ面積が大きくなり、コスト面での不
利益となる。また、配線層のピッチの増大は平均配線長
の増大につながり、配線遅延が大きくなるので、性能面
でも不利である。
【０００６】本発明の目的は配線層当り一回のリソグラ
フィー工程しか必要とせず配線長、接続部分及び絶縁膜
を同時に形成でき、微細化高集積化及び工数低減を企る
ことができる半導体装置及びその製造方法を提供するこ
とにある。
フィー工程しか必要とせず配線長、接続部分及び絶縁膜
を同時に形成でき、微細化高集積化及び工数低減を企る
ことができる半導体装置及びその製造方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上の第１の絶縁膜を選択的に被覆する第１の
配線層と、前記第１の配線層の形成された第１の絶縁膜
を被覆する第２の絶縁膜と、前記第２の絶縁膜に設けら
れた開口を埋めて形成され、前記第２の絶縁膜を選択的
に被覆する第２の配線層、又はリードに接続される接続
導体とを有し、前記開口及び接続導体がこれらの直下部
の前記第１の配線層と自己整合しているというものであ
る。
半導体基板上の第１の絶縁膜を選択的に被覆する第１の
配線層と、前記第１の配線層の形成された第１の絶縁膜
を被覆する第２の絶縁膜と、前記第２の絶縁膜に設けら
れた開口を埋めて形成され、前記第２の絶縁膜を選択的
に被覆する第２の配線層、又はリードに接続される接続
導体とを有し、前記開口及び接続導体がこれらの直下部
の前記第１の配線層と自己整合しているというものであ
る。
【０００８】ここで、第１の配線層と接続導体が同時形
成された同一導電材料からなり、第２の絶縁膜を前記導
電材料の酸化物，窒化物又は酸窒化物とすることができ
る。
成された同一導電材料からなり、第２の絶縁膜を前記導
電材料の酸化物，窒化物又は酸窒化物とすることができ
る。
【０００９】更に、導電材料をアルミニウム、アルミニ
ウムを主成分とする合金又はシリコンとすることができ
る。
ウムを主成分とする合金又はシリコンとすることができ
る。
【００１０】本発明の半導体装置の製造方法は、半導体
基板上の第１の絶縁膜を被覆してその酸化物，窒化物又
は酸窒化物が絶縁体である導電性被膜を形成する工程
と、第１の幅を有する主配線形成部及びこれより太い第
２の幅を有する接続領域形成部を有するレジスト膜を形
成する工程と、前記導電性被膜の前記レジスト膜の直下
部の前記第１の絶縁膜に接触している面から所定厚さに
わたって酸素イオン及び又は窒化イオンを注入する工程
と、前記導電性被膜の前記レジスト膜で覆われていない
部分及び前記主配線形成部で覆われている部分の全て並
びに前記接続領域形成部で覆われている部分の周辺部の
表面から前記所定厚さ部にかけて酸素イオン及び又は窒
素イオンを注入された部分を絶縁体に変換することによ
って前記第１の幅に対応する幅を有する主配線部及び前
記第２の幅に対応する幅を有する接続領域とからなる第
１の配線層前記、前記接続領域と自己整合し、前記絶縁
体でなる第２の絶縁膜並びにこれを選択的に被覆する第
２の配線層、又はリードに接続される接続導体を形成す
るというものである。
基板上の第１の絶縁膜を被覆してその酸化物，窒化物又
は酸窒化物が絶縁体である導電性被膜を形成する工程
と、第１の幅を有する主配線形成部及びこれより太い第
２の幅を有する接続領域形成部を有するレジスト膜を形
成する工程と、前記導電性被膜の前記レジスト膜の直下
部の前記第１の絶縁膜に接触している面から所定厚さに
わたって酸素イオン及び又は窒化イオンを注入する工程
と、前記導電性被膜の前記レジスト膜で覆われていない
部分及び前記主配線形成部で覆われている部分の全て並
びに前記接続領域形成部で覆われている部分の周辺部の
表面から前記所定厚さ部にかけて酸素イオン及び又は窒
素イオンを注入された部分を絶縁体に変換することによ
って前記第１の幅に対応する幅を有する主配線部及び前
記第２の幅に対応する幅を有する接続領域とからなる第
１の配線層前記、前記接続領域と自己整合し、前記絶縁
体でなる第２の絶縁膜並びにこれを選択的に被覆する第
２の配線層、又はリードに接続される接続導体を形成す
るというものである。
【００１１】ここで、導電性被膜をアルミニウム、アル
ミニウムを主成分とする合金又はシリコンで形成するこ
とができる。
ミニウムを主成分とする合金又はシリコンで形成するこ
とができる。
【００１２】単一のレジスト膜を使用して配線層、これ
を被覆する絶縁膜及び接続導体を自己整合時に形成でき
る。
を被覆する絶縁膜及び接続導体を自己整合時に形成でき
る。
【００１３】
【発明の実施の形態】次に本発明の第１の実施の形態に
ついて説明する。
ついて説明する。
【００１４】まず、図１に示すように、Ｎ- 型シリコン
基板１の表面部に拡散層１Ｂ（Ｐ+型ベース領域），拡
散層ＩＣ（Ｎ+ 型コレクタ接続領域），拡散層ＩＥ（Ｎ
+ 型エミッタ領域），酸化シリコン膜（絶縁膜２），コ
ンタクトホールＣＢ，ＣＣ，ＣＥを形成し、全面に厚さ
１μｍのアルミニウム膜３−１を堆積する。
基板１の表面部に拡散層１Ｂ（Ｐ+型ベース領域），拡
散層ＩＣ（Ｎ+ 型コレクタ接続領域），拡散層ＩＥ（Ｎ
+ 型エミッタ領域），酸化シリコン膜（絶縁膜２），コ
ンタクトホールＣＢ，ＣＣ，ＣＥを形成し、全面に厚さ
１μｍのアルミニウム膜３−１を堆積する。
【００１５】次に図２に示すようにフォトレジスト膜を
アルミニウム膜の上に塗布しリソグラフィーにより、パ
ターンを形成する。ここで主配線形成部では細い幅のフ
ォトレジスト膜４ａ−１〜４ａ−４を形成するとともに
上層との接続を行う部分（接続領域形成部）ではそれよ
り太い幅のフォトレジスト４ｂ−１，４ｂ−２を形成す
る。これらの幅の決定方法については後述する。次に図
３に示すように、回転イオン注入と略垂直イオン注入を
組み合わせて、酸素イオン５を基板に対して斜め上方及
び垂直方向より注入する。例えば、厚さ１μｍのアルミ
ニウム膜を酸化させるためには、１×１０19／ｃｍ2 程
度酸素イオン５の注入を行えばよい。これはビーム電流
１００ｍＡの大電流イオン注入機の場合、４インチウェ
ハーで４０分程度で注入可能である。通常注入深さに比
べ、深さ方向の分布幅は狭く標準偏差で数十ナノメータ
程度で有るので、加速電圧を段階的に変えるか、或いは
連続的に変えることにより絶縁部を形成する。また、必
要に応じ回転注入の角度も段階的に変えるか、或いは連
続的に変えることでより所望の形状に近い絶縁部を形成
することが可能である。ここで主配線形成部分では細い
幅のフォトレジスト膜４ａ−１〜４ａ−４が形成されて
いるため、それらの下部にはアルミニウム膜が主配線部
３ａ−１〜３ａ−４として残り、これらの主配線部の上
方及びフォトレジスト膜で覆われていない部分はイオン
注入領域３−１ｂが形成される。接続領域形成部には太
い幅のフォトレジスト膜４ｂ−１，４ｂ−２が形成され
ているので、これらの下部には接続領域１０−１，１０
−３と接続導体１０−２，１０−４とが自己整合的に形
成される。
アルミニウム膜の上に塗布しリソグラフィーにより、パ
ターンを形成する。ここで主配線形成部では細い幅のフ
ォトレジスト膜４ａ−１〜４ａ−４を形成するとともに
上層との接続を行う部分（接続領域形成部）ではそれよ
り太い幅のフォトレジスト４ｂ−１，４ｂ−２を形成す
る。これらの幅の決定方法については後述する。次に図
３に示すように、回転イオン注入と略垂直イオン注入を
組み合わせて、酸素イオン５を基板に対して斜め上方及
び垂直方向より注入する。例えば、厚さ１μｍのアルミ
ニウム膜を酸化させるためには、１×１０19／ｃｍ2 程
度酸素イオン５の注入を行えばよい。これはビーム電流
１００ｍＡの大電流イオン注入機の場合、４インチウェ
ハーで４０分程度で注入可能である。通常注入深さに比
べ、深さ方向の分布幅は狭く標準偏差で数十ナノメータ
程度で有るので、加速電圧を段階的に変えるか、或いは
連続的に変えることにより絶縁部を形成する。また、必
要に応じ回転注入の角度も段階的に変えるか、或いは連
続的に変えることでより所望の形状に近い絶縁部を形成
することが可能である。ここで主配線形成部分では細い
幅のフォトレジスト膜４ａ−１〜４ａ−４が形成されて
いるため、それらの下部にはアルミニウム膜が主配線部
３ａ−１〜３ａ−４として残り、これらの主配線部の上
方及びフォトレジスト膜で覆われていない部分はイオン
注入領域３−１ｂが形成される。接続領域形成部には太
い幅のフォトレジスト膜４ｂ−１，４ｂ−２が形成され
ているので、これらの下部には接続領域１０−１，１０
−３と接続導体１０−２，１０−４とが自己整合的に形
成される。
【００１６】このイオン注入後表面のフォトレジスト膜
を除去し、アニールを行う。このアニールは酸化反応を
完成し、酸素イオンを安定化させるためのもので、アル
ミニウム膜厚にもよるが酸素イオンの再分布が生じない
ように、５００℃以下のなるべく低い温度で３０分程度
行えばよい。アニール法としては、通常のベーク装置に
よる以外にＲＴＡ法（ラピッドサーマルアニール法）と
呼ばれる赤外線ランプ照射による方法もある。この工程
により、イオン注入領域３−１ｂの絶縁物（酸化アルミ
ニウム）への変換が終り、図４に示す層間絶縁膜３−１
ｃが形成される。
を除去し、アニールを行う。このアニールは酸化反応を
完成し、酸素イオンを安定化させるためのもので、アル
ミニウム膜厚にもよるが酸素イオンの再分布が生じない
ように、５００℃以下のなるべく低い温度で３０分程度
行えばよい。アニール法としては、通常のベーク装置に
よる以外にＲＴＡ法（ラピッドサーマルアニール法）と
呼ばれる赤外線ランプ照射による方法もある。この工程
により、イオン注入領域３−１ｂの絶縁物（酸化アルミ
ニウム）への変換が終り、図４に示す層間絶縁膜３−１
ｃが形成される。
【００１７】次に前述した配線及び層間絶縁膜形成のた
めのフォトレジスト膜の幅とイオン注入条件の決定方法
について説明する。ここでは説明を簡単にするために以
下の点で簡略化したモデルで説明する。
めのフォトレジスト膜の幅とイオン注入条件の決定方法
について説明する。ここでは説明を簡単にするために以
下の点で簡略化したモデルで説明する。
【００１８】フォトレジスト膜の側面を垂直と仮定す
る。レジスト材料や配線材料でイオン注入時の注入深さ
（投影飛程Ｒｐや分散ΔＲｐ）は異なるが説明を簡単と
するため同じとする。 １）垂直イオン注入条件 図６に示すように、アルミニウム膜などの導電性被膜３
（厚さｔAL）上に幅ＷPR厚さｔPRのフォトレジスト膜４
を形成してあるものとする。フォトレジスト膜４をマス
クにして垂直イオン注入を行なうが、導電性被膜３の下
面から少なくとも厚さｔLINEまでの領域Ｉを絶縁体化す
る条件を設定する。
る。レジスト材料や配線材料でイオン注入時の注入深さ
（投影飛程Ｒｐや分散ΔＲｐ）は異なるが説明を簡単と
するため同じとする。 １）垂直イオン注入条件 図６に示すように、アルミニウム膜などの導電性被膜３
（厚さｔAL）上に幅ＷPR厚さｔPRのフォトレジスト膜４
を形成してあるものとする。フォトレジスト膜４をマス
クにして垂直イオン注入を行なうが、導電性被膜３の下
面から少なくとも厚さｔLINEまでの領域Ｉを絶縁体化す
る条件を設定する。
【００１９】たとえば、アルミニウム膜厚（ｔAL）を１
μｍとして、ｔLINEを０．５μｍとするためには酸素イ
オン注入条件としては、注入角０度で、アウミニウム膜
（３）表面から０．５〜１．０μｍまでをアルミナに変
換できるようなエネルギーとドーズ量に、決定する。 ２）レジスト膜厚 レジストの膜厚は、１）の垂直イオン注入でフォトレジ
スト膜４に覆われたアルミニウム膜部分にイオンが到達
しないような厚さに、決定する。 ３）回転イオン注入条件 回転イオン注入は、少なくとも図６（ｂ）の斜線部の領
域ＩＩを絶縁体化する条件に設定する。いま、酸素イオ
ン注入角度をθとするとアルミニウム膜を表面からｙす
なわち（ｔAL−ｔLINE）までをアルミナに変換できる条
件に設定する。
μｍとして、ｔLINEを０．５μｍとするためには酸素イ
オン注入条件としては、注入角０度で、アウミニウム膜
（３）表面から０．５〜１．０μｍまでをアルミナに変
換できるようなエネルギーとドーズ量に、決定する。 ２）レジスト膜厚 レジストの膜厚は、１）の垂直イオン注入でフォトレジ
スト膜４に覆われたアルミニウム膜部分にイオンが到達
しないような厚さに、決定する。 ３）回転イオン注入条件 回転イオン注入は、少なくとも図６（ｂ）の斜線部の領
域ＩＩを絶縁体化する条件に設定する。いま、酸素イオ
ン注入角度をθとするとアルミニウム膜を表面からｙす
なわち（ｔAL−ｔLINE）までをアルミナに変換できる条
件に設定する。
【００２０】４）パターン幅の決定方法 その際、図６（ｂ）のｘの長さは、（ｔAL−ｔLINE）ｔ
ａｎθとなる。たとえば、ｔALを１μｍ，ｔLINEを０．
５μｍ，θを４５度とするとｙは、０．５μｍ，ｘは
０．５μｍとなる。この場合、ＷPR＞２ｘ即ち１μｍ幅
を超えると接続導体が形成される。たとえば、ｔALを１
μｍ，ｔLINEを０．５μｍ，θを３０度とするとｙは、
０．５μｍ，ｘは０．２９μｍとなる。この場合ＷPR＞
２ｘ即ち０．５８μｍ幅を超えると接続導体が形成され
る。
ａｎθとなる。たとえば、ｔALを１μｍ，ｔLINEを０．
５μｍ，θを４５度とするとｙは、０．５μｍ，ｘは
０．５μｍとなる。この場合、ＷPR＞２ｘ即ち１μｍ幅
を超えると接続導体が形成される。たとえば、ｔALを１
μｍ，ｔLINEを０．５μｍ，θを３０度とするとｙは、
０．５μｍ，ｘは０．２９μｍとなる。この場合ＷPR＞
２ｘ即ち０．５８μｍ幅を超えると接続導体が形成され
る。
【００２１】たとえば、ＷPRを０．７μｍとした場合、
接続導体の大きさ（ＷPR−２ｘ）は０．１２μｍときわ
めて微細な接続導体が形成できる。
接続導体の大きさ（ＷPR−２ｘ）は０．１２μｍときわ
めて微細な接続導体が形成できる。
【００２２】フォトレジスト膜と導体性被膜とで投影飛
程ＲP が異なる場合には、接続導体の側面は垂直になら
ず、接続領域表面に対し鋭角や鈍角になるが、層間絶縁
膜をＣＶＤ法などで形成する場合のようにステップカバ
レージ（段差被膜性）の問題があるわけではないので、
差つかえない。
程ＲP が異なる場合には、接続導体の側面は垂直になら
ず、接続領域表面に対し鋭角や鈍角になるが、層間絶縁
膜をＣＶＤ法などで形成する場合のようにステップカバ
レージ（段差被膜性）の問題があるわけではないので、
差つかえない。
【００２３】以上のようにして第１層目アルミニウム配
線層、接続導体及び層間絶縁膜の形成を終る。
線層、接続導体及び層間絶縁膜の形成を終る。
【００２４】配線層、層間絶縁膜及び接続導体をわずか
１回のフォトレジスト工程で形成できるだけでなく、下
層の配線層の接続領域と接続導体とをセルフアラインに
（自己整合して）形成できるため、従来必要であったス
ルーホールを形成するための目合せに伴なう平面的なマ
ージンが不要となる。続いて、第２層目のアルミニウム
配線層の形成を行なう。図５（ａ）に示すように、アル
ミニウム膜３−２を形成し、次に図５（ｂ）に示すよう
にフォトレジストをアルミニウム膜の上に塗布しリソグ
ラフィーにより、パターンを形成する。
１回のフォトレジスト工程で形成できるだけでなく、下
層の配線層の接続領域と接続導体とをセルフアラインに
（自己整合して）形成できるため、従来必要であったス
ルーホールを形成するための目合せに伴なう平面的なマ
ージンが不要となる。続いて、第２層目のアルミニウム
配線層の形成を行なう。図５（ａ）に示すように、アル
ミニウム膜３−２を形成し、次に図５（ｂ）に示すよう
にフォトレジストをアルミニウム膜の上に塗布しリソグ
ラフィーにより、パターンを形成する。
【００２５】ここで主配線形成部には細い幅のフォトレ
ジスト膜４Ｃ−１，４Ｃ−２を形成するとともにボンデ
ィングパッド形成部にはそれより太い幅のフォトレジス
ト膜４ｄ−１を形成する。次に、図５（ｃ）に示すよう
に回転イオン注入と略垂直イオン注入を組み合わせて、
酸素イオン５を基板に対して斜め上方及び垂直方向より
注入する。例えば、厚さ１μｍのアルミニウム膜を酸化
させるためには、１ｘ１０19／ｃｍ2 程度酸素イオン５
の注入を行えばよい。これはビーム電流１００ｍＡの大
電流イオン注入機の場合、４インチウェハーで４０分程
度で注入可能である。通常注入深さに比べ、深さ方向の
分布幅は狭く標準偏差で数十ナノメータ程度で有るの
で、加速電圧を段階的に変えるか、或いは連続的に変え
ることにより絶縁部を形成する。また、必要に応じ回転
注入の角度も段階的に変えるか、或いは連続的に変える
ことでより所望の形状に近い絶縁部を形成することが可
能である。ここで主配線形成部には細い幅のフォトレジ
スト膜４ｃ−１，４ｃ−２が形成されているため、その
下部には主配線部３−２ａ１，３−２ａ２が、主配線部
の上方向及び横方向にはイオン注入領域３−２ｂが形成
される。ボンディングパッド形成部にはそれより太い幅
のフォトレジスト膜４ｄ−１が形成されているため、接
続領域１０−５，接続導体（ボンディングパッド１０−
６）が形成される。このイオン注入後表面のフォトレジ
スト膜を除去し、アニールを行う。このアニールは酸化
反応を完成し、酸素イオンを安定化させるためのもの
で、アルミニウム膜厚にもよるが酸素イオンの再分布が
生じないように、５００℃の以下のなるべく低い温度で
３０分程度行えばよい。このアニールでイオン注入領域
３−２ｂは、図５（ｄ）に示すように、絶縁物への変換
が終了し、表面保護膜３−２Ｃとなる。このように、ボ
ンディングパッドもスルーホールを埋める接続導体と同
時に１回のフォトレジスト工程で配線層と同時に自己整
合的に形成できる。
ジスト膜４Ｃ−１，４Ｃ−２を形成するとともにボンデ
ィングパッド形成部にはそれより太い幅のフォトレジス
ト膜４ｄ−１を形成する。次に、図５（ｃ）に示すよう
に回転イオン注入と略垂直イオン注入を組み合わせて、
酸素イオン５を基板に対して斜め上方及び垂直方向より
注入する。例えば、厚さ１μｍのアルミニウム膜を酸化
させるためには、１ｘ１０19／ｃｍ2 程度酸素イオン５
の注入を行えばよい。これはビーム電流１００ｍＡの大
電流イオン注入機の場合、４インチウェハーで４０分程
度で注入可能である。通常注入深さに比べ、深さ方向の
分布幅は狭く標準偏差で数十ナノメータ程度で有るの
で、加速電圧を段階的に変えるか、或いは連続的に変え
ることにより絶縁部を形成する。また、必要に応じ回転
注入の角度も段階的に変えるか、或いは連続的に変える
ことでより所望の形状に近い絶縁部を形成することが可
能である。ここで主配線形成部には細い幅のフォトレジ
スト膜４ｃ−１，４ｃ−２が形成されているため、その
下部には主配線部３−２ａ１，３−２ａ２が、主配線部
の上方向及び横方向にはイオン注入領域３−２ｂが形成
される。ボンディングパッド形成部にはそれより太い幅
のフォトレジスト膜４ｄ−１が形成されているため、接
続領域１０−５，接続導体（ボンディングパッド１０−
６）が形成される。このイオン注入後表面のフォトレジ
スト膜を除去し、アニールを行う。このアニールは酸化
反応を完成し、酸素イオンを安定化させるためのもの
で、アルミニウム膜厚にもよるが酸素イオンの再分布が
生じないように、５００℃の以下のなるべく低い温度で
３０分程度行えばよい。このアニールでイオン注入領域
３−２ｂは、図５（ｄ）に示すように、絶縁物への変換
が終了し、表面保護膜３−２Ｃとなる。このように、ボ
ンディングパッドもスルーホールを埋める接続導体と同
時に１回のフォトレジスト工程で配線層と同時に自己整
合的に形成できる。
【００２６】以上２層配線構造について説明したが、単
層配線構造や３層以上の多層配線構造を実現できること
は改めて説明するまでもなく明らかであろう。
層配線構造や３層以上の多層配線構造を実現できること
は改めて説明するまでもなく明らかであろう。
【００２７】次に、本発明の第２の実施の形態について
図面を参照して説明する。図７（ａ）〜（ｄ）は本発明
の第２の実施の形態について説明するための工程順に示
した断面図である。まず図７（ａ）に示すように、拡散
層１Ｂ，１Ｃ，１Ｅ，絶縁膜２を形成したＮ- 型シリコ
ン基板１の全面にリンなどの不純物をドープしたポリシ
リコン膜３−３を形成し、次に図３（ｂ）のようにフォ
トレジストをポリシリコン膜の上に塗布しリソグラフィ
ーにより、パターンを形成する。ここで主配線形成部に
は細い幅のフォトレジスト膜４ｅ−２，４ｅ−３を形成
するとともにポリシリ上コンタクト（接続導体）を形成
する部分（接続領域形成部）にはそれより太い幅のフォ
トレジスト膜４ｆ−１，４ｆ−２を形成する。ここでの
パターンの幅の決定方法については第１の実施の形態で
説明したことに準じる。次に、図７（ｃ）に示すように
回転イオン注入と略垂直イオン注入を組み合わせて、酸
素イオン５を基板に対して斜め上方及び垂直方向より注
入する。例えば、厚さ０．２ミクロンのポリシリコン膜
を酸化させるためには、２×１０18／ｃｍ2 程度酸素イ
オン５の注入を行えばよい。これはビーム電流１００ｍ
Ａの大電流イオン注入機の場合、４インチウェハーで８
分程度で注入可能である。通常注入深さに比べ、深さ方
向の分布幅は狭く標準偏差で数十ナノメータ程度で有る
ので、加圧電圧を段階的に変えるか、或いは連続的に変
えることにより絶縁部を形成する。また、必要に応じ回
転注入の角度も段階的に変えるか、或いは連続的に変え
ることでより所望の形状に近い絶縁部を形成することが
可能である。ここで主配線形成部には細い幅のフォトレ
ジスト膜４ｅ−２，４ｅ−３が形成されているため、図
７ポリシリコン膜の下部が主配線部３−３ａ１，３−３
ａ２として残りその上方向及び横方向にはイオン注入領
域３−３ｂが、形成される。接続領域形成部分にはそれ
より太い幅のフォトレジスト膜４ｆ−１，４ｆ−２が形
成されているため、接続領域１０ａ−１，１０ａ−３及
び接続導体１０ａ−２，１０ａ−４が形成される。この
イオン注入後表面のフォトレジスト膜を除去し、アニー
ルを行う。このアニールは酸化反応を完成し、酸素イオ
ンを安定化させるためのもので、ポリシリコン膜厚にも
よるが酸素イオンの再分布が生じないように、５００℃
以下のなるべく低い温度で３０分程度行えばよい。アニ
ール法としては、通常のベーク装置以外にＲＴＡ法（ラ
ピッドサーマルアニール法）と呼ばれる赤外線ランプ照
射による方法もある。ポリシリコン配線層１、層間絶縁
膜及び接続導体をわずか１回のフォトレジスト工程で同
時に形成できるだけでなく、ポリシリコン配線層と接続
導体とをセルフアラインに形成できるため平面的なマー
ジンが不要となる。
図面を参照して説明する。図７（ａ）〜（ｄ）は本発明
の第２の実施の形態について説明するための工程順に示
した断面図である。まず図７（ａ）に示すように、拡散
層１Ｂ，１Ｃ，１Ｅ，絶縁膜２を形成したＮ- 型シリコ
ン基板１の全面にリンなどの不純物をドープしたポリシ
リコン膜３−３を形成し、次に図３（ｂ）のようにフォ
トレジストをポリシリコン膜の上に塗布しリソグラフィ
ーにより、パターンを形成する。ここで主配線形成部に
は細い幅のフォトレジスト膜４ｅ−２，４ｅ−３を形成
するとともにポリシリ上コンタクト（接続導体）を形成
する部分（接続領域形成部）にはそれより太い幅のフォ
トレジスト膜４ｆ−１，４ｆ−２を形成する。ここでの
パターンの幅の決定方法については第１の実施の形態で
説明したことに準じる。次に、図７（ｃ）に示すように
回転イオン注入と略垂直イオン注入を組み合わせて、酸
素イオン５を基板に対して斜め上方及び垂直方向より注
入する。例えば、厚さ０．２ミクロンのポリシリコン膜
を酸化させるためには、２×１０18／ｃｍ2 程度酸素イ
オン５の注入を行えばよい。これはビーム電流１００ｍ
Ａの大電流イオン注入機の場合、４インチウェハーで８
分程度で注入可能である。通常注入深さに比べ、深さ方
向の分布幅は狭く標準偏差で数十ナノメータ程度で有る
ので、加圧電圧を段階的に変えるか、或いは連続的に変
えることにより絶縁部を形成する。また、必要に応じ回
転注入の角度も段階的に変えるか、或いは連続的に変え
ることでより所望の形状に近い絶縁部を形成することが
可能である。ここで主配線形成部には細い幅のフォトレ
ジスト膜４ｅ−２，４ｅ−３が形成されているため、図
７ポリシリコン膜の下部が主配線部３−３ａ１，３−３
ａ２として残りその上方向及び横方向にはイオン注入領
域３−３ｂが、形成される。接続領域形成部分にはそれ
より太い幅のフォトレジスト膜４ｆ−１，４ｆ−２が形
成されているため、接続領域１０ａ−１，１０ａ−３及
び接続導体１０ａ−２，１０ａ−４が形成される。この
イオン注入後表面のフォトレジスト膜を除去し、アニー
ルを行う。このアニールは酸化反応を完成し、酸素イオ
ンを安定化させるためのもので、ポリシリコン膜厚にも
よるが酸素イオンの再分布が生じないように、５００℃
以下のなるべく低い温度で３０分程度行えばよい。アニ
ール法としては、通常のベーク装置以外にＲＴＡ法（ラ
ピッドサーマルアニール法）と呼ばれる赤外線ランプ照
射による方法もある。ポリシリコン配線層１、層間絶縁
膜及び接続導体をわずか１回のフォトレジスト工程で同
時に形成できるだけでなく、ポリシリコン配線層と接続
導体とをセルフアラインに形成できるため平面的なマー
ジンが不要となる。
【００２８】このあと、第１の実施の形態と同時にアル
ミニウムを用いて上層配線やボンディングパッドを形成
すればよい。
ミニウムを用いて上層配線やボンディングパッドを形成
すればよい。
【００２９】以上、酸素イオンを注入して酸化物を形成
する例について説明したが、窒素イオンあるいは酸素イ
オンと窒素イオンを注入して窒化物（ＡｌＮ，Ｓｉ3 Ｎ
4 ）あるいば酸窒化物を形成することもできる。
する例について説明したが、窒素イオンあるいは酸素イ
オンと窒素イオンを注入して窒化物（ＡｌＮ，Ｓｉ3 Ｎ
4 ）あるいば酸窒化物を形成することもできる。
【００３０】また、アルミニウムに限らず、半導体装置
の配線材として使用されているＡｌ−Ｓｉ，Ａｌ−Ｓｉ
−Ｃｕなどのアルミニウムを主成分とする合金を使用し
てもよい。
の配線材として使用されているＡｌ−Ｓｉ，Ａｌ−Ｓｉ
−Ｃｕなどのアルミニウムを主成分とする合金を使用し
てもよい。
【００３１】以上の説明から明らかなように、接続導体
の寸法は、リソグラフィー技術による制限を超えて微細
化することができる。
の寸法は、リソグラフィー技術による制限を超えて微細
化することができる。
【００３２】
【発明の効果】以上説明したように本発明は、アルミニ
ウムやシリコンのように、イオン注入とアニールとによ
り絶縁体に変換可能な導電性被膜に酸素イオンや窒素イ
オンを垂直方向及び斜め方向から選択的に注入すること
により、単一のレジスト膜を使用して上層配線やリード
に接続される、接続導体を備えた配線層及び絶縁膜を形
成でき、しかもこの場合接続導体と配線層の接続領域と
を自己整合させることができるので、配線層あたりのレ
ジスト工程が簡略化され、スルーホールを形成するため
の目合せマージンが不要で接続導体の微細化が可能とな
る。従って、半導体装置の集積度の向上と製造工数の低
減が可能となる効果がある。
ウムやシリコンのように、イオン注入とアニールとによ
り絶縁体に変換可能な導電性被膜に酸素イオンや窒素イ
オンを垂直方向及び斜め方向から選択的に注入すること
により、単一のレジスト膜を使用して上層配線やリード
に接続される、接続導体を備えた配線層及び絶縁膜を形
成でき、しかもこの場合接続導体と配線層の接続領域と
を自己整合させることができるので、配線層あたりのレ
ジスト工程が簡略化され、スルーホールを形成するため
の目合せマージンが不要で接続導体の微細化が可能とな
る。従って、半導体装置の集積度の向上と製造工数の低
減が可能となる効果がある。
【図１】本発明の第１の実施の形態について説明するた
めの断面図である。
めの断面図である。
【図２】図１に続いて示す平面図（図２（ａ））及び図
２（ａ）のＸ−Ｘ線断面図（図２（ｂ））である。
２（ａ）のＸ−Ｘ線断面図（図２（ｂ））である。
【図３】図２に続いて示す平面図（図３（ａ））及び図
３（ａ）のＸ−Ｘ線断面図（図３（ｂ））である。
３（ａ）のＸ−Ｘ線断面図（図３（ｂ））である。
【図４】図３に続いて示す平面図（図４（ａ））及び図
４（ａ）のＸ−Ｘ線断面図に図４（ｂ））である。
４（ａ）のＸ−Ｘ線断面図に図４（ｂ））である。
【図５】図４に続いて示す（ａ）〜（ｄ）に分図して示
す工程順断面図である。
す工程順断面図である。
【図６】本発明の実施の形態の説明に使用する模式図で
ある。
ある。
【図７】本発明の第２の実施の形態について説明するた
めの（ａ）〜（ｄ）に分図して示す工程順断面図であ
る。
めの（ａ）〜（ｄ）に分図して示す工程順断面図であ
る。
【図８】第１の従来例について説明するための（ａ）〜
（ｃ）に分図して示す工程順断面図である。
（ｃ）に分図して示す工程順断面図である。
【図９】第１の従来例の説明に使用する模式図である。
【図１０】第２の従来例について説明するための（ａ）
〜（ｄ）に分図して示す工程順断面図である。
〜（ｄ）に分図して示す工程順断面図である。
１ Ｎ- 型シリコン基板 １Ｂ，１Ｃ，１Ｅ 拡散層 ２ 絶縁膜 ３，３−１，３−２ アルミニウム膜 ３−３ ポリシリコン膜 ３ａ−１〜３ａ−４，３−２ａ１，３−２ａ２，３−３
ａ１，３−３ａ２，３−３ａ３ 主配線部 ３−１ｂ，３−２ｂ，３−３ｂ イオン注入領域 ３−１ｃ，３−３ｃ 層間絶縁膜 ３−２ｃ 表面保護膜 ４，４ａ−１〜４ａ−４，４ｂ−１，４ｂ−２，４ｃ−
２，４ｄ−１，４ｅ−２，４ｅ−３，４ｆ−１，４ｆ−
２ フォトレジスト膜 ５ 酸素イオン ６ イオン注入部分 ８ 表面保護膜 ９ ボンディングパッド １０−１，１０ａ−１，１０−３，１０ａ−３，１０−
５ 接続領域 １０−２，１０ａ−２，１０−４，１０ａ−４ 接続
導体 １０−６ ボンディングパッド（接続導体） １５ 電解液 １６ 陰極 １７ 電解槽 １８ ＤＣ電源 １９ 陽極
ａ１，３−３ａ２，３−３ａ３ 主配線部 ３−１ｂ，３−２ｂ，３−３ｂ イオン注入領域 ３−１ｃ，３−３ｃ 層間絶縁膜 ３−２ｃ 表面保護膜 ４，４ａ−１〜４ａ−４，４ｂ−１，４ｂ−２，４ｃ−
２，４ｄ−１，４ｅ−２，４ｅ−３，４ｆ−１，４ｆ−
２ フォトレジスト膜 ５ 酸素イオン ６ イオン注入部分 ８ 表面保護膜 ９ ボンディングパッド １０−１，１０ａ−１，１０−３，１０ａ−３，１０−
５ 接続領域 １０−２，１０ａ−２，１０−４，１０ａ−４ 接続
導体 １０−６ ボンディングパッド（接続導体） １５ 電解液 １６ 陰極 １７ 電解槽 １８ ＤＣ電源 １９ 陽極
Claims (5)
- 【請求項１】 半導体基板上の第１の絶縁膜を選択的に
被覆する第１の配線層と、前記第１の配線層の形成され
た第１の絶縁膜を被覆する第２の絶縁膜と、前記第２の
絶縁膜に設けられた開口を埋めて形成され、前記第２の
絶縁膜を選択的に被覆する第２の配線層、又はリードに
接続される接続導体とを有し、前記開口及び接続導体が
これらの直下部の前記第１の配線層と自己整合している
ことを特徴とする半導体装置。 - 【請求項２】 第１の配線層と接続導体が同時形成され
た同一導電材料からなり、第２の絶縁膜が前記導電材料
の酸化物，窒化物又は酸窒化物である請求項１記載の半
導体装置。 - 【請求項３】 導電材料がアルミニウム、アルミニウム
を主成分とする合金又はシリコンである請求項２記載の
半導体装置。 - 【請求項４】 半導体基板上の第１の絶縁膜を被覆して
その酸化物，窒化物又は酸窒化物が絶縁体である導電性
被膜を形成する工程と、第１の幅を有する主配線形成部
及びこれより太い第２の幅を有する接続領域形成部を有
するレジスト膜を形成する工程と、前記導電性被覆の前
記レジスト膜の直下部の前記第１の絶縁膜に接触してい
る面から所定厚さにわたって酸素イオン及び又は窒素イ
オンを注入する工程と、前記導電性被膜の前記レジスト
膜で覆われていない部分及び前記主配線形成部で覆われ
ている部分の全て並びに前記接続領域形成部で覆われて
いる部分の周辺部の表面から前記所定厚さ部にかけて酸
素イオン及び又は窒素イオンを斜め方向から注入する工
程とを有し、前記酸素イオン及び又は窒素イオンを注入
された部分を絶縁体に変換することによって前記第１の
幅に対応する幅を有する主配線部及び前記第２の幅に対
応する幅を有する接続領域とからなる第１の配線層、前
記接続領域と自己整合し、前記絶縁体でなる第２の絶縁
膜並びにこれを選択的に被覆する第２の配線層、又はリ
ードに接続される接続導体を形成することを特徴とする
半導体装置の製造方法。 - 【請求項５】 導電性被膜がアルミニウム、アルミニウ
ムを主成分とする合金又はシリコンでなる請求項４記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7311269A JP2853621B2 (ja) | 1995-11-29 | 1995-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7311269A JP2853621B2 (ja) | 1995-11-29 | 1995-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153544A true JPH09153544A (ja) | 1997-06-10 |
| JP2853621B2 JP2853621B2 (ja) | 1999-02-03 |
Family
ID=18015111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7311269A Expired - Fee Related JP2853621B2 (ja) | 1995-11-29 | 1995-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853621B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110272286A1 (en) * | 2008-03-03 | 2011-11-10 | Ibiden Co., Ltd. | Method of manufacturing multilayer printed wiring board |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57167659A (en) * | 1981-03-30 | 1982-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH06283525A (ja) * | 1993-03-26 | 1994-10-07 | Matsushita Electric Ind Co Ltd | 金属配線の形成方法 |
-
1995
- 1995-11-29 JP JP7311269A patent/JP2853621B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57167659A (en) * | 1981-03-30 | 1982-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH06283525A (ja) * | 1993-03-26 | 1994-10-07 | Matsushita Electric Ind Co Ltd | 金属配線の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110272286A1 (en) * | 2008-03-03 | 2011-11-10 | Ibiden Co., Ltd. | Method of manufacturing multilayer printed wiring board |
| US8499446B2 (en) * | 2008-03-03 | 2013-08-06 | Ibiden Co., Ltd. | Method of manufacturing multilayer printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2853621B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043942B1 (en) | Method for forming integrated circuits having a pattern of narrow dimensioned dielectric regions | |
| EP0063916B1 (en) | Semiconductor intregrated circuits and manufacturing process thereof | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JP2853621B2 (ja) | 半導体装置の製造方法 | |
| JP2025527333A (ja) | ３ｄ ｎａｎｄ構造におけるワード線側壁コンタクト | |
| JPS6314498B2 (ja) | ||
| JPH0964313A (ja) | 半導体装置の配線方法 | |
| US20020195713A1 (en) | Integrated circuit devices with contact hole alignment and methods of fabricating the same | |
| US6420248B1 (en) | Double gate oxide layer method of manufacture | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| US6586325B2 (en) | Process for making an electronic device having a multilevel structure | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2718450B2 (ja) | 半導体装置の製造方法 | |
| JP2000216371A (ja) | 電荷転送装置およびその製造方法 | |
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| TW558755B (en) | Method of forming multiple oxide layers with different thicknesses in a linear nitrogen doping process | |
| JP2597703B2 (ja) | 半導体装置の製造方法 | |
| JPH0590262A (ja) | 半導体装置およびその製造方法 | |
| JPH05283518A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS63108750A (ja) | 配線および絶縁部形成方法 | |
| JPS62250655A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |