JPH09153648A - 超電導電界効果型素子およびその作製方法 - Google Patents
超電導電界効果型素子およびその作製方法Info
- Publication number
- JPH09153648A JPH09153648A JP8278774A JP27877496A JPH09153648A JP H09153648 A JPH09153648 A JP H09153648A JP 8278774 A JP8278774 A JP 8278774A JP 27877496 A JP27877496 A JP 27877496A JP H09153648 A JPH09153648 A JP H09153648A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- layer
- substrate
- field effect
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【解決手段】 SrTiＯ3（１００）基板５上に配置され
た酸化物超電導体で構成された超電導チャネル10、超電
導ソース領域２および超電導ドレイン領域３と、超電導
チャネル上にゲート絶縁層７を介して配置され、超電導
チャネルを流れる電流を制御する電圧が印加されるゲー
ト電極４とを備える超電導電界効果型素子で、超電導チ
ャネル10、超電導ソース領域２および超電導ドレイン領
域３を構成する酸化物超電導薄膜全体が基板上に直接配
置され、ゲート電極４の超電導チャネル上以外の部分が
基板５上に直接形成された絶縁分離層50上に配置されて
いる。 【効果】 超電導チャネル、ゲート絶縁層およびゲート
電極の積層構造が、結晶性および特性の優れた各層で形
成されている。従って、ゲート電極−超電導チャネル間
にリーク電流が流れないので従来の超電導電界効果型素
子よりも優れた特性を示す。
た酸化物超電導体で構成された超電導チャネル10、超電
導ソース領域２および超電導ドレイン領域３と、超電導
チャネル上にゲート絶縁層７を介して配置され、超電導
チャネルを流れる電流を制御する電圧が印加されるゲー
ト電極４とを備える超電導電界効果型素子で、超電導チ
ャネル10、超電導ソース領域２および超電導ドレイン領
域３を構成する酸化物超電導薄膜全体が基板上に直接配
置され、ゲート電極４の超電導チャネル上以外の部分が
基板５上に直接形成された絶縁分離層50上に配置されて
いる。 【効果】 超電導チャネル、ゲート絶縁層およびゲート
電極の積層構造が、結晶性および特性の優れた各層で形
成されている。従って、ゲート電極−超電導チャネル間
にリーク電流が流れないので従来の超電導電界効果型素
子よりも優れた特性を示す。
Description
【０００１】
【発明の属する技術分野】本発明は、超電導電界効果型
素子およびその作製方法に関する。より詳細には、酸化
物超電導薄膜で構成された超電導チャネル、超電導ソー
ス領域および超電導ドレイン領域と、超電導チャネル上
にゲート絶縁層を介して配置されたゲート電極とを備
え、超電導チャネルに流れる電流をゲート電極に印加し
た信号電圧で制御する超電導電界効果型素子の新規な構
成およびその作製方法に関する。
素子およびその作製方法に関する。より詳細には、酸化
物超電導薄膜で構成された超電導チャネル、超電導ソー
ス領域および超電導ドレイン領域と、超電導チャネル上
にゲート絶縁層を介して配置されたゲート電極とを備
え、超電導チャネルに流れる電流をゲート電極に印加し
た信号電圧で制御する超電導電界効果型素子の新規な構
成およびその作製方法に関する。
【０００２】
【従来の技術】超電導現象を利用した素子は、従来の半
導体素子に比較して高速であり、消費電力も小さく、飛
躍的に高性能化することができると考えられている。特
に近年研究が進んでいる酸化物超電導体を使用すること
により、比較的高い温度で動作する超電導素子を作製す
ることが可能である。実用上極めて重要だと考えられて
いる３端子の超電導素子の１つに、超電導体で形成され
た超電導チャネルに流れる超電導電流をゲート電極で制
御する超電導電界効果型素子がある。超電導電界効果型
素子は、電圧制御型の素子であって信号の増幅作用があ
り、電流密度が大きい。
導体素子に比較して高速であり、消費電力も小さく、飛
躍的に高性能化することができると考えられている。特
に近年研究が進んでいる酸化物超電導体を使用すること
により、比較的高い温度で動作する超電導素子を作製す
ることが可能である。実用上極めて重要だと考えられて
いる３端子の超電導素子の１つに、超電導体で形成され
た超電導チャネルに流れる超電導電流をゲート電極で制
御する超電導電界効果型素子がある。超電導電界効果型
素子は、電圧制御型の素子であって信号の増幅作用があ
り、電流密度が大きい。
【０００３】図４(a)〜(d)および(aa)〜(dd)を参照して
従来の超電導電界効果型素子の作製方法を説明する。図
４(a)〜(d)は、従来の超電導電界効果型素子の作製方法
の各工程の平面図であり、図４(aa)〜(dd)は、それぞれ
図４(a)〜(d)の矢印の部分における断面図である。最初
に、図４(a)および(aa)に示すようSrTiＯ3（１００）基
板等の基板５上に、素子の超電導領域となる部分を除い
てSiＯ2層20を形成する。
従来の超電導電界効果型素子の作製方法を説明する。図
４(a)〜(d)は、従来の超電導電界効果型素子の作製方法
の各工程の平面図であり、図４(aa)〜(dd)は、それぞれ
図４(a)〜(d)の矢印の部分における断面図である。最初
に、図４(a)および(aa)に示すようSrTiＯ3（１００）基
板等の基板５上に、素子の超電導領域となる部分を除い
てSiＯ2層20を形成する。
【０００４】次に、図４(b) および(bb)に示すよう、基
板５全体の上にＹ1Ba2Cu3Ｏ7-X酸化物超電導薄膜を成膜
する。Ｙ1Ba2Cu3Ｏ7-X酸化物超電導薄膜のSiＯ2層20上
の部分にはSiが拡散してSi−ＹＢＣＯ（Ｙ1Ba2Cu
3Ｏ7-X）絶縁層21となり、基板５上に直接成膜された部
分はそれぞれ結晶性のよい酸化物超電導薄膜で形成され
た超電導ソース領域２、超電導チャネル10および超電導
ドレイン領域３となる。
板５全体の上にＹ1Ba2Cu3Ｏ7-X酸化物超電導薄膜を成膜
する。Ｙ1Ba2Cu3Ｏ7-X酸化物超電導薄膜のSiＯ2層20上
の部分にはSiが拡散してSi−ＹＢＣＯ（Ｙ1Ba2Cu
3Ｏ7-X）絶縁層21となり、基板５上に直接成膜された部
分はそれぞれ結晶性のよい酸化物超電導薄膜で形成され
た超電導ソース領域２、超電導チャネル10および超電導
ドレイン領域３となる。
【０００５】続いて、図４(c)および(cc)に示すよう、
超電導チャネル10上にゲート絶縁層７を形成する。ゲー
ト絶縁層７は、SrTiＯ3、BaTiＯ3等の絶縁体で形成す
る。最後に、図４(d)および(dd)に示すよう、ゲート絶
縁層７上にAg等でゲート電極４を、超電導ソース領域２
上にソース電極12を、超電導ドレイン領域３上にドレイ
ン電極13を形成して超電導電界効果型素子が完成する。
超電導チャネル10上にゲート絶縁層７を形成する。ゲー
ト絶縁層７は、SrTiＯ3、BaTiＯ3等の絶縁体で形成す
る。最後に、図４(d)および(dd)に示すよう、ゲート絶
縁層７上にAg等でゲート電極４を、超電導ソース領域２
上にソース電極12を、超電導ドレイン領域３上にドレイ
ン電極13を形成して超電導電界効果型素子が完成する。
【０００６】上記従来の方法では、酸化物超電導薄膜を
直接エッチングすることなく、SiＯ2から拡散したSiと
の反応を利用してパターニングを行っている。従って、
エッチングやそれに伴うマスク形成・除去の工程により
酸化物超電導薄膜が劣化することがない。
直接エッチングすることなく、SiＯ2から拡散したSiと
の反応を利用してパターニングを行っている。従って、
エッチングやそれに伴うマスク形成・除去の工程により
酸化物超電導薄膜が劣化することがない。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、ゲート絶縁層７のかなりの部分がSiＯ2
層20上に形成されたSi−ＹＢＣＯ絶縁層21上に形成され
る。Si−ＹＢＣＯ絶縁層は、結晶性、表面平坦性が悪
く、そのために、ゲート絶縁層７を構成するSrTiＯ3、B
aTiＯ3等は結晶性が悪く、ゲート電極−超電導チャネル
間でのリークの原因となっていた。また、酸化物超電導
薄膜を一部にSiＯ2層20が形成されて平坦でない基板５
上に成膜するので、段差部分で酸化物超電導薄膜中に結
晶粒界が生成することがある。この結晶粒界が素子の特
性に深刻な影響を及ぼす場合がある。さらに、段差部分
では薄膜が十分な厚さに成長せず、被覆が十分でないこ
とがある。特にゲート絶縁層７の場合には、この薄い段
差部分がリークの原因となる。一方、上記従来の方法
は、酸化物超電導薄膜をSiとの反応によりパターニング
している。すなわち、酸化物超電導薄膜のSiが拡散した
部分が非超電導領域となっている。従って、Siの横方向
への拡散が避けられないので精密なパターニングが難し
く、微細化にも限界がある。
来の方法では、ゲート絶縁層７のかなりの部分がSiＯ2
層20上に形成されたSi−ＹＢＣＯ絶縁層21上に形成され
る。Si−ＹＢＣＯ絶縁層は、結晶性、表面平坦性が悪
く、そのために、ゲート絶縁層７を構成するSrTiＯ3、B
aTiＯ3等は結晶性が悪く、ゲート電極−超電導チャネル
間でのリークの原因となっていた。また、酸化物超電導
薄膜を一部にSiＯ2層20が形成されて平坦でない基板５
上に成膜するので、段差部分で酸化物超電導薄膜中に結
晶粒界が生成することがある。この結晶粒界が素子の特
性に深刻な影響を及ぼす場合がある。さらに、段差部分
では薄膜が十分な厚さに成長せず、被覆が十分でないこ
とがある。特にゲート絶縁層７の場合には、この薄い段
差部分がリークの原因となる。一方、上記従来の方法
は、酸化物超電導薄膜をSiとの反応によりパターニング
している。すなわち、酸化物超電導薄膜のSiが拡散した
部分が非超電導領域となっている。従って、Siの横方向
への拡散が避けられないので精密なパターニングが難し
く、微細化にも限界がある。
【０００８】そこで本発明の目的は、上記従来技術の問
題点を解決した新規な構成の超電導電界効果型素子およ
びその作製方法を提供することにある。
題点を解決した新規な構成の超電導電界効果型素子およ
びその作製方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明に従うと、基板
と、この基板上に配置された酸化物超電導体で構成され
た超電導ソース領域および超電導ドレイン領域と、基板
上で超電導ソース領域および超電導ドレイン領域間に配
置され、酸化物超電導体で構成された超電導チャネル
と、超電導チャネル上にゲート絶縁層を介して配置さ
れ、超電導チャネルを流れる電流を制御するためのゲー
ト電圧が印加されるゲート電極とを備える超電導電界効
果型素子において、前記超電導チャネルを構成する酸化
物超電導薄膜全体が前記基板上に直接配置され、前記ゲ
ート電極の超電導チャネル上以外の部分が前記基板上に
直接形成された絶縁分離層上に配置されていることを特
徴とする超電導電界効果型素子が提供される。本発明の
超電導電界効果型素子において、上記の絶縁分離層は、
CeＯ2層、CaＦ2層またはSiＯ2層であることが好まし
い。
と、この基板上に配置された酸化物超電導体で構成され
た超電導ソース領域および超電導ドレイン領域と、基板
上で超電導ソース領域および超電導ドレイン領域間に配
置され、酸化物超電導体で構成された超電導チャネル
と、超電導チャネル上にゲート絶縁層を介して配置さ
れ、超電導チャネルを流れる電流を制御するためのゲー
ト電圧が印加されるゲート電極とを備える超電導電界効
果型素子において、前記超電導チャネルを構成する酸化
物超電導薄膜全体が前記基板上に直接配置され、前記ゲ
ート電極の超電導チャネル上以外の部分が前記基板上に
直接形成された絶縁分離層上に配置されていることを特
徴とする超電導電界効果型素子が提供される。本発明の
超電導電界効果型素子において、上記の絶縁分離層は、
CeＯ2層、CaＦ2層またはSiＯ2層であることが好まし
い。
【００１０】一方、本発明に従うと、基板上に成膜され
た酸化物超電導薄膜およびその上に積層された絶縁体層
からなる積層体上に、金属電極を形成する方法であっ
て、金属電極の一部を基板上の積層体以外の部分上に形
成する方法において、基板上の積層体が形成されていな
い部分に絶縁分離層を形成し、金属電極をこの絶縁分離
層上と積層体上とに形成することを特徴とする方法が提
供される。本発明の方法では、酸化物超電導薄膜上に絶
縁体層を積層して積層体を形成した後、積層体を所定の
形状に加工してから絶縁分離層を形成することが好まし
い。
た酸化物超電導薄膜およびその上に積層された絶縁体層
からなる積層体上に、金属電極を形成する方法であっ
て、金属電極の一部を基板上の積層体以外の部分上に形
成する方法において、基板上の積層体が形成されていな
い部分に絶縁分離層を形成し、金属電極をこの絶縁分離
層上と積層体上とに形成することを特徴とする方法が提
供される。本発明の方法では、酸化物超電導薄膜上に絶
縁体層を積層して積層体を形成した後、積層体を所定の
形状に加工してから絶縁分離層を形成することが好まし
い。
【００１１】
【発明の実施の形態】本発明の超電導電界効果型素子
は、超電導チャネルを構成する酸化物超電導薄膜全体が
基板上に直接配置され、ゲート電極の一部が、基板上に
直接形成された絶縁分離層上に配置されている点に主要
な特徴がある。本発明の超電導電界効果型素子は、超電
導チャネルを構成する酸化物超電導薄膜が平坦な基板上
に形成されているので、酸化物超電導薄膜も平坦であ
り、結晶性が優れているだけでなく、超電導チャネル中
に結晶粒界が生成することがない。また、超電導チャネ
ル上に形成されたゲート絶縁層も結晶性のよい絶縁体で
一様な厚さに形成されている。従って、ゲート電極−超
電導チャネル間にリーク電流が流れることがない。
は、超電導チャネルを構成する酸化物超電導薄膜全体が
基板上に直接配置され、ゲート電極の一部が、基板上に
直接形成された絶縁分離層上に配置されている点に主要
な特徴がある。本発明の超電導電界効果型素子は、超電
導チャネルを構成する酸化物超電導薄膜が平坦な基板上
に形成されているので、酸化物超電導薄膜も平坦であ
り、結晶性が優れているだけでなく、超電導チャネル中
に結晶粒界が生成することがない。また、超電導チャネ
ル上に形成されたゲート絶縁層も結晶性のよい絶縁体で
一様な厚さに形成されている。従って、ゲート電極−超
電導チャネル間にリーク電流が流れることがない。
【００１２】さらに、本発明の超電導電界効果型素子
は、Siをパターニングに使用していないので、Siを用い
たパターニングに起因する不具合、例えば、Siの拡散に
より酸化物超電導薄膜やその上に積層された絶縁体層等
の結晶性、特性が劣化することがない。従って、本発明
の超電導電界効果型素子は、安定して優れた特性を示
す。
は、Siをパターニングに使用していないので、Siを用い
たパターニングに起因する不具合、例えば、Siの拡散に
より酸化物超電導薄膜やその上に積層された絶縁体層等
の結晶性、特性が劣化することがない。従って、本発明
の超電導電界効果型素子は、安定して優れた特性を示
す。
【００１３】本発明の方法では、Siとの反応を利用せず
酸化物超電導薄膜を直接パターニングする。従って、Si
の拡散状態に影響される従来の方法よりも精密な加工が
できる。酸化物超電導薄膜を直接加工する場合に問題に
なる、フォトレジスト、剥離剤、洗浄工程等による酸化
物超電導薄膜の劣化は、最終工程で酸化物超電導薄膜の
劣化部分を除去したり、または熱処理を行って酸化物超
電導薄膜の劣化部分の特性を回復させることで解消す
る。また、本発明の方法に従うと、酸化物超電導薄膜お
よび絶縁体層を積層した積層体の全体が、平坦で、且つ
酸化物超電導薄膜の成膜に適した基板上に形成される。
従って、酸化物超電導薄膜は結晶性、平坦性が優れ、ま
た、内部に結晶粒界が生ずることもない。さらに、この
酸化物超電導薄膜上に積層される絶縁体層の結晶性も良
好となる。
酸化物超電導薄膜を直接パターニングする。従って、Si
の拡散状態に影響される従来の方法よりも精密な加工が
できる。酸化物超電導薄膜を直接加工する場合に問題に
なる、フォトレジスト、剥離剤、洗浄工程等による酸化
物超電導薄膜の劣化は、最終工程で酸化物超電導薄膜の
劣化部分を除去したり、または熱処理を行って酸化物超
電導薄膜の劣化部分の特性を回復させることで解消す
る。また、本発明の方法に従うと、酸化物超電導薄膜お
よび絶縁体層を積層した積層体の全体が、平坦で、且つ
酸化物超電導薄膜の成膜に適した基板上に形成される。
従って、酸化物超電導薄膜は結晶性、平坦性が優れ、ま
た、内部に結晶粒界が生ずることもない。さらに、この
酸化物超電導薄膜上に積層される絶縁体層の結晶性も良
好となる。
【００１４】本発明の超電導電界効果型素子には、任意
の酸化物超電導体が使用できるが、Ｙ1Ba2Cu3Ｏ7-X系酸
化物超電導体は安定的に高品質の結晶性のよい薄膜が得
られるので好ましい。また、Bi2Sr2Ca2Cu3Ｏx 系酸化物
超電導体は、特にその超電導臨界温度Ｔc が高いので好
ましい。また、本発明の超電導電界効果型素子に使用す
る基板としては、MgＯ、SrTiＯ3等の絶縁体基板の他、
適当なバッファ層を成膜面上に有するSi等の半導体基板
および酸化物超電導体基板が使用できる。
の酸化物超電導体が使用できるが、Ｙ1Ba2Cu3Ｏ7-X系酸
化物超電導体は安定的に高品質の結晶性のよい薄膜が得
られるので好ましい。また、Bi2Sr2Ca2Cu3Ｏx 系酸化物
超電導体は、特にその超電導臨界温度Ｔc が高いので好
ましい。また、本発明の超電導電界効果型素子に使用す
る基板としては、MgＯ、SrTiＯ3等の絶縁体基板の他、
適当なバッファ層を成膜面上に有するSi等の半導体基板
および酸化物超電導体基板が使用できる。
【００１５】以下、本発明を実施例によりさらに詳しく
説明するが、以下の開示は本発明の単なる実施例に過ぎ
ず、本発明の技術的範囲をなんら制限するものではな
い。
説明するが、以下の開示は本発明の単なる実施例に過ぎ
ず、本発明の技術的範囲をなんら制限するものではな
い。
【００１６】
実施例１ 本発明の方法で本発明の超電導電界効果型素子を作製し
た。図１(a)〜(c)、(aa)〜(cc)および図２(d)、(dd)、
(e)および(ee)を参照して、その工程を説明する。図４
と同様、図１(a)〜(c)および図２(d)および(e)は、超電
導電界効果型素子の作製方法の各工程の平面図であり、
図１(aa)〜(cc)および図２(dd)および(ee)は、それぞれ
図１(a)〜(c)および図２(d)および(e)の矢印の部分にお
ける断面図である。
た。図１(a)〜(c)、(aa)〜(cc)および図２(d)、(dd)、
(e)および(ee)を参照して、その工程を説明する。図４
と同様、図１(a)〜(c)および図２(d)および(e)は、超電
導電界効果型素子の作製方法の各工程の平面図であり、
図１(aa)〜(cc)および図２(dd)および(ee)は、それぞれ
図１(a)〜(c)および図２(d)および(e)の矢印の部分にお
ける断面図である。
【００１７】最初に、図１(a)および(aa)に示すよう、S
rTiＯ3（１００）基板５上にｃ軸配向のＹ1Ba2Cu3Ｏ7-X
酸化物超電導薄膜１を成膜する。成膜方法としては、Ｍ
ＢＥ法、特に反応性共蒸着法が好ましい。反応性共蒸着
法で成膜を行う際の主な成膜条件を以下に示す。 基板温度 700 ℃ 圧力 ３×10-5Torr（基板近傍）（Ｏ3を70体積
％以上含んだＯ2） 蒸着源およびるつぼ温度 Ｙ： 1220 ℃ Ba： 620 ℃ Cu： 1000 ℃ 膜厚 5 nm
rTiＯ3（１００）基板５上にｃ軸配向のＹ1Ba2Cu3Ｏ7-X
酸化物超電導薄膜１を成膜する。成膜方法としては、Ｍ
ＢＥ法、特に反応性共蒸着法が好ましい。反応性共蒸着
法で成膜を行う際の主な成膜条件を以下に示す。 基板温度 700 ℃ 圧力 ３×10-5Torr（基板近傍）（Ｏ3を70体積
％以上含んだＯ2） 蒸着源およびるつぼ温度 Ｙ： 1220 ℃ Ba： 620 ℃ Cu： 1000 ℃ 膜厚 5 nm
【００１８】基板としては、MgＯ（１００）基板、ＹＳ
Ｚ基板、MgAl2Ｏ4上にBaTiＯ3を積層した二層のコーテ
ィング層を表面に有するSi半導体基板、CeＯ2バッファ
層を表面に有するSi半導体基板、ＹＳＺバッファ層を表
面に有するSi半導体基板が使用可能である。また、SrTi
Ｏ3（１００）基板を使用する場合には、その表面をＨ
Ｆのバッファー溶液で処理して表面を清浄化することが
好ましい。また、SrTiＯ3（１００）基板、MgＯ（１０
０）基板、ＹＳＺ基板等の絶縁体基板であっても、表面
に、Pr1Ba2Cu3Ｏ7-y等のバッファ層を有することが好ま
しい。この場合、Pr1Ba2Cu3Ｏ7-yバッファ層は、基板と
酸化物超電導薄膜との間で成分元素の相互拡散を抑制
し、特に酸化物超電導薄膜の特性を劣化させず、明確な
界面を形成させる機能を有する。また、基板と酸化物超
電導薄膜との間の熱膨張率の差を緩和し、酸化物超電導
薄膜の歪みや、割れの発生を抑える。
Ｚ基板、MgAl2Ｏ4上にBaTiＯ3を積層した二層のコーテ
ィング層を表面に有するSi半導体基板、CeＯ2バッファ
層を表面に有するSi半導体基板、ＹＳＺバッファ層を表
面に有するSi半導体基板が使用可能である。また、SrTi
Ｏ3（１００）基板を使用する場合には、その表面をＨ
Ｆのバッファー溶液で処理して表面を清浄化することが
好ましい。また、SrTiＯ3（１００）基板、MgＯ（１０
０）基板、ＹＳＺ基板等の絶縁体基板であっても、表面
に、Pr1Ba2Cu3Ｏ7-y等のバッファ層を有することが好ま
しい。この場合、Pr1Ba2Cu3Ｏ7-yバッファ層は、基板と
酸化物超電導薄膜との間で成分元素の相互拡散を抑制
し、特に酸化物超電導薄膜の特性を劣化させず、明確な
界面を形成させる機能を有する。また、基板と酸化物超
電導薄膜との間の熱膨張率の差を緩和し、酸化物超電導
薄膜の歪みや、割れの発生を抑える。
【００１９】次に、図１(b)および(bb)に示すよう、Ｙ1
Ba2Cu3Ｏ7-X 酸化物超電導薄膜１の中央部に、金属性の
マスクを使用して絶縁体層17をSrTiＯ3で形成し、その
後、両端近傍にAgで厚さ100 nmのソース電極12およびド
レイン電極13を真空蒸着法により形成する。絶縁体層17
は、ゲート絶縁層となるものであり、その厚さは、トン
ネル電流が流れないよう10nm以上の厚さにする必要があ
るが、厚すぎる場合には、ゲート電極に高い信号電圧を
印加しなければ超電導チャネル中を流れる超電導電流の
変調、制御を行うことができなくなる。従って、絶縁体
層17の厚さは、4000nm以下とする。主な成膜条件を以下
に示す。 基板温度 500 ℃ 圧力 ３×10-5Torr（基板近傍）（Ｏ3を70体積
％以上含んだＯ2） 蒸着源およびるつぼ温度 Sr： 600 ℃ Ti： 1500 ℃ 膜厚 15 nm 絶縁体層17は、Bi4Ti3Ｏ12、BaxSr1-xTiＯ3 （０≦ｘ≦
１）、ＰＺＴ[Pb(Zr,Ti)Ｏ3]でも形成することができ
る。
Ba2Cu3Ｏ7-X 酸化物超電導薄膜１の中央部に、金属性の
マスクを使用して絶縁体層17をSrTiＯ3で形成し、その
後、両端近傍にAgで厚さ100 nmのソース電極12およびド
レイン電極13を真空蒸着法により形成する。絶縁体層17
は、ゲート絶縁層となるものであり、その厚さは、トン
ネル電流が流れないよう10nm以上の厚さにする必要があ
るが、厚すぎる場合には、ゲート電極に高い信号電圧を
印加しなければ超電導チャネル中を流れる超電導電流の
変調、制御を行うことができなくなる。従って、絶縁体
層17の厚さは、4000nm以下とする。主な成膜条件を以下
に示す。 基板温度 500 ℃ 圧力 ３×10-5Torr（基板近傍）（Ｏ3を70体積
％以上含んだＯ2） 蒸着源およびるつぼ温度 Sr： 600 ℃ Ti： 1500 ℃ 膜厚 15 nm 絶縁体層17は、Bi4Ti3Ｏ12、BaxSr1-xTiＯ3 （０≦ｘ≦
１）、ＰＺＴ[Pb(Zr,Ti)Ｏ3]でも形成することができ
る。
【００２０】次に、フォトレジストによりマスクを形成
し、酸化物超電導薄膜１および絶縁体層17をArイオンミ
リングでエッチングし、図１(c)および(cc)に示すよ
う、超電導ソース領域２、超電導ドレイン領域３、超電
導チャネル10およびゲート絶縁層７を形成する。超電導
チャネル10およびゲート絶縁層７の幅は、約５μｍに形
成した。
し、酸化物超電導薄膜１および絶縁体層17をArイオンミ
リングでエッチングし、図１(c)および(cc)に示すよ
う、超電導ソース領域２、超電導ドレイン領域３、超電
導チャネル10およびゲート絶縁層７を形成する。超電導
チャネル10およびゲート絶縁層７の幅は、約５μｍに形
成した。
【００２１】続いて、図２(d)および(dd)に示すよう、
基板５上にCeＯ2層50をレーザ蒸着法で成膜し、リフト
オフ方により、基板５上に直接成膜された部分のみ残し
て、素子上の部分を除去する。CeＯ2層50は、素子の電
気的な分離の機能を有する絶縁分離層である。そのた
め、厚さは 150〜200nm が好ましい。また、リーク電流
が小さく、積層体の各層の間の相互拡散を防止するため
に低温で成膜可能であることが好ましい。絶縁分離層に
は、CeＯ2以外にCaＦ2、SiＯ2等が使用可能であるが、
先に述べた条件からCeＯ2が最も好ましい。CeＯ2層の成
膜条件を以下に示す。 基板温度 室温 圧力 ３×10-2Torr（Ｏ2） 膜厚 160 nm
基板５上にCeＯ2層50をレーザ蒸着法で成膜し、リフト
オフ方により、基板５上に直接成膜された部分のみ残し
て、素子上の部分を除去する。CeＯ2層50は、素子の電
気的な分離の機能を有する絶縁分離層である。そのた
め、厚さは 150〜200nm が好ましい。また、リーク電流
が小さく、積層体の各層の間の相互拡散を防止するため
に低温で成膜可能であることが好ましい。絶縁分離層に
は、CeＯ2以外にCaＦ2、SiＯ2等が使用可能であるが、
先に述べた条件からCeＯ2が最も好ましい。CeＯ2層の成
膜条件を以下に示す。 基板温度 室温 圧力 ３×10-2Torr（Ｏ2） 膜厚 160 nm
【００２２】最後に、図２(e)および(ee)に示すよう、
ゲート電極４をAgを使用して真空蒸着法により作製して
本発明の超電導電界効果型素子が完成する。上記本発明
の方法で作製された本発明の超電導電界効果型素子は、
超電導チャネル、ゲート絶縁層およびゲート電極の積層
構造部分に凹凸がないので、ゲート電極−超電導チャネ
ル間のリークの原因となる被覆の不良がない。また、平
坦な積層膜を直接フォトリソグラフィ技術により加工す
るので、１μｍ程度の微細な加工を再現性よく行うこと
ができる。さらに、超電導チャネル、ゲート絶縁層およ
びゲート電極の積層構造の界面部分がCeＯ2絶縁膜で被
覆されているので、ゲート電極で発生した電界が超電導
チャネルに効率よく印加され、変調効率が向上してい
る。また、ゲート絶縁層７および超電導チャネル10の側
面がCeＯ2絶縁膜で被覆されているので、ゲート電極−
超電導チャネル間のリーク電流も有効に抑制される。
ゲート電極４をAgを使用して真空蒸着法により作製して
本発明の超電導電界効果型素子が完成する。上記本発明
の方法で作製された本発明の超電導電界効果型素子は、
超電導チャネル、ゲート絶縁層およびゲート電極の積層
構造部分に凹凸がないので、ゲート電極−超電導チャネ
ル間のリークの原因となる被覆の不良がない。また、平
坦な積層膜を直接フォトリソグラフィ技術により加工す
るので、１μｍ程度の微細な加工を再現性よく行うこと
ができる。さらに、超電導チャネル、ゲート絶縁層およ
びゲート電極の積層構造の界面部分がCeＯ2絶縁膜で被
覆されているので、ゲート電極で発生した電界が超電導
チャネルに効率よく印加され、変調効率が向上してい
る。また、ゲート絶縁層７および超電導チャネル10の側
面がCeＯ2絶縁膜で被覆されているので、ゲート電極−
超電導チャネル間のリーク電流も有効に抑制される。
【００２３】実施例２ 図３(a)、(b)、(aa)および(bb)を参照して、本発明の方
法で本発明の超電導電界効果型素子を作製した第２の実
施例の工程を説明する。本実施例の工程では、絶縁体層
17を厚く形成した点が異なる。従って、これらの相違点
を中心に説明を行う。
法で本発明の超電導電界効果型素子を作製した第２の実
施例の工程を説明する。本実施例の工程では、絶縁体層
17を厚く形成した点が異なる。従って、これらの相違点
を中心に説明を行う。
【００２４】まず、実施例１と同様に図１(a)および(a
a)に示すよう、SrTiＯ3（１００）基板５上に、厚さ５n
mのｃ軸配向のＹ1Ba2Cu3Ｏ7-X酸化物超電導薄膜１を反
応性共蒸着法で成膜する。次に、やはり実施例１と同様
に図１(b)および(bb)に示すよう、Ｙ1Ba2Cu3Ｏ7-X 酸化
物超電導薄膜１の中央部に、金属性のマスクを使用して
絶縁体層17をSrTiＯ3で形成するが、その厚さは150 nm
にする。その後、両端近傍にAgで厚さ100 nmのソース電
極12およびドレイン電極13を真空蒸着法により形成す
る。
a)に示すよう、SrTiＯ3（１００）基板５上に、厚さ５n
mのｃ軸配向のＹ1Ba2Cu3Ｏ7-X酸化物超電導薄膜１を反
応性共蒸着法で成膜する。次に、やはり実施例１と同様
に図１(b)および(bb)に示すよう、Ｙ1Ba2Cu3Ｏ7-X 酸化
物超電導薄膜１の中央部に、金属性のマスクを使用して
絶縁体層17をSrTiＯ3で形成するが、その厚さは150 nm
にする。その後、両端近傍にAgで厚さ100 nmのソース電
極12およびドレイン電極13を真空蒸着法により形成す
る。
【００２５】次に、酸化物超電導薄膜１および絶縁体層
17をArイオンミリングでエッチングし、超電導ソース領
域２、超電導ドレイン領域３、超電導チャネル10および
ゲート絶縁層７を形成する。超電導チャネル10およびゲ
ート絶縁層７の幅は、約５μｍに形成した。図３(a)お
よび(aa)に示すよう、基板５上に厚さ150 nmのCeＯ2層5
0をレーザ蒸着法で成膜し、リフトオフ方により、基板
５上に直接成膜された部分のみ残して、素子上の部分を
除去する。
17をArイオンミリングでエッチングし、超電導ソース領
域２、超電導ドレイン領域３、超電導チャネル10および
ゲート絶縁層７を形成する。超電導チャネル10およびゲ
ート絶縁層７の幅は、約５μｍに形成した。図３(a)お
よび(aa)に示すよう、基板５上に厚さ150 nmのCeＯ2層5
0をレーザ蒸着法で成膜し、リフトオフ方により、基板
５上に直接成膜された部分のみ残して、素子上の部分を
除去する。
【００２６】最後に、図３(b)および(bb)に示すよう、
ゲート電極４をAgを使用して真空蒸着法により作製して
本発明の超電導電界効果型素子が完成する。上記本発明
の方法で作製された本発明の超電導電界効果型素子で
は、超電導チャネル、ゲート絶縁層およびゲート電極の
積層構造部分の凹凸は、実施例１の素子に比較してさら
に小さくなっている。従って、各層はさらに良好に形成
されており、被覆の不良がない。
ゲート電極４をAgを使用して真空蒸着法により作製して
本発明の超電導電界効果型素子が完成する。上記本発明
の方法で作製された本発明の超電導電界効果型素子で
は、超電導チャネル、ゲート絶縁層およびゲート電極の
積層構造部分の凹凸は、実施例１の素子に比較してさら
に小さくなっている。従って、各層はさらに良好に形成
されており、被覆の不良がない。
【００２７】図５に上記本発明の方法で作製した本発明
の超電導電界効果型素子および従来の超電導電界効果型
素子におけるゲート長（ゲート電極の超電導チャネル上
の部分の電流方向の長さ）と、超電導チャネルの臨界温
度との関係を示す。どちらの超電導電界効果型素子も、
超電導チャネルは厚さ５nmのＹ1Ba2Cu3Ｏ7-X酸化物超電
導薄膜で、ゲート絶縁層は厚さ150nmのSrTiＯ3薄膜で、
ゲート電極は厚さ250nmのAg薄膜で形成した。また、ソ
ース−ドレイン間の長さは100μｍとした。
の超電導電界効果型素子および従来の超電導電界効果型
素子におけるゲート長（ゲート電極の超電導チャネル上
の部分の電流方向の長さ）と、超電導チャネルの臨界温
度との関係を示す。どちらの超電導電界効果型素子も、
超電導チャネルは厚さ５nmのＹ1Ba2Cu3Ｏ7-X酸化物超電
導薄膜で、ゲート絶縁層は厚さ150nmのSrTiＯ3薄膜で、
ゲート電極は厚さ250nmのAg薄膜で形成した。また、ソ
ース−ドレイン間の長さは100μｍとした。
【００２８】図５において、本発明の超電導電界効果型
素子の超電導チャネルの臨界温度は〇で、従来の超電導
電界効果型素子の超電導チャネルの臨界温度は×で示さ
れている。図５に示されているよう、本発明の超電導電
界効果型素子の超電導チャネルの臨界温度は、ゲート長
に関わらず常に従来の超電導電界効果型素子の超電導チ
ャネルの臨界温度よりも高い。これは、本発明の超電導
電界効果型素子では、ゲート部分が超電導チャネルを劣
化せずに精度よく加工されていることを示している。ま
た、上記本発明の超電導電界効果型素子および従来の超
電導電界効果型素子の変調特性を測定したところ、変調
度は従来の超電導電界効果型素子が１％だったものが本
発明の超電導電界効果型素子では10％に、コンダクタン
スは、従来の超電導電界効果型素子が２ｍＳ／cmだった
ものが本発明の超電導電界効果型素子では３ｍＳ／cmに
向上していた。
素子の超電導チャネルの臨界温度は〇で、従来の超電導
電界効果型素子の超電導チャネルの臨界温度は×で示さ
れている。図５に示されているよう、本発明の超電導電
界効果型素子の超電導チャネルの臨界温度は、ゲート長
に関わらず常に従来の超電導電界効果型素子の超電導チ
ャネルの臨界温度よりも高い。これは、本発明の超電導
電界効果型素子では、ゲート部分が超電導チャネルを劣
化せずに精度よく加工されていることを示している。ま
た、上記本発明の超電導電界効果型素子および従来の超
電導電界効果型素子の変調特性を測定したところ、変調
度は従来の超電導電界効果型素子が１％だったものが本
発明の超電導電界効果型素子では10％に、コンダクタン
スは、従来の超電導電界効果型素子が２ｍＳ／cmだった
ものが本発明の超電導電界効果型素子では３ｍＳ／cmに
向上していた。
【００２９】
【発明の効果】以上説明したように、本発明に従えば、
新規な構成の超電導電界効果型素子その作製方法が提供
される。本発明の超電導電界効果型素子は、超電導チャ
ネル、ゲート絶縁層およびゲート電極の積層構造が、結
晶性および特性の優れた各層で形成されている。従っ
て、ゲート電極−超電導チャネル間にリーク電流が流れ
ないので従来の超電導電界効果型素子よりも優れた特性
を示す。さらに、本発明の方法では、上記の積層構造を
高い精度で作製可能であるので、素子の微細化が容易に
なる。
新規な構成の超電導電界効果型素子その作製方法が提供
される。本発明の超電導電界効果型素子は、超電導チャ
ネル、ゲート絶縁層およびゲート電極の積層構造が、結
晶性および特性の優れた各層で形成されている。従っ
て、ゲート電極−超電導チャネル間にリーク電流が流れ
ないので従来の超電導電界効果型素子よりも優れた特性
を示す。さらに、本発明の方法では、上記の積層構造を
高い精度で作製可能であるので、素子の微細化が容易に
なる。
【図１】本発明の超電導電界効果型素子を本発明の方法
で作製する工程の第１の実施例を説明する図である。
で作製する工程の第１の実施例を説明する図である。
【図２】図１の工程の続きを示す。
【図３】本発明の超電導電界効果型素子を本発明の方法
で作製する工程の第２の実施例を説明する図である。
で作製する工程の第２の実施例を説明する図である。
【図４】従来の超電導電界効果型素子の作製方法を説明
する図である。
する図である。
【図５】本発明の超電導電界効果型素子および従来の超
電導電界効果型素子におけるゲート長と、超電導チャネ
ルの臨界温度との関係を示すグラフである。
電導電界効果型素子におけるゲート長と、超電導チャネ
ルの臨界温度との関係を示すグラフである。
１ 酸化物超電導薄膜 ２ 超電導ソース領域 ３ 超電導ドレイン領域 ４ ゲート電極 ５ 基板 ７ ゲート絶縁層 10 超電導チャネル 50 CeＯ2層
Claims (5)
- 【請求項１】 基板と、この基板上に配置された酸化物
超電導体で構成された超電導ソース領域および超電導ド
レイン領域と、基板上で超電導ソース領域および超電導
ドレイン領域間に配置され、酸化物超電導体で構成され
た超電導チャネルと、超電導チャネル上にゲート絶縁層
を介して配置され、超電導チャネルを流れる電流を制御
するためのゲート電圧が印加されるゲート電極とを備え
る超電導電界効果型素子において、前記超電導チャネル
を構成する酸化物超電導薄膜全体が前記基板上に直接配
置され、前記ゲート電極の超電導チャネル上以外の部分
が前記基板上に直接形成された絶縁分離層上に配置され
ていることを特徴とする超電導電界効果型素子。 - 【請求項２】 前記絶縁分離層が、CeＯ2 層、CaＦ2層
またはSiＯ2層であることを特徴とする請求項１に記載
の超電導電界効果型素子。 - 【請求項３】 基板上に成膜された酸化物超電導薄膜お
よびその上に積層された絶縁体層からなる積層体上に、
金属電極を形成する方法であって、金属電極の一部を基
板上の前記積層体以外の部分上に形成する方法におい
て、基板上の積層体が形成されていない部分に絶縁分離
層を形成し、金属電極をこの酸化物層上と積層体上とに
形成することを特徴とする方法。 - 【請求項４】 前記酸化物層が、CeＯ2 層、CaＦ2層ま
たはSiＯ2層であることを特徴とする請求項３に記載の
方法。 - 【請求項５】 前記酸化物超電導薄膜上に絶縁体層を積
層して積層体を形成した後、積層体を所定の形状に加工
してから前記絶縁分離層を形成することを特徴とする請
求項３または４に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278774A JP2976904B2 (ja) | 1995-09-29 | 1996-09-30 | 超電導電界効果型素子およびその作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-277114 | 1995-09-29 | ||
| JP27711495 | 1995-09-29 | ||
| JP8278774A JP2976904B2 (ja) | 1995-09-29 | 1996-09-30 | 超電導電界効果型素子およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153648A true JPH09153648A (ja) | 1997-06-10 |
| JP2976904B2 JP2976904B2 (ja) | 1999-11-10 |
Family
ID=26552264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8278774A Expired - Fee Related JP2976904B2 (ja) | 1995-09-29 | 1996-09-30 | 超電導電界効果型素子およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976904B2 (ja) |
-
1996
- 1996-09-30 JP JP8278774A patent/JP2976904B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2976904B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434127A (en) | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer | |
| US5416072A (en) | Superconducting device having an thin superconducting channel formed of oxide superconducting material | |
| JPH05251777A (ja) | 超電導電界効果型素子およびその作製方法 | |
| US5446015A (en) | Superconducting device having a reduced thickness of oxide superconducting layer | |
| JP4380878B2 (ja) | 超電導素子およびその製造方法 | |
| JPH0714079B2 (ja) | 酸化物超電導三端子素子 | |
| JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2773503B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPH08288563A (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2680949B2 (ja) | 超電導電界効果型素子の作製方法 | |
| JP2680960B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2647279B2 (ja) | 積層膜の作製方法 | |
| JP2647251B2 (ja) | 超電導素子および作製方法 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JP2691065B2 (ja) | 超電導素子および作製方法 | |
| JP2647277B2 (ja) | 積層膜の作製方法 | |
| JP2680959B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2599500B2 (ja) | 超電導素子および作製方法 | |
| JP2737499B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2026060710A (ja) | ジョセフソン接合素子及びジョセフソン接合素子の製造方法 | |
| JP2667289B2 (ja) | 超電導素子および作製方法 | |
| JP2647280B2 (ja) | 積層膜の作製方法 | |
| JPH07131081A (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2647278B2 (ja) | 積層膜の作製方法 | |
| JPH11307831A (ja) | 酸化物超電導接合の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |