JPH09160794A - フラッシュメモリと試験プログラム格納ｒｏｍカードによるモジュール試験方式 - Google Patents
フラッシュメモリと試験プログラム格納ｒｏｍカードによるモジュール試験方式Info
- Publication number
- JPH09160794A JPH09160794A JP7345869A JP34586995A JPH09160794A JP H09160794 A JPH09160794 A JP H09160794A JP 7345869 A JP7345869 A JP 7345869A JP 34586995 A JP34586995 A JP 34586995A JP H09160794 A JPH09160794 A JP H09160794A
- Authority
- JP
- Japan
- Prior art keywords
- test
- program
- card
- test program
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】試験プログラムの格納エリアを確保するととも
に、試験プログラムのロード時間の短縮を達成し、電源
断にあってもロードされた試験プログラムを保持するこ
とにより操作性、作業効率を向上するモジュール試験方
式の提供。 【解決手段】ＴＰ＿ＲＯＭカード１２を被試験モジュー
ル１１の所定スロットに挿入した際、ＣＰＵカード１３
のＲＯＭのＴＰブートプログラム２２がこれを検知し、
ＴＰ＿ＲＯＭカード１２内のプログラム２３′、２４′
をＣＰＵカード１３のフラッシュメモリへ転送してロー
ドし、フラッシュメモリ上のＴＰ制御プログラム２３に
制御が移され、試験プログラム２４が実行可能な状態に
なり、検査者はＣＰＵカード１３に接続されたターミナ
ル１７から試験実行指示、試験結果分析によりモジュー
ル検査を行う。
に、試験プログラムのロード時間の短縮を達成し、電源
断にあってもロードされた試験プログラムを保持するこ
とにより操作性、作業効率を向上するモジュール試験方
式の提供。 【解決手段】ＴＰ＿ＲＯＭカード１２を被試験モジュー
ル１１の所定スロットに挿入した際、ＣＰＵカード１３
のＲＯＭのＴＰブートプログラム２２がこれを検知し、
ＴＰ＿ＲＯＭカード１２内のプログラム２３′、２４′
をＣＰＵカード１３のフラッシュメモリへ転送してロー
ドし、フラッシュメモリ上のＴＰ制御プログラム２３に
制御が移され、試験プログラム２４が実行可能な状態に
なり、検査者はＣＰＵカード１３に接続されたターミナ
ル１７から試験実行指示、試験結果分析によりモジュー
ル検査を行う。
Description
【０００１】
【発明の属する技術分野】本発明はフラッシュメモリを
構成部品とするワンチップマイクロコンピュータ搭載シ
ステムにおけるモジュール試験方式に関する。
構成部品とするワンチップマイクロコンピュータ搭載シ
ステムにおけるモジュール試験方式に関する。
【０００２】
【従来の技術】この種のモジュール試験方法に関連する
従来技術を以下に説明する。不揮発性のデータメモリ及
びＣＰＵ等の制御素子を有するＩＣチップを内蔵したＩ
Ｃカードと称呼される携帯可能電子装置において、製造
されたＩＣカードの良／不良を判定するためのテストプ
ログラム（試験プログラム）をＩＣカードのデータメモ
リにロードして実行する従来の方式においては、製造後
に新たなテストプログラムを書き込みこれを実行させる
ことができないという問題を解消するため、例えば特開
昭６３−７３３３９号公報には、プログラム部に例えば
マスクＲＯＭの他に電気的に消去及び書き込み可能な読
み出し専用メモリ（ＥＥＰＲＯＭ）や電気的に書き込み
可能な読み出し専用メモリ（ＥＰＲＯＭ）あるいはＲＡ
Ｍ（ランダムアクセスメモリ）等の書き込み可能なメモ
リ部を割り付け、所定の条件が成立した時に、この書き
込み可能なメモリ部に携帯型電子装置の良、不良を判定
するテストプログラムを書き込む手段及びこの書き込ん
だテストプログラムを実行する手段を備えたことを特徴
とする携帯可能電子装置が提案されている。
従来技術を以下に説明する。不揮発性のデータメモリ及
びＣＰＵ等の制御素子を有するＩＣチップを内蔵したＩ
Ｃカードと称呼される携帯可能電子装置において、製造
されたＩＣカードの良／不良を判定するためのテストプ
ログラム（試験プログラム）をＩＣカードのデータメモ
リにロードして実行する従来の方式においては、製造後
に新たなテストプログラムを書き込みこれを実行させる
ことができないという問題を解消するため、例えば特開
昭６３−７３３３９号公報には、プログラム部に例えば
マスクＲＯＭの他に電気的に消去及び書き込み可能な読
み出し専用メモリ（ＥＥＰＲＯＭ）や電気的に書き込み
可能な読み出し専用メモリ（ＥＰＲＯＭ）あるいはＲＡ
Ｍ（ランダムアクセスメモリ）等の書き込み可能なメモ
リ部を割り付け、所定の条件が成立した時に、この書き
込み可能なメモリ部に携帯型電子装置の良、不良を判定
するテストプログラムを書き込む手段及びこの書き込ん
だテストプログラムを実行する手段を備えたことを特徴
とする携帯可能電子装置が提案されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の方式の第１の問題点は、試験プログラム格納メモリ
に、製品に内蔵されるＲＯＭ（読み出し専用メモリ）を
選択した場合には、試験プログラムの容量（サイズ）の
制限を受けることである。
来の方式の第１の問題点は、試験プログラム格納メモリ
に、製品に内蔵されるＲＯＭ（読み出し専用メモリ）を
選択した場合には、試験プログラムの容量（サイズ）の
制限を受けることである。
【０００４】これは、製品内蔵ＲＯＭには通常ユーザー
プログラムが格納されており、製造コストの点から考え
てもＲＯＭ容量を安易に増大させることは不可能とされ
るため、自ずと試験プログラム容量の制限を受けること
になるからである。
プログラムが格納されており、製造コストの点から考え
てもＲＯＭ容量を安易に増大させることは不可能とされ
るため、自ずと試験プログラム容量の制限を受けること
になるからである。
【０００５】また、上記従来の方式の第２の問題点は、
試験プログラム格納メモリに製品内蔵ＲＡＭを選択した
場合には、試験プログラムによるモジュール試験の作業
効率が低くなることである。
試験プログラム格納メモリに製品内蔵ＲＡＭを選択した
場合には、試験プログラムによるモジュール試験の作業
効率が低くなることである。
【０００６】これは、製品の電源断等により製品内蔵Ｒ
ＡＭ上の試験プログラムが消去されてしまい、このため
再度試験プログラムのロード作業が必要とされることに
よる。
ＡＭ上の試験プログラムが消去されてしまい、このため
再度試験プログラムのロード作業が必要とされることに
よる。
【０００７】従って、本発明は、上記従来技術の問題点
を解消し、試験プログラムの充分な格納エリアを確保す
ることにより製品の保守性を向上するとともに、試験プ
ログラムのロード時間の短縮を達成し、更に製品の電源
断にあってもロードされた試験プログラムを保持するこ
とにより操作性を向上し、且つ作業効率を向上するモジ
ュール試験方式を提供することを目的とする。
を解消し、試験プログラムの充分な格納エリアを確保す
ることにより製品の保守性を向上するとともに、試験プ
ログラムのロード時間の短縮を達成し、更に製品の電源
断にあってもロードされた試験プログラムを保持するこ
とにより操作性を向上し、且つ作業効率を向上するモジ
ュール試験方式を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、フラッシュメモリを構成部品とするワン
チップマイクロコンピュータ搭載システムにおいて、試
験プログラムを格納するＲＯＭを搭載した試験プログラ
ム格納ＲＯＭカードより前記フラッシュメモリに試験プ
ログラムをロードし、前記フラッシュメモリ上の試験プ
ログラムで被試験対象のモジュールの試験を行うことを
特徴とするモジュール試験方式を提供する。
め、本発明は、フラッシュメモリを構成部品とするワン
チップマイクロコンピュータ搭載システムにおいて、試
験プログラムを格納するＲＯＭを搭載した試験プログラ
ム格納ＲＯＭカードより前記フラッシュメモリに試験プ
ログラムをロードし、前記フラッシュメモリ上の試験プ
ログラムで被試験対象のモジュールの試験を行うことを
特徴とするモジュール試験方式を提供する。
【０００９】本発明においては、好ましくは、製品モジ
ュールに試験プログラム格納ＲＯＭ（「ＴＰ＿ＲＯＭ」
という）カード専用スロットを有し、さらに製品ＣＰＵ
カードの論理アクセスメモリ空間を予め拡張させること
により、ＣＰＵからＴＰ＿ＲＯＭカードのプログラム格
納エリアを直接アクセスさせる手段を有し、前記ＴＰ＿
ＲＯＭカード専用スロットにＴＰ＿ＲＯＭカードを挿入
することにより、製品に内蔵されるフラッシュメモリに
試験プログラムをメモリ−メモリ間転送でロードし、そ
の後はフラッシュメモリ上の試験プログラムを実行させ
るように制御する手段を有することを特徴としたもので
ある。
ュールに試験プログラム格納ＲＯＭ（「ＴＰ＿ＲＯＭ」
という）カード専用スロットを有し、さらに製品ＣＰＵ
カードの論理アクセスメモリ空間を予め拡張させること
により、ＣＰＵからＴＰ＿ＲＯＭカードのプログラム格
納エリアを直接アクセスさせる手段を有し、前記ＴＰ＿
ＲＯＭカード専用スロットにＴＰ＿ＲＯＭカードを挿入
することにより、製品に内蔵されるフラッシュメモリに
試験プログラムをメモリ−メモリ間転送でロードし、そ
の後はフラッシュメモリ上の試験プログラムを実行させ
るように制御する手段を有することを特徴としたもので
ある。
【００１０】本発明によれば、製品運用時に、大規模ユ
ーザープログラムが格納される製品内蔵フラッシュメモ
リ（一括消去型のＥＥＰＲＯＭ（電気的に消去及び書き
込み可能な読み出し専用メモリ））を、運用前の製品試
験時に利用する形態としたことにより、試験プログラム
の容量として十分なエリアを確保できる。
ーザープログラムが格納される製品内蔵フラッシュメモ
リ（一括消去型のＥＥＰＲＯＭ（電気的に消去及び書き
込み可能な読み出し専用メモリ））を、運用前の製品試
験時に利用する形態としたことにより、試験プログラム
の容量として十分なエリアを確保できる。
【００１１】そして、試験プログラムはフラッシュメモ
リに格納されているので製品の電源断によってもプログ
ラムが消去されることはなく、このためモジュール検査
期間中における、電源断→電源入の度毎に試験プログラ
ムを再ロードすることが不要とされ、作業効率を向上で
きる。
リに格納されているので製品の電源断によってもプログ
ラムが消去されることはなく、このためモジュール検査
期間中における、電源断→電源入の度毎に試験プログラ
ムを再ロードすることが不要とされ、作業効率を向上で
きる。
【００１２】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に詳細に説明する。
して以下に詳細に説明する。
【００１３】図１は、本発明の一実施形態に係る試験方
式に係るハードウェアの構成例を示すものである。
式に係るハードウェアの構成例を示すものである。
【００１４】図１に示すように、本実施形態において
は、試験プログラム格納用ＲＯＭであるＴＰ＿ＲＯＭカ
ード１２の専用スロットを具備してなる製品モジュール
１１と、試験プログラム及び試験プログラムを制御する
ためのＴＰ（試験プログラム）制御プログラムが格納さ
れたＲＯＭを搭載したＴＰ＿ＲＯＭカード１２と、ＴＰ
ブートプログラム、及びユーザープログラムが格納され
たＲＯＭを搭載する製品ＣＰＵカード１３と、その他の
被試験製品カード１４、１５、１６と、ＣＰＵカード１
３に接続されたマン−マシンインターフェース（入出力
手段）としてのターミナル１７と、から構成されてい
る。
は、試験プログラム格納用ＲＯＭであるＴＰ＿ＲＯＭカ
ード１２の専用スロットを具備してなる製品モジュール
１１と、試験プログラム及び試験プログラムを制御する
ためのＴＰ（試験プログラム）制御プログラムが格納さ
れたＲＯＭを搭載したＴＰ＿ＲＯＭカード１２と、ＴＰ
ブートプログラム、及びユーザープログラムが格納され
たＲＯＭを搭載する製品ＣＰＵカード１３と、その他の
被試験製品カード１４、１５、１６と、ＣＰＵカード１
３に接続されたマン−マシンインターフェース（入出力
手段）としてのターミナル１７と、から構成されてい
る。
【００１５】図２は、本発明の一実施形態におけるソフ
トウェア構成の一例（メモリ配置）を示すものである。
トウェア構成の一例（メモリ配置）を示すものである。
【００１６】ＴＰ＿ＲＯＭカード１２のＲＯＭには、モ
ジュールの試験を行う試験プログラム２４′と、試験プ
ログラムのスケジューリング制御等を行うＴＰ制御プロ
グラム２３′とが格納されている。
ジュールの試験を行う試験プログラム２４′と、試験プ
ログラムのスケジューリング制御等を行うＴＰ制御プロ
グラム２３′とが格納されている。
【００１７】また、ＣＰＵカード１３のＲＯＭには、Ｔ
Ｐ＿ＲＯＭカード１２の専用スロットへの挿入を検知
し、ＴＰ＿ＲＯＭカード１２内に記憶格納されているプ
ログラムを製品ＣＰＵカード１３のフラッシュメモリ
（Ｆ＿ＲＯＭ）にロードし、ロード終了時にフラッシュ
メモリ上のロードされたＴＰ制御プログラム２３に制御
を移すように構成されたＴＰブートプログラム２２と、
ユーザープログラム２１と、が格納されている。また、
図２に示すように、製品ＣＰＵカード１３のフラッシュ
メモリ（Ｆ＿ＲＯＭ）は、製品モジュールの試験時にお
いて、ＴＰブートプログラム２２により、ＴＰ＿ＲＯＭ
カード１２のＲＯＭからロードされた試験プログラム２
４と、これを管理制御するＴＰ制御プログラム２３と、
を記憶格納している。この製品ＣＰＵカード１３のフラ
ッシュメモリ（Ｆ＿ＲＯＭ）は、製品運用時においては
ユーザープログラムを記憶保持する。
Ｐ＿ＲＯＭカード１２の専用スロットへの挿入を検知
し、ＴＰ＿ＲＯＭカード１２内に記憶格納されているプ
ログラムを製品ＣＰＵカード１３のフラッシュメモリ
（Ｆ＿ＲＯＭ）にロードし、ロード終了時にフラッシュ
メモリ上のロードされたＴＰ制御プログラム２３に制御
を移すように構成されたＴＰブートプログラム２２と、
ユーザープログラム２１と、が格納されている。また、
図２に示すように、製品ＣＰＵカード１３のフラッシュ
メモリ（Ｆ＿ＲＯＭ）は、製品モジュールの試験時にお
いて、ＴＰブートプログラム２２により、ＴＰ＿ＲＯＭ
カード１２のＲＯＭからロードされた試験プログラム２
４と、これを管理制御するＴＰ制御プログラム２３と、
を記憶格納している。この製品ＣＰＵカード１３のフラ
ッシュメモリ（Ｆ＿ＲＯＭ）は、製品運用時においては
ユーザープログラムを記憶保持する。
【００１８】本発明の一実施形態の動作について図面を
参照して以下に説明する。
参照して以下に説明する。
【００１９】ＴＰ＿ＲＯＭカード１２を被試験モジュー
ル１１の所定の専用スロットに挿入すると、製品ＣＰＵ
カード１３ＲＯＭ内のＴＰブートプログラム２２が、Ｔ
Ｐ＿ＲＯＭカード１２の挿入を検知し、ＴＰ＿ＲＯＭカ
ード１２内のプログラム２３′、２４′を、製品ＣＰＵ
カード１３のフラッシュメモリ（Ｆ＿ＲＯＭ）へ、メモ
リ−メモリ間転送によりロードする。
ル１１の所定の専用スロットに挿入すると、製品ＣＰＵ
カード１３ＲＯＭ内のＴＰブートプログラム２２が、Ｔ
Ｐ＿ＲＯＭカード１２の挿入を検知し、ＴＰ＿ＲＯＭカ
ード１２内のプログラム２３′、２４′を、製品ＣＰＵ
カード１３のフラッシュメモリ（Ｆ＿ＲＯＭ）へ、メモ
リ−メモリ間転送によりロードする。
【００２０】なお、ＴＰブートプログラム２２は例えば
一定周期でスロットへのＴＰ＿ＲＯＭカード１２の挿入
の有無を監視するように構成されており、またＴＰ＿Ｒ
ＯＭカード１２は、好ましくは、被試験モジュール１１
の電源がオン状態で挿抜可能な方式とされている。
一定周期でスロットへのＴＰ＿ＲＯＭカード１２の挿入
の有無を監視するように構成されており、またＴＰ＿Ｒ
ＯＭカード１２は、好ましくは、被試験モジュール１１
の電源がオン状態で挿抜可能な方式とされている。
【００２１】フラッシュメモリ（Ｆ＿ＲＯＭ）への試験
プログラム転送が終了すると、ロードされたフラッシュ
メモリ上のＴＰ制御プログラム２３に制御が移され、試
験プログラム２４が実行可能な状態になる。
プログラム転送が終了すると、ロードされたフラッシュ
メモリ上のＴＰ制御プログラム２３に制御が移され、試
験プログラム２４が実行可能な状態になる。
【００２２】この時点で、ＴＰ＿ＲＯＭカード１２は、
装置の試験を行うに際しては必要ではなくなる。
装置の試験を行うに際しては必要ではなくなる。
【００２３】モジュール検査者は、ＣＰＵカード１３に
接続されたマン−マシンインターフェースであるターミ
ナル１７から、試験実行指示、試験結果分析によりモジ
ュール検査を行う。
接続されたマン−マシンインターフェースであるターミ
ナル１７から、試験実行指示、試験結果分析によりモジ
ュール検査を行う。
【００２４】上記第１の実施形態では、製品モジュール
に、ＴＰ＿ＲＯＭカード１２専用スロットを設けたが、
ＣＰＵカード１３からメモリアクセスすることが可能で
あれば、特に専用スロットを設けることは必要とされ
ず、既存のカードスロットを利用することも可能であ
る。
に、ＴＰ＿ＲＯＭカード１２専用スロットを設けたが、
ＣＰＵカード１３からメモリアクセスすることが可能で
あれば、特に専用スロットを設けることは必要とされ
ず、既存のカードスロットを利用することも可能であ
る。
【００２５】そして、ＣＰＵカード１３のフラッシュメ
モリ１２は、通常大規模ユーザープログラムを格納する
のに十分な容量を有しており、このフラッシュメモリに
転送された試験プログラムは試験データの記憶保持に際
し、容量上の制限を受けない。
モリ１２は、通常大規模ユーザープログラムを格納する
のに十分な容量を有しており、このフラッシュメモリに
転送された試験プログラムは試験データの記憶保持に際
し、容量上の制限を受けない。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
製品運用時には大規模ユーザープログラムが格納される
製品内蔵フラッシュメモリを運用前の製品試験時に試験
プログラム格納メモリとして利用するようにしたことに
より、試験プログラムの容量としては十分なエリアを確
保できるため、試験プログラムの容量制限をほとんど受
けないという利点を有する。
製品運用時には大規模ユーザープログラムが格納される
製品内蔵フラッシュメモリを運用前の製品試験時に試験
プログラム格納メモリとして利用するようにしたことに
より、試験プログラムの容量としては十分なエリアを確
保できるため、試験プログラムの容量制限をほとんど受
けないという利点を有する。
【００２７】また、本発明によれば、試験プログラムの
格納メモリがフラッシュメモリとされるため、製品の電
源断によっても試験プログラムが消去されてしまうこと
がないため、電源断でも試験プログラムを再ロードする
ことは不要とされ、このため試験プログラムによるモジ
ュール試験の作業効率を向上するという効果を有する。
格納メモリがフラッシュメモリとされるため、製品の電
源断によっても試験プログラムが消去されてしまうこと
がないため、電源断でも試験プログラムを再ロードする
ことは不要とされ、このため試験プログラムによるモジ
ュール試験の作業効率を向上するという効果を有する。
【図１】本発明の一実施形態に係る試験方式を説明する
ためのハードウェア構成を示す図である。
ためのハードウェア構成を示す図である。
【図２】本発明の一実施形態に係る試験方式を説明する
ためのソフトウェア構成（メモリ配置）を示す図であ
る。
ためのソフトウェア構成（メモリ配置）を示す図であ
る。
１１ 被試験モジュール １２ ＴＰ＿ＲＯＭカード １３ ＣＰＵカード １４〜１５ 製品カード ２１ ユーザプログラム ２２ ＴＰ制御ブートプログラム ２３ ＴＰ制御プログラム ２４ 試験プログラム Ｆ＿ＲＯＭ フラッシュメモリ
Claims (2)
- 【請求項１】フラッシュメモリを構成部品とするワンチ
ップマイクロコンピュータ搭載システムにおいて、 試験プログラムを格納するＲＯＭを搭載した試験プログ
ラム格納ＲＯＭカードより前記フラッシュメモリに試験
プログラムをロードし、前記フラッシュメモリ上の前記
試験プログラムで被試験対象のモジュールの試験を行う
ことを特徴とするモジュール試験方式。 - 【請求項２】試験プログラム及びその制御プログラムを
格納した読み出し専用メモリを含むカードを所定のスロ
ットに挿入した際に、前記カードの前記スロットへの挿
入を検知し、前記カードの読み出し専用メモリ内の前記
プログラムを、製品運用時においてユーザープログラム
が格納されるフラッシュメモリへロードする手段を備
え、 前記フラッシュメモリ上にロードされた前記試験プログ
ラムの制御プログラムの制御の基に被試験対象モジュー
ルの試験プログラムが実行可能な状態に設定されること
を特徴とするモジュール試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345869A JPH09160794A (ja) | 1995-12-08 | 1995-12-08 | フラッシュメモリと試験プログラム格納ｒｏｍカードによるモジュール試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345869A JPH09160794A (ja) | 1995-12-08 | 1995-12-08 | フラッシュメモリと試験プログラム格納ｒｏｍカードによるモジュール試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09160794A true JPH09160794A (ja) | 1997-06-20 |
Family
ID=18379550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7345869A Pending JPH09160794A (ja) | 1995-12-08 | 1995-12-08 | フラッシュメモリと試験プログラム格納ｒｏｍカードによるモジュール試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09160794A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287776A (ja) * | 1985-05-14 | 1986-12-18 | Minolta Camera Co Ltd | レ−ザビ−ムプリンタシステム |
| JPS6373339A (ja) * | 1986-09-17 | 1988-04-02 | Toshiba Corp | 携帯可能電子装置のテスト方法 |
| JPH06222946A (ja) * | 1993-01-22 | 1994-08-12 | Hitachi Ltd | 集積回路およびその試験方法 |
-
1995
- 1995-12-08 JP JP7345869A patent/JPH09160794A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287776A (ja) * | 1985-05-14 | 1986-12-18 | Minolta Camera Co Ltd | レ−ザビ−ムプリンタシステム |
| JPS6373339A (ja) * | 1986-09-17 | 1988-04-02 | Toshiba Corp | 携帯可能電子装置のテスト方法 |
| JPH06222946A (ja) * | 1993-01-22 | 1994-08-12 | Hitachi Ltd | 集積回路およびその試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0442651B1 (en) | Apparatus and method for background memory test during system start up | |
| EP0991081B1 (en) | Emulated EEPROM memory device and corresponding method | |
| US7321951B2 (en) | Method for testing flash memory power loss recovery | |
| US6745278B2 (en) | Computer capable of rewriting an area of a non-volatile memory with a boot program during self mode operation of the computer | |
| JP2004118826A (ja) | フラッシュメモリを用いてブーティングされるシステム装置及びそのブーティング方法 | |
| JP3699890B2 (ja) | 不揮発性半導体記憶装置 | |
| CN109739769B (zh) | Bootrom加载功能自动化测试方法及装置 | |
| CN105760191A (zh) | 嵌入式系统设备程序烧写量产方法 | |
| US6598137B1 (en) | Microcomputer having built-in nonvolatile memory for simultaneous use as a program area and a data area | |
| KR20010086400A (ko) | 메모리 관리 테이블 작성 방법 및 메모리 장치 | |
| CN104881338B (zh) | 半导体设备 | |
| CN110825421B (zh) | 一种固件升级方法、系统及可读存储介质 | |
| US6736325B1 (en) | Codelets | |
| JPH09160794A (ja) | フラッシュメモリと試験プログラム格納ｒｏｍカードによるモジュール試験方式 | |
| WO1998013762A1 (en) | Processing system and method for reading and restoring information in a ram configuration | |
| US20080155309A1 (en) | Memory card and debugging method employed by the same | |
| JPH0371356A (ja) | 集積回路 | |
| JPH09146774A (ja) | パーソナルコンピュータシステム | |
| US6381175B2 (en) | Method and system for validating flash memory | |
| KR100791838B1 (ko) | 스마트 카드 및 스마트 카드의 테스트 방법 | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| CN100456243C (zh) | 存储设备及控制该存储设备操作的方法 | |
| US7596717B2 (en) | Microcomputer and debugging method | |
| US20250272220A1 (en) | Computer system comprising a microcontroller using an external memory | |
| JPH08147186A (ja) | フラッシュメモリ内蔵マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980421 |