JPH0371356A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0371356A JPH0371356A JP2204022A JP20402290A JPH0371356A JP H0371356 A JPH0371356 A JP H0371356A JP 2204022 A JP2204022 A JP 2204022A JP 20402290 A JP20402290 A JP 20402290A JP H0371356 A JPH0371356 A JP H0371356A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- security
- byte
- memory system
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、無許可でメモリ・システムの内容にアクセス
することを防ぐセキュリティを有するメモリ・システム
に関する。さらに詳しくは、本発明は、マイクロプロセ
ッサ用のメモリ・システムに関する。
することを防ぐセキュリティを有するメモリ・システム
に関する。さらに詳しくは、本発明は、マイクロプロセ
ッサ用のメモリ・システムに関する。
（従来の技術）
同一チップ上に集積されたメモリを有するマイクロプロ
セッサでは、許可を得ていない者によるアクセスからメ
モリ内容を保護するなんらかのセキュリティ機能を持つ
ことが望ましい。一般的に、多くのマイクロプロセッサ
を応用するにあたって、メモリと、ときにはアプリケー
ション・プログラムが、不揮発性の方法でデータを記憶
する電気的消去可能な不揮発性ワードオンリメモリ（Ｅ
ＥＰＲＯＭ）を含む場合がある。
セッサでは、許可を得ていない者によるアクセスからメ
モリ内容を保護するなんらかのセキュリティ機能を持つ
ことが望ましい。一般的に、多くのマイクロプロセッサ
を応用するにあたって、メモリと、ときにはアプリケー
ション・プログラムが、不揮発性の方法でデータを記憶
する電気的消去可能な不揮発性ワードオンリメモリ（Ｅ
ＥＰＲＯＭ）を含む場合がある。
このような応用例では、マイクロプロセッサの処理開始
後、マイクロプロセッサが正確に（填隙しているかテス
トするためのテスト・モードにはいるよう、プログラム
されている。しかし、テスト・モードにはいると、ＥＥ
ＦＲＯＭの全内容はそのマイクロプロセッサの制御下に
ある外部装置により、アクセスすることができる。すな
わち、マイクロプロセッサはＥＥＰＲＯＭの内容を出力
ボートに読み出すが、そこでは、外部からアクセスする
ことが可能である。このように、マイクロプロセッサが
テスト・モードにはいるようにプログラムしてあけば、
マイクロプロセッサの制御下にあるＥＥＰＲＯＭに記憶
されている場合は、無許可の者でもデータやアプリケー
ション・プログラムにアクヒスすることができる。
後、マイクロプロセッサが正確に（填隙しているかテス
トするためのテスト・モードにはいるよう、プログラム
されている。しかし、テスト・モードにはいると、ＥＥ
ＦＲＯＭの全内容はそのマイクロプロセッサの制御下に
ある外部装置により、アクセスすることができる。すな
わち、マイクロプロセッサはＥＥＰＲＯＭの内容を出力
ボートに読み出すが、そこでは、外部からアクセスする
ことが可能である。このように、マイクロプロセッサが
テスト・モードにはいるようにプログラムしてあけば、
マイクロプロセッサの制御下にあるＥＥＰＲＯＭに記憶
されている場合は、無許可の者でもデータやアプリケー
ション・プログラムにアクヒスすることができる。
通常、ＥＥＰＲＯＭメモリはバイト・アレイによって構
成され、テスト・モード中に無許可のアクセスからＥＥ
ＰＲＯＭの内容を保護する従来の方法は、バイト・アレ
イのうち１ビツト（以下「セキュリティ・ビット」とい
う。）を使用している。このセキュリティ・ビットは稼
働状態（ａｃｔｉｖｅ ５ｔａｔｅ）または消去状態（
ｅｒａｓｅｄ ５ｔａｔｅ＞のいずれかの状態にプログ
ラムされている。セキュリティ・ビットが消去状態にあ
るときは、テスト・モードにはいることができ、それに
よりＥＥＰＲＯＭの内容が出力ボートから外部アクセス
できる。しかし、セキュリティ・ビットが稼動状態にあ
る場合は、テスト・モードにはいることができず、その
ため、ＥＥＰＲＯＭの内容は保護される。このように、
マイクロプロセッサは製造業者および／または使用者に
よりテストをすることができ、その後、ＥＥＰＲＯＭの
内容は、簡単なプログラムを用いてセキュリティ・ビッ
トを稼動状態にプログラムすることにより、外部のアク
セスから保護することができる。
成され、テスト・モード中に無許可のアクセスからＥＥ
ＰＲＯＭの内容を保護する従来の方法は、バイト・アレ
イのうち１ビツト（以下「セキュリティ・ビット」とい
う。）を使用している。このセキュリティ・ビットは稼
働状態（ａｃｔｉｖｅ ５ｔａｔｅ）または消去状態（
ｅｒａｓｅｄ ５ｔａｔｅ＞のいずれかの状態にプログ
ラムされている。セキュリティ・ビットが消去状態にあ
るときは、テスト・モードにはいることができ、それに
よりＥＥＰＲＯＭの内容が出力ボートから外部アクセス
できる。しかし、セキュリティ・ビットが稼動状態にあ
る場合は、テスト・モードにはいることができず、その
ため、ＥＥＰＲＯＭの内容は保護される。このように、
マイクロプロセッサは製造業者および／または使用者に
よりテストをすることができ、その後、ＥＥＰＲＯＭの
内容は、簡単なプログラムを用いてセキュリティ・ビッ
トを稼動状態にプログラムすることにより、外部のアク
セスから保護することができる。
マイクロプロセッサのテストが行われ、セキュリティ・
ビットがプログラムされると、マイクロプロセッサはＥ
ＥＦＲＯＭ内のセキュリティ・ビットが稼働状態にプロ
グラムされていることを確認する。応用例によっては、
稼動状態が特定の定義値であることもある。セキュリテ
ィ・ビットが定義されていない場合（すなわち、稼働状
態にないとき）は、マイクロプロセッサは、マイクロプ
ロセッサの選択されたビン上の特定の信号により、ブー
トストラップ・モードにはいるようプログラムすること
ができる。
ビットがプログラムされると、マイクロプロセッサはＥ
ＥＦＲＯＭ内のセキュリティ・ビットが稼働状態にプロ
グラムされていることを確認する。応用例によっては、
稼動状態が特定の定義値であることもある。セキュリテ
ィ・ビットが定義されていない場合（すなわち、稼働状
態にないとき）は、マイクロプロセッサは、マイクロプ
ロセッサの選択されたビン上の特定の信号により、ブー
トストラップ・モードにはいるようプログラムすること
ができる。
ブートストラップ・モードにはいると、セキュリティ・
ビットを含むＥＥＰＲＯＭ内容全体が消去され、テスト
・モードにアクセスすることができるようになる。ＥＥ
ＰＲＯＭが完全に消去されてしまうと、ブートストラッ
プ・モードのプログラム動作に入り、稼働状態にプログ
ラムされたセキュリティ・ビットを含むＥＥＰＲＯＭが
プログラムされる。セキュリティ・ビットが稼働状態に
プログラムされると、セキュリティ・ビットはマイクロ
プロセッサがブートストラップ・モードに入った場合に
のみ消去することができる。
ビットを含むＥＥＰＲＯＭ内容全体が消去され、テスト
・モードにアクセスすることができるようになる。ＥＥ
ＰＲＯＭが完全に消去されてしまうと、ブートストラッ
プ・モードのプログラム動作に入り、稼働状態にプログ
ラムされたセキュリティ・ビットを含むＥＥＰＲＯＭが
プログラムされる。セキュリティ・ビットが稼働状態に
プログラムされると、セキュリティ・ビットはマイクロ
プロセッサがブートストラップ・モードに入った場合に
のみ消去することができる。
セキュリティ・ビットのこの使用方法により、アプリケ
ーション・プログラムとデータの両方がＥＥＰＲＯＭに
記憶されている場合に両者を保護することができる。し
かし、マイクロプロセッサの製造量が増大し、ＥＥＰＲ
ＯＭメモリが不揮発性リードオンリメモリ（ＲＯＭ）よ
りもかなり高価であるため、すべてのアプリケーション
・プログラムをＥＥＰＲＯＭ内に記憶させることは経済
的でない。その結果、マイクロプロセッサによってはＲ
ＯＭとＥＥＰＲＯＭの両方を同一チップ上に用いるもの
がある。すなわち、ＲＯＭをアプリケーション・プログ
ラムの記憶に用い、ＥＥＰＲＯＭをデータの記憶に用い
るのである。
ーション・プログラムとデータの両方がＥＥＰＲＯＭに
記憶されている場合に両者を保護することができる。し
かし、マイクロプロセッサの製造量が増大し、ＥＥＰＲ
ＯＭメモリが不揮発性リードオンリメモリ（ＲＯＭ）よ
りもかなり高価であるため、すべてのアプリケーション
・プログラムをＥＥＰＲＯＭ内に記憶させることは経済
的でない。その結果、マイクロプロセッサによってはＲ
ＯＭとＥＥＰＲＯＭの両方を同一チップ上に用いるもの
がある。すなわち、ＲＯＭをアプリケーション・プログ
ラムの記憶に用い、ＥＥＰＲＯＭをデータの記憶に用い
るのである。
（発明が解決しようとする課題〉
このようなマイクロプロセッサでは、マイクロプロセッ
サがテスト・モードに入らないようにするセキュリティ
・ビットを用いて、ＥＥＰＲＯＭの内容を保護する。し
かし、セキュリティ・ビットを消去し、テスト・モード
にアクセスできるようにしてしまうブートストラップ・
モード中にＥＥＦＲＯＭ内容を消去することによって、
テストモード中に、ＲＯＭ内容にアクセスすることがで
きる。すると、無許可の者でもマイクロプロセッサの選
択されたピンに特定信号を与えるだけで、ブートストラ
ップ・モードに入り、ＲＯＭに記憶されたアプリケーシ
ョン・プログラムにアクセスすることができる。
サがテスト・モードに入らないようにするセキュリティ
・ビットを用いて、ＥＥＰＲＯＭの内容を保護する。し
かし、セキュリティ・ビットを消去し、テスト・モード
にアクセスできるようにしてしまうブートストラップ・
モード中にＥＥＦＲＯＭ内容を消去することによって、
テストモード中に、ＲＯＭ内容にアクセスすることがで
きる。すると、無許可の者でもマイクロプロセッサの選
択されたピンに特定信号を与えるだけで、ブートストラ
ップ・モードに入り、ＲＯＭに記憶されたアプリケーシ
ョン・プログラムにアクセスすることができる。
ＲＯＭおよびＥＥＰＲＯＭのセキュリティを向上させる
には、ＥＥＰＲＯＭに、いくつかのアプリケーション・
プログラムのサブルーチンを書き込んで、ブートストラ
ップ・モードに入った後、完全なプログラムにアクセス
できるようにすることを防ぐことが可能である。しかし
、この方法は、ブートストラップ・モードがマイクロプ
ロセッサの動作に影響を与えるため、その間に、ＥＥＰ
ＲＯＭに記憶されたアプリケーション・プログラムのル
ーチンが消去されてしまうという欠点を持つ。
には、ＥＥＰＲＯＭに、いくつかのアプリケーション・
プログラムのサブルーチンを書き込んで、ブートストラ
ップ・モードに入った後、完全なプログラムにアクセス
できるようにすることを防ぐことが可能である。しかし
、この方法は、ブートストラップ・モードがマイクロプ
ロセッサの動作に影響を与えるため、その間に、ＥＥＰ
ＲＯＭに記憶されたアプリケーション・プログラムのル
ーチンが消去されてしまうという欠点を持つ。
もうひとつの欠点は、マイクロプロセッサの動作中にＥ
ＥＰＲＯＭに塵き込み、または読み出すデータの代わり
に、ルーチンを記憶するために、高価なＥＥＰＲＯＭの
非常に員重なメモリ・スペースを用いねばならないこと
である。ざらに、ＥＥＰＲＯＭにルーチンの一部を単に
記憶させる以上のセキュリティ度を必要とする応用例が
多い。そのため、無許可の人間がＲＯＭ内のアプリケー
ション・プログラムの大部分にアクセスすることが依然
として可能である。
ＥＰＲＯＭに塵き込み、または読み出すデータの代わり
に、ルーチンを記憶するために、高価なＥＥＰＲＯＭの
非常に員重なメモリ・スペースを用いねばならないこと
である。ざらに、ＥＥＰＲＯＭにルーチンの一部を単に
記憶させる以上のセキュリティ度を必要とする応用例が
多い。そのため、無許可の人間がＲＯＭ内のアプリケー
ション・プログラムの大部分にアクセスすることが依然
として可能である。
（発明のｌｌＩ要）
本発明に対応して、第１部分および第２部分によって構
成されるデータを記憶するためのメモリ手段を有するメ
モリ・システムを設ける。前記メモリ手段の前記第１部
分はイネーブル手段と第１セキュリティ手段より構成さ
れ、前記イネーブル手段は前記メモリ・システムの動作
のテストモード中に、前記メモリ手段の前記第１部分の
前記データにアクセスすることを防ぐ前記第１セキュリ
ティ手段をイネーブルにするよう配列されているメモリ
・システムにおいて： 前記メモリ手段の前記第１部分は第２セキュリティ手段
とイネーブル手段をざらに有し、前記イネーブル手段は
前記メモリ手段の前記第１および第２部分の両方の前記
データに対するアクセスを防ぐ前記第１セキュリティ手
段をイネーブルにした後、前記第２セキュリティ手段を
イネーブルにするよう構成されることを特徴とする。
成されるデータを記憶するためのメモリ手段を有するメ
モリ・システムを設ける。前記メモリ手段の前記第１部
分はイネーブル手段と第１セキュリティ手段より構成さ
れ、前記イネーブル手段は前記メモリ・システムの動作
のテストモード中に、前記メモリ手段の前記第１部分の
前記データにアクセスすることを防ぐ前記第１セキュリ
ティ手段をイネーブルにするよう配列されているメモリ
・システムにおいて： 前記メモリ手段の前記第１部分は第２セキュリティ手段
とイネーブル手段をざらに有し、前記イネーブル手段は
前記メモリ手段の前記第１および第２部分の両方の前記
データに対するアクセスを防ぐ前記第１セキュリティ手
段をイネーブルにした後、前記第２セキュリティ手段を
イネーブルにするよう構成されることを特徴とする。
このように、本発明は、ＲＯＭおよびＥＥＰＲＯＭの両
方の内容を保護するために、セキュリティ・ビットと組
み合わせた特定の定義値を有するようにそれぞれプログ
ラムされた、１個以上の不揮発性ｆ：ＥＰＲＯＭのバイ
トを用いているので、本発明により、メモリのデータ内
容に対する無許可のアクセスに対して、向上したセキュ
リティを設けることができる点を評価されたい。
方の内容を保護するために、セキュリティ・ビットと組
み合わせた特定の定義値を有するようにそれぞれプログ
ラムされた、１個以上の不揮発性ｆ：ＥＰＲＯＭのバイ
トを用いているので、本発明により、メモリのデータ内
容に対する無許可のアクセスに対して、向上したセキュ
リティを設けることができる点を評価されたい。
さらに、本発明は比較的直接的にセキュリティを実行す
ることができるので、コスト効率を向上させることがで
きる。
ることができるので、コスト効率を向上させることがで
きる。
（実施例）
本発明による２つのメモリを添付図面を参照して説明す
るが、これは単に例としてあげたものにすぎない。
るが、これは単に例としてあげたものにすぎない。
第１図は、中央処理装置（ＣＰＵ）４とメモリ・システ
ム２によって構成されるマイクロプロセッサの一部を示
す。メモリ・システム２は不揮発性ＥＥＰＲＯＭ６．Ｒ
ＯＭ１４およびブートストラップＲＯＭ１６によって構
成される。ＣＰＵ４はアドレスおよびデータ・バス３を
介して、ＥＥＰＲＯＭ６．ＲＯＭ１４およびブートスト
ラップＲＯＭ１６と通信する。
ム２によって構成されるマイクロプロセッサの一部を示
す。メモリ・システム２は不揮発性ＥＥＰＲＯＭ６．Ｒ
ＯＭ１４およびブートストラップＲＯＭ１６によって構
成される。ＣＰＵ４はアドレスおよびデータ・バス３を
介して、ＥＥＰＲＯＭ６．ＲＯＭ１４およびブートスト
ラップＲＯＭ１６と通信する。
好適な実施例では、ＥＥＰＲＯＭ６は２５６バイト・ア
レイで、２つの部分によって構成される。
レイで、２つの部分によって構成される。
すなわち、オプション・レジスタ１０と第１デーダメモ
リ８である。第１データ・メモリ８はデータを記憶する
ためにＥＥＰＲＯＭメモリ６の２５５バイトを用いる。
リ８である。第１データ・メモリ８はデータを記憶する
ためにＥＥＰＲＯＭメモリ６の２５５バイトを用いる。
オプション・レジスタ１０Ｉ、ｔＥＥＰＲＯＭメモリ６
の１バイトを利用し、ＥＥＰＲＯＭ６のセキュリティ機
能を含む。
の１バイトを利用し、ＥＥＰＲＯＭ６のセキュリティ機
能を含む。
ＲＯＭ１４は５９５２バイト・アレイで、アプリケーシ
ョン・プログラムを記憶する。ブートストラップＲＯＭ
１６は３６８バイト・アレイでＥＥＰＲＯＭ６をプログ
ラムするために用いられるブートストラップ・プログラ
ムを含む。
ョン・プログラムを記憶する。ブートストラップＲＯＭ
１６は３６８バイト・アレイでＥＥＰＲＯＭ６をプログ
ラムするために用いられるブートストラップ・プログラ
ムを含む。
第２図はＥＥＰＲＯＭ６のオプション・レジスタ１０の
バイト１８の各ビットを説明するための図である。無許
可の者は、マイクロプロセッサをテスト・モードにはい
るようにプログラムして、マイクロプロセッサの選択さ
れたピン（図示せず）に特定の信号を印加することによ
り、ＥＥＦＲＯＭ６の内容にアクセスすることができる
。導入部で述べたように、ＥＥＰＲＯＭ６のデータ内容
を保護するために、バイト１８はセキュリティ・ビット
ＳＥＣを含む。テスト・モードが起動すると、マイクロ
プロセッサはまずセキュリティ・ビットＳＥＣの状態を
確認して、セキュリティ・ビットが稼動状態にあれば、
テスト・モードは起動できず、ＥＥＰＲＯＭ６およびＲ
ＯＭ１４の内容を保護することができる。しかし、セキ
ュリティ・ビットＳＥＣが消去状態にあると、マイクロ
プロセッサはテスト・モードにはいることができ、ＥＥ
ＰＲＯＭ６＃よびＲＯＭ１４の内容に外部からのアクセ
スを許してしまう。
バイト１８の各ビットを説明するための図である。無許
可の者は、マイクロプロセッサをテスト・モードにはい
るようにプログラムして、マイクロプロセッサの選択さ
れたピン（図示せず）に特定の信号を印加することによ
り、ＥＥＦＲＯＭ６の内容にアクセスすることができる
。導入部で述べたように、ＥＥＰＲＯＭ６のデータ内容
を保護するために、バイト１８はセキュリティ・ビット
ＳＥＣを含む。テスト・モードが起動すると、マイクロ
プロセッサはまずセキュリティ・ビットＳＥＣの状態を
確認して、セキュリティ・ビットが稼動状態にあれば、
テスト・モードは起動できず、ＥＥＰＲＯＭ６およびＲ
ＯＭ１４の内容を保護することができる。しかし、セキ
ュリティ・ビットＳＥＣが消去状態にあると、マイクロ
プロセッサはテスト・モードにはいることができ、ＥＥ
ＰＲＯＭ６＃よびＲＯＭ１４の内容に外部からのアクセ
スを許してしまう。
セキュリティ・ビットＳＥＣは通常、最初のマイクロプ
ロセッサ装置のテスト後、使用者により稼働状態にプロ
グラムされており、−度プログラムされると、セキュリ
ティ・ビットはマイクロプロセッサがブートストラップ
・モードに入らない限り消去できない。マイクロプロセ
ッサは、マイクロプロセッサの選択されたピン（図示せ
ず）に特定の信号が印加されると、ブートストラップ・
モードにはいるようにプログラムすることができる。ブ
ートストラップ・モードにはいると、ブートストラップ
ＲＯＭ１６に記憶されているブートストラップ・プログ
ラムが実行され、セキュリティ・ビットＳＥＣを含むＥ
ＥＰＲＯＭ６が消去される。ＥＥＰＲＯＭ６が完全に消
去されると、ブートストラップ・プログラムのプログラ
ミング動作が続いて起こる。
ロセッサ装置のテスト後、使用者により稼働状態にプロ
グラムされており、−度プログラムされると、セキュリ
ティ・ビットはマイクロプロセッサがブートストラップ
・モードに入らない限り消去できない。マイクロプロセ
ッサは、マイクロプロセッサの選択されたピン（図示せ
ず）に特定の信号が印加されると、ブートストラップ・
モードにはいるようにプログラムすることができる。ブ
ートストラップ・モードにはいると、ブートストラップ
ＲＯＭ１６に記憶されているブートストラップ・プログ
ラムが実行され、セキュリティ・ビットＳＥＣを含むＥ
ＥＰＲＯＭ６が消去される。ＥＥＰＲＯＭ６が完全に消
去されると、ブートストラップ・プログラムのプログラ
ミング動作が続いて起こる。
ＲＯＭ１４およびブートストラップＲＯＭ１６の内容を
保護することによって、メモリ・システム２のセキュリ
ティ度を高めるために、本発明の好適な実施例では、第
１メモリ８の１バイト（以下ｒＶＡＬｓＥｃバイト」と
いう。〉が、オプション・レジスタ１０のセキュリティ
・ビットＳＥＣと組み合わされて用いられ、マイクロプ
ロセッサがブートストラップ・モードにはいるのを防ぐ
。
保護することによって、メモリ・システム２のセキュリ
ティ度を高めるために、本発明の好適な実施例では、第
１メモリ８の１バイト（以下ｒＶＡＬｓＥｃバイト」と
いう。〉が、オプション・レジスタ１０のセキュリティ
・ビットＳＥＣと組み合わされて用いられ、マイクロプ
ロセッサがブートストラップ・モードにはいるのを防ぐ
。
ＶＡＬＳＥＣバイトは第１データ・メモリ８のバイト・
アレイの任意の１バイトで、その位置は製造時に選択さ
れる。しかし、ＶＡＬＳＥＣバイトが特に定義された値
を有していない場合は、アプリケーション・プログラム
によって利用することができる。すなわち、データをＶ
ＡＬＳＥＣバイトに書き込むことができ、マイクロプロ
セッサはブートストラップ・モードにはいることができ
る。
アレイの任意の１バイトで、その位置は製造時に選択さ
れる。しかし、ＶＡＬＳＥＣバイトが特に定義された値
を有していない場合は、アプリケーション・プログラム
によって利用することができる。すなわち、データをＶ
ＡＬＳＥＣバイトに書き込むことができ、マイクロプロ
セッサはブートストラップ・モードにはいることができ
る。
通常、マイクロプロセッサの使用者はＶＡＬＳＥＣバイ
トを用いて、ＶＡＬＳＥＣバイトのプログラミングに先
立ち、ブートストラップ・モードでマイクロプロセッサ
をテストすることができるので、ＶＡＬＳＥＣバイトは
使用者により特定の値にプログラムされている。しかし
、マイクロプロセッサの製造者もまたＶＡＬＳＥＣバイ
トをプログラムすることができる。、装置をテストして
、セキュリティ・ビットを稼動状態にプログラムすると
、使用者はＲＯＭ１４に記憶されている簡単なルーチン
を用いて、ＶＡＬＳＥＣバイトをプログラムする。また
は、代わりに、テスト後、初めてマイクロプロセッサの
電源を入れるときに特定の値にＶＡＬＳＥＣバイトをプ
ログラムすることもできる。
トを用いて、ＶＡＬＳＥＣバイトのプログラミングに先
立ち、ブートストラップ・モードでマイクロプロセッサ
をテストすることができるので、ＶＡＬＳＥＣバイトは
使用者により特定の値にプログラムされている。しかし
、マイクロプロセッサの製造者もまたＶＡＬＳＥＣバイ
トをプログラムすることができる。、装置をテストして
、セキュリティ・ビットを稼動状態にプログラムすると
、使用者はＲＯＭ１４に記憶されている簡単なルーチン
を用いて、ＶＡＬＳＥＣバイトをプログラムする。また
は、代わりに、テスト後、初めてマイクロプロセッサの
電源を入れるときに特定の値にＶＡＬＳＥＣバイトをプ
ログラムすることもできる。
ＶＡＬＳＥＣ１バイトをプログラミングするユーザ・プ
ログラム・ルーチンを、第３図のフローチャート２２に
示す。
ログラム・ルーチンを、第３図のフローチャート２２に
示す。
プログラムはブロック２４で始まる。ＶＡＬＳＥＣバイ
トが特定の値に定義されたか否かのチエツクはブロック
２６で始まる。ＶＡＬＳＥＣバイトが定義されると、ユ
ーザ・プログラム（すなわちアプリケーション・プログ
ラム〉が、ブロック２８で実行される。ＶＡＬＳＥＣバ
イトが定義されていない場合は、ルーチンはブロック３
０で分岐して、ＶＡＬＳＥＣバイトを特定の値にプログ
ラムする。その後、ブロック２８においてユーザ・プロ
グラムが実行される。
トが特定の値に定義されたか否かのチエツクはブロック
２６で始まる。ＶＡＬＳＥＣバイトが定義されると、ユ
ーザ・プログラム（すなわちアプリケーション・プログ
ラム〉が、ブロック２８で実行される。ＶＡＬＳＥＣバ
イトが定義されていない場合は、ルーチンはブロック３
０で分岐して、ＶＡＬＳＥＣバイトを特定の値にプログ
ラムする。その後、ブロック２８においてユーザ・プロ
グラムが実行される。
ＶＡＬＳＥＣバイトが特定の値に定義されており、セキ
ュリティ・ビットＳＥＣが稼動状態にあれば、ブートス
トラップ・モードへのアクセスは禁止される。このよう
に、ＥＥＰＲＯＭ６を消去するために用いられるプログ
ラムの部分へのアクセスが妨害されているため、ＥＥＰ
ＲＯＭ６．ＲＯＭ１４およびブートストラップＲＯＭの
内容が保護される。しかし、もしセキュリティ・ビット
が消去状態にあると、ＥＥＰＲＯＭ６およびＲＯＭ１４
の内容はＶＡＬＳＥＣバイトの値に関わらず保護されな
い。
ュリティ・ビットＳＥＣが稼動状態にあれば、ブートス
トラップ・モードへのアクセスは禁止される。このよう
に、ＥＥＰＲＯＭ６を消去するために用いられるプログ
ラムの部分へのアクセスが妨害されているため、ＥＥＰ
ＲＯＭ６．ＲＯＭ１４およびブートストラップＲＯＭの
内容が保護される。しかし、もしセキュリティ・ビット
が消去状態にあると、ＥＥＰＲＯＭ６およびＲＯＭ１４
の内容はＶＡＬＳＥＣバイトの値に関わらず保護されな
い。
第４図はブートストラップの動作モードの初期設定を示
すフローチャート３２である。
すフローチャート３２である。
プログラムはブロック３４で始まる。セキュリティ・ビ
ットＳＥＣが稼働状態にあるか否かのチエツクがブロッ
ク３６で始まる。もしセキュリティ・ビットＳＥＣが稼
働状態にないと、ブートストラップ・プログラムが３８
で実行される。セキュリティ・ビットが稼働状態にある
ときは、ルーチンは分岐して、ブロック４０において、
ＶＡＬＳＥＣバイトが特定の値を有しているか否かを決
定する。ＶＡＬＳＥＣバイトが特定の値を持っていれば
、ブートストラップ◆プログラムは４２で中断され、Ｅ
ＥＰＲＯＭ６を消去するために用いられるプログラム部
分へのアクセスが阻止される。
ットＳＥＣが稼働状態にあるか否かのチエツクがブロッ
ク３６で始まる。もしセキュリティ・ビットＳＥＣが稼
働状態にないと、ブートストラップ・プログラムが３８
で実行される。セキュリティ・ビットが稼働状態にある
ときは、ルーチンは分岐して、ブロック４０において、
ＶＡＬＳＥＣバイトが特定の値を有しているか否かを決
定する。ＶＡＬＳＥＣバイトが特定の値を持っていれば
、ブートストラップ◆プログラムは４２で中断され、Ｅ
ＥＰＲＯＭ６を消去するために用いられるプログラム部
分へのアクセスが阻止される。
ＶＡＬＳＥＣバイトが特定の値を持っていないときは、
ブートストラップ・プログラムがブロック３８で実行さ
れる。
ブートストラップ・プログラムがブロック３８で実行さ
れる。
このように、ＶＡＬＳＥＣバイトに特定の１＠がプログ
ラムされており、セキュリティ・ビットが稼動状態にあ
れば、マイクロプロセッサはブートストラップ・プログ
ラムにはいることができず、ＶＡＬＳＥＣバイトやセキ
ュリティ・ビットが、無許可の者によって消去されるこ
とはない。
ラムされており、セキュリティ・ビットが稼動状態にあ
れば、マイクロプロセッサはブートストラップ・プログ
ラムにはいることができず、ＶＡＬＳＥＣバイトやセキ
ュリティ・ビットが、無許可の者によって消去されるこ
とはない。
ここで説明されている特定の例では、メモリ・システム
内に他のレベルのセキュリティを設けるタメニ不揮発性
ＥＥＰＲＯＭのＶＡＬＳＥＣバイトを用いているが、２
個以上の、不揮発性ＥＥＰＲＯＭのＶＡＬＳＥＣバイト
を用いることもできる点を評価されたい。ＶＡＬＳＥＣ
バイトにはそれぞれ、異なる特定の値をプログラムする
ことができる。２個以上のＶＡＬＳＥＣバイトを用いる
ことの利点は、製造中に誤って、すべてのＶＡＬＳＥＣ
バイトにそれぞれの特定の値がプログラムされる可能性
がたいへん少なくなることである。
内に他のレベルのセキュリティを設けるタメニ不揮発性
ＥＥＰＲＯＭのＶＡＬＳＥＣバイトを用いているが、２
個以上の、不揮発性ＥＥＰＲＯＭのＶＡＬＳＥＣバイト
を用いることもできる点を評価されたい。ＶＡＬＳＥＣ
バイトにはそれぞれ、異なる特定の値をプログラムする
ことができる。２個以上のＶＡＬＳＥＣバイトを用いる
ことの利点は、製造中に誤って、すべてのＶＡＬＳＥＣ
バイトにそれぞれの特定の値がプログラムされる可能性
がたいへん少なくなることである。
本発明の第２実施例は、第１図ないし第４図を参照して
説明した実施例に似ているが、相違点はＥＥＰＲＯＭ６
のうち２バイトが用いられている点で、この第２実施例
を以下に説明する。
説明した実施例に似ているが、相違点はＥＥＰＲＯＭ６
のうち２バイトが用いられている点で、この第２実施例
を以下に説明する。
第５図のフローチャート４４に、２個のＶＡＩ−３ＥＣ
バイトをプログラムするユーザ・プログラム・ルーチン
を示す。
バイトをプログラムするユーザ・プログラム・ルーチン
を示す。
プログラムはブロック４６で始まる。ブロック４８で、
第１ （７）ＶＡ １Ｓ Ｅ Ｃハイド（ＶＡＬＳＥＣ
ｌ）が、第１の特定値を有しているか否かのチエツクが
始まる。
第１ （７）ＶＡ １Ｓ Ｅ Ｃハイド（ＶＡＬＳＥＣ
ｌ）が、第１の特定値を有しているか否かのチエツクが
始まる。
第１のＶＡＬＳＥＣバイトが定義されていると、第２（
７）ＶＡＬＳＥＣバーｉ’ ト（ＶＡＬＳＥＣ２＞ が
特定の値を有しているかのチエツクが５２で始まる。第
１のＶＡＬＳＥＣバイトが定義されていない場合は、ル
ーチンは分岐して、ブロック５０で第１のＶＡＬＳＥＣ
バイトを第１の特定値にプログラムする。その後ルーチ
ンは戻って、第２のＶＡＬＳＥＣバイトが第２の特定値
を有しているか否かのチエツクをブロック５２で始める
。第２■ＡＬＳＥＣバイトが定義されていると、ユーザ
・プログラムがブロック５６で実行される。第２のＶＡ
ＬＳＥＣバイトが定義されていない場合は、ルーチンは
分岐して、ブロック５４において第２のＶＡＬＳＥＣバ
イトを第２の特定値にプログラムする。
７）ＶＡＬＳＥＣバーｉ’ ト（ＶＡＬＳＥＣ２＞ が
特定の値を有しているかのチエツクが５２で始まる。第
１のＶＡＬＳＥＣバイトが定義されていない場合は、ル
ーチンは分岐して、ブロック５０で第１のＶＡＬＳＥＣ
バイトを第１の特定値にプログラムする。その後ルーチ
ンは戻って、第２のＶＡＬＳＥＣバイトが第２の特定値
を有しているか否かのチエツクをブロック５２で始める
。第２■ＡＬＳＥＣバイトが定義されていると、ユーザ
・プログラムがブロック５６で実行される。第２のＶＡ
ＬＳＥＣバイトが定義されていない場合は、ルーチンは
分岐して、ブロック５４において第２のＶＡＬＳＥＣバ
イトを第２の特定値にプログラムする。
第６図は、本発明の第２実施例に対して、ブートストラ
ップの動作モードの初期設定を示すフローチャート５８
である。
ップの動作モードの初期設定を示すフローチャート５８
である。
プログラムはブロック６０で始まる。セキュリティ・ビ
ットＳＥＣが稼働状態にあるか否かのチエツクは、ブロ
ック６２で始まる。セキュリティ・ビットＳＥＣが稼働
状態にないときは、ブートストラップ・プログラムがブ
ロック７０において実行される。セキュリティ・ビット
が稼働状態にあるときは、ルーチンは分岐して、ブロッ
ク６４において第１のＶＡＬＳＥＣバイトが第１の特定
値を有しているか否かを決定する。第１のＶＡＬＳＥＣ
バイトが定義されていない場合は、ブートストラップ・
プログラムがブロック７０で実行される。第１ＶＡＬＳ
ＥＣバイトが定義されていると、第２のＶＡＬＳＥＣバ
イトが第２の特定値を有しているか否かのチエツクがブ
ロック６６で始まる。第２のＶＡＬＳＥＣバイトが定義
されていない場合は、ブートストラップ・プログラムが
ブロック７０で実行される。第２のＶＡＬＳＥＣバイト
が第２の特定値を有していると、ブートストラップ・プ
ログラムはブロック６８で中断され、ＥＥＰＲＯＭ６の
一斉消去は阻止される。
ットＳＥＣが稼働状態にあるか否かのチエツクは、ブロ
ック６２で始まる。セキュリティ・ビットＳＥＣが稼働
状態にないときは、ブートストラップ・プログラムがブ
ロック７０において実行される。セキュリティ・ビット
が稼働状態にあるときは、ルーチンは分岐して、ブロッ
ク６４において第１のＶＡＬＳＥＣバイトが第１の特定
値を有しているか否かを決定する。第１のＶＡＬＳＥＣ
バイトが定義されていない場合は、ブートストラップ・
プログラムがブロック７０で実行される。第１ＶＡＬＳ
ＥＣバイトが定義されていると、第２のＶＡＬＳＥＣバ
イトが第２の特定値を有しているか否かのチエツクがブ
ロック６６で始まる。第２のＶＡＬＳＥＣバイトが定義
されていない場合は、ブートストラップ・プログラムが
ブロック７０で実行される。第２のＶＡＬＳＥＣバイト
が第２の特定値を有していると、ブートストラップ・プ
ログラムはブロック６８で中断され、ＥＥＰＲＯＭ６の
一斉消去は阻止される。
（発明の効果〉
要約すれば、特定の値にプログラムすることのできるメ
モリ・システムの不揮発性ＥＥＰＲＯＭの１バイト以上
のロケーションを用いることによって、本発明はメモリ
・システム内に記憶されているデータに対するセキュリ
ティを高めることができる。
モリ・システムの不揮発性ＥＥＰＲＯＭの１バイト以上
のロケーションを用いることによって、本発明はメモリ
・システム内に記憶されているデータに対するセキュリ
ティを高めることができる。
ＲＯＭ内にすべてのアプリケーション・プログラムが記
憶されている場合の、本発明の特定の例がここで解説さ
れた。しかし、アプリケーション・プログラムの一部が
ＥＥＰＲＯＭに書き込まれている場合でも、本発明を用
いてセキュリティを向上させることができる点を評価さ
れたい。
憶されている場合の、本発明の特定の例がここで解説さ
れた。しかし、アプリケーション・プログラムの一部が
ＥＥＰＲＯＭに書き込まれている場合でも、本発明を用
いてセキュリティを向上させることができる点を評価さ
れたい。
第１図は、本発明を実行する不揮発性メモリを有するマ
イクロプロセッサのメモリ・システムの一部を示す概略
ブロック図である。 第２図は、第１図の不揮発性メモリの１バイトの説明図
である。 第３図は、本発明の第１実施例の実行を示すフローチャ
ートである。 第４図は、本発明の第１実施例の動作を示すフローチャ
ートである。 第５図は、本発明の第２実施例の実行を示すフローチャ
ートである。 第６図は、本発明の第２実施例の動作を示すフローチャ
ートである。 ２・ ・ ３・ ・ ４・ ・ ６・ ・ ８・ ・ １０・ メモリ・システム、 データ・バス、 中央処理装置（ＣＰＵ）、 不揮発性ＥＥＰＲＯＭ、 第１データ・メモリ、 ・オプション・レジスタ、 １４・ ・ＲＯＭ。 １６・ ・ブートストラップＲＯＭ。 １８・ ・バイト。
イクロプロセッサのメモリ・システムの一部を示す概略
ブロック図である。 第２図は、第１図の不揮発性メモリの１バイトの説明図
である。 第３図は、本発明の第１実施例の実行を示すフローチャ
ートである。 第４図は、本発明の第１実施例の動作を示すフローチャ
ートである。 第５図は、本発明の第２実施例の実行を示すフローチャ
ートである。 第６図は、本発明の第２実施例の動作を示すフローチャ
ートである。 ２・ ・ ３・ ・ ４・ ・ ６・ ・ ８・ ・ １０・ メモリ・システム、 データ・バス、 中央処理装置（ＣＰＵ）、 不揮発性ＥＥＰＲＯＭ、 第１データ・メモリ、 ・オプション・レジスタ、 １４・ ・ＲＯＭ。 １６・ ・ブートストラップＲＯＭ。 １８・ ・バイト。
Claims (1)
- 【特許請求の範囲】 １ 第１部分および第２部分によって構成されるデータ
を記憶するメモリ手段を有するメモリ・システムであつ
て、前記メモリ手段の前記第１部分はイネーブル手段と
第１セキュリティ手段によって構成され、前記イネーブ
ル手段は前記メモリ・システムの動作のテスト・モード
中に、前記メモリ手段の前記第１部分の前記データに対
するアクセスを防ぐ前記第１セキュリティ手段をイネー
ブルにするよう構成されている前記メモリ・システムに
おいて： 前記メモリ手段の前記第１部分は第２セキュリティ手段
とイネーブル手段をさらに有し、前記イネーブル手段は
前記メモリ手段の前記第１および前記第２部分の両方の
前記データに対するアクセスを防ぐ前記第１セキユリテ
ィ手段をイネーブルにした後、前記第２セキュリティ手
段をイネーブルにするように構成されていることを特徴
とするメモリ・システム。 ２ 前記メモリ手段の前記第１部分は複数バイトのセル
によつて構成され、前記第１セキュリティ手段は前記バ
イトのうちの１セルによって構成され、前記イネーブル
手段は、前記１セルが前記メモリ手段の前記第１部分の
前記データに対するアクセスを防ぐ所定値を有するよう
に、前記第１セキュリティ手段をイネーブルにすること
を特徴とする請求項１記載のメモリ・システム。 ３ 前記第２セキュリティ手段は、前記バイトのセルの
うち少なくとも１つによって構成され、前記イネーブル
手段は、前記メモリ手段の前記第１および第２部分の両
方の前記データに対するアクセスを防ぐ前記第１セキュ
リティ手段をイネーブルにした後、前記イネーブル手段
により前記バイトのセルのうち少なくとも１バイトが所
定値を有するように前記第２セキュリティ手段をイネー
ブルすることを特徴とする請求項１または２記載のメモ
リ・システム。 ４ 前記第１セキュリティ手段および前記第２セキュリ
ティ手段がイネーブルになったか否かを確認し、それに
対応して前記メモリ手段の前記第１および前記第２部分
の前記データに対するアクセスを防ぐ確認手段によって
さらに構成されることを特徴とする請求項１、２または
３記載のメモリ・システム。 ５ 前記メモリ手段の前記第１部分が不揮発性ＥＥＰＲ
ＯＭによつて構成されることを特徴とする、請求項１、
２、３または４記載のメモリ・システム。 ６ 前記メモリ手段の前記第２部分がＲＯＭによつて構
成されることを特徴とする、請求項１、２、３、４また
は５記載のメモリ・システム。 ７ 前記請求項のいずれかに記載のメモリ・システムを
有するプロセッサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8917894A GB2234611B (en) | 1989-08-04 | 1989-08-04 | Memory system |
| GB8917894.1 | 1989-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371356A true JPH0371356A (ja) | 1991-03-27 |
| JP2650474B2 JP2650474B2 (ja) | 1997-09-03 |
Family
ID=10661194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2204022A Expired - Fee Related JP2650474B2 (ja) | 1989-08-04 | 1990-08-02 | 集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0411255B1 (ja) |
| JP (1) | JP2650474B2 (ja) |
| KR (1) | KR930004944B1 (ja) |
| DE (1) | DE69032753T2 (ja) |
| GB (1) | GB2234611B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8715032B2 (en) | 2010-10-06 | 2014-05-06 | Tomy Company, Ltd. | Spinner for toy top |
| EP3269435A1 (en) | 2016-07-12 | 2018-01-17 | Tomy Company, Ltd. | Toy top |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06236447A (ja) * | 1993-02-09 | 1994-08-23 | Mitsubishi Electric Corp | Ｉｃカード用マイクロコンピュータ |
| US5954817A (en) * | 1996-12-31 | 1999-09-21 | Motorola, Inc. | Apparatus and method for securing electronic information in a wireless communication device |
| KR19990084073A (ko) * | 1999-09-10 | 1999-12-06 | 이규백 | 유기질 퇴비 발효방법 및 환적장치 |
| KR100364856B1 (ko) * | 2000-06-28 | 2002-12-16 | 박세준 | 퇴비발효장치 |
| DE10103956C1 (de) * | 2001-01-30 | 2002-09-12 | Infineon Technologies Ag | Halbleiterwafer mit Sägebügelsicherung |
| KR20040019224A (ko) * | 2002-08-27 | 2004-03-05 | 이미지퀘스트(주) | 모니터 이이피롬의 안정화 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278643A (ja) * | 1985-10-02 | 1987-04-10 | Hitachi Ltd | 半導体集積回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4590552A (en) * | 1982-06-30 | 1986-05-20 | Texas Instruments Incorporated | Security bit for designating the security status of information stored in a nonvolatile memory |
| US4698750A (en) * | 1984-12-27 | 1987-10-06 | Motorola, Inc. | Security for integrated circuit microcomputer with EEPROM |
| FR2600795B1 (fr) * | 1986-06-27 | 1990-11-09 | Eurotechnique Sa | Procede de gestion d'un circuit electronique et circuit mettant en oeuvre un tel procede |
-
1989
- 1989-08-04 GB GB8917894A patent/GB2234611B/en not_active Expired - Fee Related
-
1990
- 1990-05-14 EP EP90109069A patent/EP0411255B1/en not_active Expired - Lifetime
- 1990-05-14 DE DE69032753T patent/DE69032753T2/de not_active Expired - Fee Related
- 1990-08-01 KR KR1019900011820A patent/KR930004944B1/ko not_active Expired - Fee Related
- 1990-08-02 JP JP2204022A patent/JP2650474B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278643A (ja) * | 1985-10-02 | 1987-04-10 | Hitachi Ltd | 半導体集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8715032B2 (en) | 2010-10-06 | 2014-05-06 | Tomy Company, Ltd. | Spinner for toy top |
| EP3269435A1 (en) | 2016-07-12 | 2018-01-17 | Tomy Company, Ltd. | Toy top |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2234611A (en) | 1991-02-06 |
| DE69032753D1 (de) | 1998-12-17 |
| DE69032753T2 (de) | 1999-06-02 |
| JP2650474B2 (ja) | 1997-09-03 |
| GB2234611B (en) | 1993-09-01 |
| KR930004944B1 (ko) | 1993-06-10 |
| GB8917894D0 (en) | 1989-09-20 |
| KR910005161A (ko) | 1991-03-30 |
| EP0411255A2 (en) | 1991-02-06 |
| EP0411255B1 (en) | 1998-11-11 |
| EP0411255A3 (en) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293610A (en) | Memory system having two-level security system for enhanced protection against unauthorized access | |
| US6339815B1 (en) | Microcontroller system having allocation circuitry to selectively allocate and/or hide portions of a program memory address space | |
| US6505279B1 (en) | Microcontroller system having security circuitry to selectively lock portions of a program memory address space | |
| US4698750A (en) | Security for integrated circuit microcomputer with EEPROM | |
| US6453397B1 (en) | Single chip microcomputer internally including a flash memory | |
| US5826007A (en) | Memory data protection circuit | |
| US6229731B1 (en) | Nonvolatile semiconductor memory device with security function and protect function | |
| US5737760A (en) | Microcontroller with security logic circuit which prevents reading of internal memory by external program | |
| US5818771A (en) | Semiconductor memory device | |
| US4777355A (en) | IC card and system for checking the functionality thereof | |
| US7493484B2 (en) | Method and apparatus for executing the boot code of embedded systems | |
| JPH03141447A (ja) | 電気的に消去可能なプログラマブル読み出し専用メモリーに常駐するファームウェアを更新する方法及び装置 | |
| JPS5911600A (ja) | メモリ保護機能を持つデジタル処理装置 | |
| US8607061B2 (en) | Flash device security method utilizing a check register | |
| JPH1050078A (ja) | 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置 | |
| US20030135706A1 (en) | Microcontroller having embedded non-volatile memory with read protection | |
| JP2650474B2 (ja) | 集積回路 | |
| US20020174310A1 (en) | Non-volatile memory | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| KR100341424B1 (ko) | 마이크로컴퓨터 | |
| JP2842442B2 (ja) | マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法 | |
| JP2000148594A (ja) | Ｒｏｍデータの読み出しプロテクト回路 | |
| KR100453781B1 (ko) | 마이크로컴퓨터 | |
| JP2002007372A (ja) | 半導体装置 | |
| JPH0455961A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |