JPH09162507A - 金属ベースプリント基板 - Google Patents

金属ベースプリント基板

Info

Publication number
JPH09162507A
JPH09162507A JP34582395A JP34582395A JPH09162507A JP H09162507 A JPH09162507 A JP H09162507A JP 34582395 A JP34582395 A JP 34582395A JP 34582395 A JP34582395 A JP 34582395A JP H09162507 A JPH09162507 A JP H09162507A
Authority
JP
Japan
Prior art keywords
metal base
insulating layer
printed circuit
circuit board
cut groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34582395A
Other languages
English (en)
Inventor
Yasunari Iida
康成 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Seiki Co Ltd
Original Assignee
Nippon Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Seiki Co Ltd filed Critical Nippon Seiki Co Ltd
Priority to JP34582395A priority Critical patent/JPH09162507A/ja
Publication of JPH09162507A publication Critical patent/JPH09162507A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 Vカット溝を形成するときに発生するフレー
クや削りくず等の発生を従来に比べ減少させることので
きる金属ベースプリント基板を提供する。 【解決手段】 金属ベース板2上に絶縁層3が形成さ
れ、複数に分割可能な金属ベースプリント基板7におい
て、金属ベースプリント基板7を複数に分解するための
Vカット溝6(6a,6b)を金属ベース板2及び絶縁
層3に一対に形成する。一対のVカット溝6a,6bは
金属ベース板2側と絶縁層3側との深さ関係を非対称と
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、車載,産業機器,
電源装置等に使用される金属ベースプリント基板に関
し、特に複数に分割可能な金属ベースプリント基板に関
するものである。
【0002】
【従来の技術】従来の金属ベースプリント基板は、実開
昭60−124058号に開示され、図4に示すような
ものがある。金属ベースプリント基板1は、アルミニウ
ム等の金属材料からなる金属ベース板2上にエポキシフ
ィラー入りの絶縁部材等からなる絶縁層3が積層形成さ
れ、この絶縁層3上には所定の配線パターン(図示しな
い)が施され、この配線パターン上のランド(図示しな
い)に抵抗,コンデンサ,IC等の電子部品4が半田付
けにより電気的に接続されている。また、このような金
属ベースプリント基板1を複数に分割するため、金属ベ
ースプリント基板1の所定の分割部位には、ダイアモン
ドカッター等により形成された分割溝となるVカット溝
5が金属ベース板2側及び絶縁層3側の上下方向から均
等の深で形成されている。
【0003】このような金属ベースプリント基板1の製
造工程において、例えばダイアモンドカッターによりV
カット溝5を形成し、金属ベースプリント基板1の切削
部分を洗浄し、そして、この金属ベースプリント基板1
に電子部品4を実装した後、電子部品4の半田面からフ
ラックスを除去するために超音波洗浄を行うものであ
る。
【0004】
【発明が解決しようとする課題】かかる金属ベースプリ
ント基板1は、Vカット溝5を形成する場合に、ダイア
モンドカッター等により金属ベース板2を削るため、V
カット位置にフレーク(例えば、アルミニウムを金属ベ
ース板に使用した場合、アルミニウム粉が集積したも
の)や削りくず等が発生する。金属ベース板2側に付着
したフレークや削りくず等は、洗浄(ブラシ等を用いた
もの)により比較的簡単に除去できるが、絶縁層側3は
実装面に傷等を付けてしまう恐れがあるため、入念な洗
浄を行うことができず、電子部品4を実装した後の超音
波洗浄時に、前工程の洗浄で取り除くことができなかっ
たフレークや削りくず等が金属ベースプリント基板1の
実装面に再付着してしまうと言った問題点があった。
【0005】また、ダイアモンドカッター等を利用して
Vカット部分を削る場合、1種類の部材を削るよりも異
質な部材を同時に削る場合にフレークや削りくず等が発
生しやすいといった性質を有するもので、電子部品4の
実装面側のVカット溝5は、金属ベース板2側のVカッ
ト溝5に比べ異質な部材となる絶縁層3と金属ベース板
2とを一緒に削ることになるためフレークや削りくず等
が多く発生し、例えば平型リードピンを用いて外部との
入出力を行う場合などは、絶縁層3側のVカット溝5に
残留する削りくず等が平型リードピンに接触して金属ベ
ース板2とショートする恐れがあり、時には電子部品4
を破損したり、構成回路が動作しなくなるといった問題
点があった。本発明は前述した問題点を解決するため、
Vカット溝を形成するときに発生するフレークや削りく
ず等の発生を減少させ、かつ、例えば、平型リードピン
等を用いて外部との入出力を行う場合であってもショー
トが生じない金属ベースプリント基板を提供する。
【0006】
【課題を解決するための手段】本発明は、前記課題を解
決するため、金属ベース板上に絶縁層が形成され、複数
に分割可能な金属ベースプリント基板において、前記金
属ベースプリント基板を複数に分解するための分割溝を
前記金属ベース板側及び前記絶縁層側に一対に形成し、
前記分割溝は前記金属ベース板側と前記絶縁層側との深
さ関係を非対称とするものである。
【0007】また、前記分割溝は、前記絶縁層側を浅
く、前記金属ベース板側を深く形成したVカット溝から
なるものである。
【0008】また、前記絶縁層側の前記分割溝若しくは
Vカット溝近傍に障壁部を設けてなるものである。
【0009】
【発明の実施の形態】金属ベース板上に絶縁層を形成し
た金属ベースプリント基板に、前記絶縁層側と前記金属
ベース板側とに分割溝となる一対のVカット溝を形成
し、その一対のVカット溝の深さを非対称とし、特に前
記絶縁層側のVカット溝を浅く、前記金属ベース板側の
Vカット溝を深く形成することにより、ダイアモンドカ
ッター等により前記絶縁層と前記金属ベース板との異質
の部材を削る領域を小さくすることできるため、フレー
クや削りくず等の発生を従来に比べて減少させることが
でき、発生したフレークや削りくず等も前記Vカット溝
形成後の洗浄工程において、容易に除去することがで
き、電子部品実装後の超音波洗浄時にフレークや削りく
ず等が実装面側に再付着することがなくなる。
【0010】また、前述した金属ベースプリント基板
を、例えば平型リードピンを用いて外部との入出力を行
う場合などは、前記金属ベースプリント基板の前記絶縁
層側のVカット溝近傍に、例えば前記絶縁層を他の部分
に比べ厚く形成した障壁部を設けることで、実装面側の
Vカット溝に例えフレークや削りくず等が多少残留する
場合であっても、平型リードピンと前記金属ベース板に
付着した削りくず等(実装面側のVカット溝部分)との
クリアランスが大きくなることから、金属ベースプリン
ト基板のショートの発生を防ぎ、実装された電子部品の
破損等を防止できる。
【0011】
【実施例】以下、添付図面に基づき本発明を説明する
が、前記従来例と同一または相当箇所には同一符号を付
してその詳細な説明は省く。
【0012】図1は本発明の第1実施例を示すものであ
る。2はアルミニウム等の金属材料からなる金属ベース
板、3はエポキシフィラー入りの絶縁部材等からなる絶
縁層、4は電子部品、6は本発明の特徴となるダイアモ
ンドカッター等により形成され、金属ベースプリント基
板7の分割溝となるVカット溝であり、以上により金属
ベースプリント基板7を構成している。
【0013】Vカット溝6は、絶縁層3側となる上側V
カット溝6aと、金属ベース板2側となる下側Vカット
溝6bとが一対に形成されており、下側Vカット溝6b
は金属ベースプリント基板7の厚みの半分以上が下側V
カット溝6bとなるように形成されており、一方、上側
Vカット溝6aは絶縁層3から多少金属ベース板2に達
する箇所まで形成されている。即ち、下側Vカット溝6
bは上側Vカット溝6aに対し深く形成し、異質の部材
が存在する上側Vカット溝6aにおいて、ダイアモンド
カッター等による切削領域を小さくしたものである。
【0014】かかる第1実施例によると、金属ベースプ
リント基板7に対する各Vカット溝6a,6bの深さ関
係を非対称とし、上側Vカット溝6aに対し下側Vカッ
ト溝6bを深く形成することにより、絶縁層3と金属ベ
ース板2との異質の部材を削る領域が少なくなるため、
上側Vカット溝6aに発生するフレークや削りくず等を
従来に比べ少なくすることができ、発生したフレークや
削りくず等もVカット溝6の形成後の洗浄工程で容易に
除去することができる。また、下側Vカット溝6bも従
来同様にVカット溝6形成後の洗浄で容易にフレークや
削りくず等を除去することができる。
【0015】次に図2,図3を用いて第2実施例を説明
する。第1実施例と異なるところは、金属ベースプリン
ト基板7の分割部位となる上側Vカット溝6aの近傍
に、絶縁層3をその他の部分に比べ肉厚として障壁部8
を形成したところである。
【0016】かかる構成の金属ベースプリント基板7
は、例えば平型リードピン9を用いて外部との入出力を
行う場合、Vカット溝6の形成後の洗浄工程で仮に削り
くず等が上側Vカット溝6aに残留していたとして、障
壁部8により平型リードピン9と金属ベース板2に付着
した削りくず等とのクリアランスを大きくすることがで
きるため、金属ベースプリント基板7のショートの発生
を確実に防ぎ、電子部品4等の破損を防止することがで
きる。
【0017】尚、本発明の分割溝形状は、第1実施例,
第2実施例で説明したVカット形状に限定されるもので
はなく、金属ベースプリント基板7に対する深さ関係に
おいて上側,下側に形成される各分割溝の深さ関係が非
対称となるものであれば良い。
【0018】また、本実施例では障壁部8を絶縁層3を
厚く形成することで障壁部8としたが、例えば、絶縁層
3とは別部材の非導電性部材をシルク印刷等により形成
しても良く、本実施例に限定されるものではない。
【0019】
【発明の効果】本発明は、金属ベース板上に絶縁層が形
成され、複数に分割可能な金属ベースプリント基板にお
いて、前記金属ベースプリント基板を複数に分解するた
めの分割溝を前記金属ベース板側及び前記絶縁層側に一
対に形成し、前記分割溝は前記金属ベース板側と前記絶
縁層側との深さ関係を非対称とするものであり、特に、
前記分割溝は、前記絶縁層側を浅く、前記金属ベース板
側を深く形成したVカット溝とすることにより、ダイア
モンドカッター等により前記絶縁層側と前記金属ベース
板との異質の部材を削る領域を小さくすることできるた
め、フレークや削りくず等の発生を従来に比べて減少さ
せることができ、Vカット溝形成後の金属ベースプリン
ト基板の洗浄工程において、容易にフレークや削りくず
等を除去でき、実装面側へのフレークや削りくず等の再
付着を防止できる。
【0020】また、例えば平型リードピンを用いて外部
との入出力を行う場合において、前記絶縁層側の前記分
割溝若しくは前記Vカット溝近傍に障壁部を設けること
により、前記絶縁層側のVカット溝にフレークや削りく
ず等が多少残留した状態であっても、前記平型リードピ
ンと実装面側の前記分割溝若しくは前記Vカット溝との
間のクリアランスが大きくなるため、前記平型リードピ
ンが前記金属ベース板に付着した削りくず等と接触する
ことがなく、金属ベースプリント基板のショートを防止
することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す要部断面図。
【図2】本発明の第2実施例を示す要部断面図。
【図3】同上第2実施例の平型リードピンとの接続状態
を示す図。
【図4】従来の金属ベースプリント基板を示す要部断面
図。
【符号の説明】
2 金属ベース板 3 絶縁層 4 電子部品 6 Vカット溝(分割溝) 6a 上側Vカット溝 6b 下側Vカット溝 7 金属ベースプリント基板 8 障壁部 9 平型リードピン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 金属ベース板上に絶縁層が形成され、複
    数に分割可能な金属ベースプリント基板において、前記
    金属ベースプリント基板を複数に分解するための分割溝
    を前記金属ベース板側及び前記絶縁層側に一対に形成
    し、前記分割溝は前記金属ベース板側と前記絶縁層側と
    の深さ関係を非対称とすることを特徴とする金属ベース
    プリント基板。
  2. 【請求項2】 前記分割溝は、前記絶縁層側を浅く、前
    記金属ベース板側を深く形成したVカット溝からなるこ
    とを特徴とする請求項1に記載の金属ベースプリント基
    板。
  3. 【請求項3】 前記絶縁層側の前記分割溝若しくはVカ
    ット溝近傍に障壁部を設けてなることを特徴とする請求
    項1又は請求項2に記載の金属ベースプリント基板。
JP34582395A 1995-12-08 1995-12-08 金属ベースプリント基板 Pending JPH09162507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34582395A JPH09162507A (ja) 1995-12-08 1995-12-08 金属ベースプリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34582395A JPH09162507A (ja) 1995-12-08 1995-12-08 金属ベースプリント基板

Publications (1)

Publication Number Publication Date
JPH09162507A true JPH09162507A (ja) 1997-06-20

Family

ID=18379223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34582395A Pending JPH09162507A (ja) 1995-12-08 1995-12-08 金属ベースプリント基板

Country Status (1)

Country Link
JP (1) JPH09162507A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123606A (ja) * 2003-09-25 2005-05-12 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
FR2871334A1 (fr) * 2004-06-03 2005-12-09 Bree Beauce Realisations Et Et Circuit imprime semi-flexible
EP1359612A3 (en) * 2002-04-24 2006-04-19 Sanyo Electric Co., Ltd. Methods of manufacturing a hybrid integrated circuit device
JP2008022033A (ja) * 2007-09-27 2008-01-31 Sanyo Electric Co Ltd 混成集積回路装置
JP2008109055A (ja) * 2006-10-27 2008-05-08 Cmk Corp 集合プリント配線板
JP2009016847A (ja) * 2002-04-24 2009-01-22 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP2009158687A (ja) * 2007-12-26 2009-07-16 Sanyo Electric Co Ltd 回路基板およびその製造方法、回路装置およびその製造方法
WO2010064364A1 (ja) * 2008-12-01 2010-06-10 日本発條株式会社 プリント配線板及びその製造方法、プリント配線板半製品連鎖体
JP2010272713A (ja) * 2009-05-22 2010-12-02 Panasonic Corp 薄膜チップ抵抗器の製造方法
EP1061783B1 (de) 1999-06-14 2013-11-20 Curamik Electronics GmbH Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1061783B1 (de) 1999-06-14 2013-11-20 Curamik Electronics GmbH Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
EP1359612A3 (en) * 2002-04-24 2006-04-19 Sanyo Electric Co., Ltd. Methods of manufacturing a hybrid integrated circuit device
JP2009016847A (ja) * 2002-04-24 2009-01-22 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP2005123606A (ja) * 2003-09-25 2005-05-12 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
FR2871334A1 (fr) * 2004-06-03 2005-12-09 Bree Beauce Realisations Et Et Circuit imprime semi-flexible
JP2008109055A (ja) * 2006-10-27 2008-05-08 Cmk Corp 集合プリント配線板
JP2008022033A (ja) * 2007-09-27 2008-01-31 Sanyo Electric Co Ltd 混成集積回路装置
JP2009158687A (ja) * 2007-12-26 2009-07-16 Sanyo Electric Co Ltd 回路基板およびその製造方法、回路装置およびその製造方法
WO2010064364A1 (ja) * 2008-12-01 2010-06-10 日本発條株式会社 プリント配線板及びその製造方法、プリント配線板半製品連鎖体
JP2010129984A (ja) * 2008-12-01 2010-06-10 Nhk Spring Co Ltd プリント配線板及びその製造方法、プリント配線板半製品連鎖体
JP2010272713A (ja) * 2009-05-22 2010-12-02 Panasonic Corp 薄膜チップ抵抗器の製造方法

Similar Documents

Publication Publication Date Title
US6534726B1 (en) Module substrate and method of producing the same
JPH1022630A (ja) 金属ベースプリント基板の分割方法
EP1197128B1 (en) Thermal vias arranged in a printed circuit board to conduct heat away from surface mounted components through the board
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
JPH07254775A (ja) 回路基板
JPH0537271A (ja) チツプ部品の電極形成方法
JPH07226241A (ja) 平板型リード、基板、及び基板の実装装置
JP2809305B2 (ja) 回路基板の製造方法
JP2875406B2 (ja) 回路基板の製造方法
JPH08236877A (ja) 積層電子部品およびその製造方法
JPH03245593A (ja) プリント配線板の製造方法
JP2536911Y2 (ja) 半導体基板の部品装着構造
JPH03283484A (ja) 大電流回路基板
JP2000077799A (ja) プリント配線基板
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
JPS6038291Y2 (ja) チツプ搭載用のプリント配線板
JP2911286B2 (ja) 回路基板の製造方法
JPH06310862A (ja) キャビティ付セラミック多層回路基板
JP3294312B2 (ja) ジャンパーチップの製造方法
JPH08102454A (ja) セラミック電子部品の製造方法
JPH0548257A (ja) プリント基板の製造方法
JP2000246730A (ja) 電子部品用基板の溝加工方法
JPH07283529A (ja) 配線基板の形成方法
JPH0443698A (ja) 多層積層配線基板
JP2005228969A (ja) 電子部品およびその製造方法