JPH09162666A - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JPH09162666A JPH09162666A JP7318279A JP31827995A JPH09162666A JP H09162666 A JPH09162666 A JP H09162666A JP 7318279 A JP7318279 A JP 7318279A JP 31827995 A JP31827995 A JP 31827995A JP H09162666 A JPH09162666 A JP H09162666A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- upper limit
- transistor
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】少ない部品数で、上限電圧の温度特性を向上さ
せるとともに、上限電圧を変更することを可能にするリ
ミッタ回路を提供すること 【解決手段】トランジスタQ11 のベースは定電圧源７に
接続され、コレクタは接地され、エミッタはＮＰＮトラ
ンジスタQ9のコレクタに接続されている。トランジスタ
Q10 のエミッタには定電流源25と出力端子OUT とが接続
されている。トランジスタQ10は出力電流を増大させる
ためにエミッタホロワー構成となっている。トランジス
タQ10 とトランジスタQ11 の温度特性が相殺されて、上
限電圧の温度特性は定電圧源７と同等に改善される。
せるとともに、上限電圧を変更することを可能にするリ
ミッタ回路を提供すること 【解決手段】トランジスタQ11 のベースは定電圧源７に
接続され、コレクタは接地され、エミッタはＮＰＮトラ
ンジスタQ9のコレクタに接続されている。トランジスタ
Q10 のエミッタには定電流源25と出力端子OUT とが接続
されている。トランジスタQ10は出力電流を増大させる
ためにエミッタホロワー構成となっている。トランジス
タQ10 とトランジスタQ11 の温度特性が相殺されて、上
限電圧の温度特性は定電圧源７と同等に改善される。
Description
【０００１】
【発明の属する技術分野】本発明は、オペアンプＩＣ等
における出力の上限電圧の温度特性を改善する技術に関
するものである。
における出力の上限電圧の温度特性を改善する技術に関
するものである。
【０００２】
【従来の技術】従来より、マイクアンプ等のリミッタ回
路に使用される単電源方式のオペアンプの一例を図４を
用いて説明する。図４において、２対のトランジスタT
1，T2，T3，T4から構成されて同相入力端子IN(+) と反
転入力端子IN(-) とを備えた入力回路101 、および１対
のトランジスタT5，T6から構成されたカレントミラー回
路102 とで差動入力部103 が形成されている。
路に使用される単電源方式のオペアンプの一例を図４を
用いて説明する。図４において、２対のトランジスタT
1，T2，T3，T4から構成されて同相入力端子IN(+) と反
転入力端子IN(-) とを備えた入力回路101 、および１対
のトランジスタT5，T6から構成されたカレントミラー回
路102 とで差動入力部103 が形成されている。
【０００３】この差動入力部103 の出力は、中間増幅部
104 においてトランジスタT7,T8 を介してトランジスタ
T9によって増幅され、リミッタ回路としての出力部105
のトランジスタT10 を介して出力端子OUT から出力され
る。このトランジスタT10 は大きな出力電流を取り出せ
るようにエミッタホロワー構成となっている。なお、単
電源方式のオペアンプ等のＩＣにおいては、出力部のエ
ミッタホロワーを構成するトランジスタはＮＰＮトラン
ジスタが使用されるので、以下においては、出力部のエ
ミッタホロワーを構成するトランジスタはＮＰＮトラン
ジスタと限定して説明する。
104 においてトランジスタT7,T8 を介してトランジスタ
T9によって増幅され、リミッタ回路としての出力部105
のトランジスタT10 を介して出力端子OUT から出力され
る。このトランジスタT10 は大きな出力電流を取り出せ
るようにエミッタホロワー構成となっている。なお、単
電源方式のオペアンプ等のＩＣにおいては、出力部のエ
ミッタホロワーを構成するトランジスタはＮＰＮトラン
ジスタが使用されるので、以下においては、出力部のエ
ミッタホロワーを構成するトランジスタはＮＰＮトラン
ジスタと限定して説明する。
【０００４】以上の構成において、同相入力端子IN(+)
に所定のバイアス電圧と信号とを重畳させて印加し、出
力端子OUT と反転入力端子IN(-) とを適宜な負帰還抵抗
等で接続すれば、出力端子OUT からは、バイアス電圧を
中心として増幅された信号が出力される。そして、入力
信号の振幅が所定のレベルを越えたときには、出力信号
は上下限のリミッタ電圧によって制限されリミッタ回路
として作用する。図４の回路での上限電圧をＶmax 、下
限電圧をＶmin とし、電源電圧をＶ cc 、トランジスタ
T10 のベース・エミッタ間の接合電圧をＶBE（10）とす
ると、 Ｖmax ＝Ｖ cc −ＶBE（10） Ｖmin ＝０ となる。
に所定のバイアス電圧と信号とを重畳させて印加し、出
力端子OUT と反転入力端子IN(-) とを適宜な負帰還抵抗
等で接続すれば、出力端子OUT からは、バイアス電圧を
中心として増幅された信号が出力される。そして、入力
信号の振幅が所定のレベルを越えたときには、出力信号
は上下限のリミッタ電圧によって制限されリミッタ回路
として作用する。図４の回路での上限電圧をＶmax 、下
限電圧をＶmin とし、電源電圧をＶ cc 、トランジスタ
T10 のベース・エミッタ間の接合電圧をＶBE（10）とす
ると、 Ｖmax ＝Ｖ cc −ＶBE（10） Ｖmin ＝０ となる。
【０００５】
【発明が解決しようとする課題】トランジスタにおける
ベース- エミッタ間の接合電圧は温度変化の影響を受け
て変動するので、図４に示した回路の場合には、電源電
圧の温度特性が優れていても、上限電圧は温度変化の影
響を受けて変動してしまう。なお、下限電圧は０で変動
しない。よって、入力信号が、バイアス電圧に関して上
下対称な波形であっても、出力端子にあらわれる信号に
おいては上限電圧のみが温度の影響を受け、出力電圧の
波形は上下対称にはならない。
ベース- エミッタ間の接合電圧は温度変化の影響を受け
て変動するので、図４に示した回路の場合には、電源電
圧の温度特性が優れていても、上限電圧は温度変化の影
響を受けて変動してしまう。なお、下限電圧は０で変動
しない。よって、入力信号が、バイアス電圧に関して上
下対称な波形であっても、出力端子にあらわれる信号に
おいては上限電圧のみが温度の影響を受け、出力電圧の
波形は上下対称にはならない。
【０００６】このようにして、従来のリミッタ回路にお
いては、上限電圧が温度変化によって大きく影響を受け
るという問題がある。また、上限電圧はＶmax ＝Ｖ cc
−ＶBE（10）となるので、電源電圧とトランジスタT10
のベース- エミッタ間の接合電圧とで固定されてしま
い、電源電圧を変えずに所望の電圧に設定することは困
難である。
いては、上限電圧が温度変化によって大きく影響を受け
るという問題がある。また、上限電圧はＶmax ＝Ｖ cc
−ＶBE（10）となるので、電源電圧とトランジスタT10
のベース- エミッタ間の接合電圧とで固定されてしま
い、電源電圧を変えずに所望の電圧に設定することは困
難である。
【０００７】なお、上限電圧を変更することのできる回
路構成例としては、図５に示したようなオペアンプを組
み合わせた回路例がある。この回路の場合には、オペア
ンプＡ１で構成した反転増幅回路に、オペアンプＡ２と
ダイオードＤ１，Ｄ２とで構成した不感帯をもった理想
ダイオード回路を付加することによって、外部からの制
御電圧ＶiNによって上下限の電圧を制御するように構成
したものである。
路構成例としては、図５に示したようなオペアンプを組
み合わせた回路例がある。この回路の場合には、オペア
ンプＡ１で構成した反転増幅回路に、オペアンプＡ２と
ダイオードＤ１，Ｄ２とで構成した不感帯をもった理想
ダイオード回路を付加することによって、外部からの制
御電圧ＶiNによって上下限の電圧を制御するように構成
したものである。
【０００８】しかしこの場合には、部品数が多くなり、
消費電力の増加や発熱の増加、さらには接合部の容量成
分や位相の回転等の影響によって高い周波数まで安定し
て動作させることが難しくなるという問題がある。
消費電力の増加や発熱の増加、さらには接合部の容量成
分や位相の回転等の影響によって高い周波数まで安定し
て動作させることが難しくなるという問題がある。
【０００９】そこで、本発明においては、少ない部品数
で、上限電圧の温度特性を向上させるとともに、上限電
圧を変更することを可能にするリミッタ回路を提供する
ことを目的としてなされたものである。
で、上限電圧の温度特性を向上させるとともに、上限電
圧を変更することを可能にするリミッタ回路を提供する
ことを目的としてなされたものである。
【００１０】
【課題を解決するための手段】前述した課題を解決する
ために、請求項１の発明では、ベースが定電流源を介し
て電源電圧に接続され、エミッタは出力端子に接続され
たＮＰＮトランジスタを備え、上限電圧が電源電圧から
ＮＰＮトランジスタのベース・エミッタ間の接合電圧を
減じた電圧となる構成の単電源方式のリミッタ回路にお
いて、ベースが定電圧源に接続され、コレクタが接地さ
れ、エミッタが前記ＮＰＮトランジスタのベースに接続
されたＰＮＰトランジスタを備えることによって、前記
ＮＰＮトランジスタのベースに入力されて出力端子から
出力される信号の上限電圧の温度特性を前記定電圧源と
同等に改善した。
ために、請求項１の発明では、ベースが定電流源を介し
て電源電圧に接続され、エミッタは出力端子に接続され
たＮＰＮトランジスタを備え、上限電圧が電源電圧から
ＮＰＮトランジスタのベース・エミッタ間の接合電圧を
減じた電圧となる構成の単電源方式のリミッタ回路にお
いて、ベースが定電圧源に接続され、コレクタが接地さ
れ、エミッタが前記ＮＰＮトランジスタのベースに接続
されたＰＮＰトランジスタを備えることによって、前記
ＮＰＮトランジスタのベースに入力されて出力端子から
出力される信号の上限電圧の温度特性を前記定電圧源と
同等に改善した。
【００１１】請求項２の発明では、定電圧源の電圧を変
更する電圧変更手段を備えることによって、上限電圧を
変更しうるように構成した。
更する電圧変更手段を備えることによって、上限電圧を
変更しうるように構成した。
【００１２】
【発明の実施の形態】請求項１の発明の実施の形態を、
オペアンプＩＣの回路構成に適用した場合を示した図１
に基づいて説明する。図１において、１は、２対のトラ
ンジスタQ1，Q2，Q3，Q4から構成されて同相入力端子IN
(+) と反転入力端子IN(-) とを備えた入力回路、２は、
１対のトランジスタQ5，Q6から構成されたカレントミラ
ー回路であり、３は、これらの入力回路１とカレントミ
ラー回路２とで構成された差動入力部である。21,22,23
は各トランジスタを定電流駆動する定電流源である。
オペアンプＩＣの回路構成に適用した場合を示した図１
に基づいて説明する。図１において、１は、２対のトラ
ンジスタQ1，Q2，Q3，Q4から構成されて同相入力端子IN
(+) と反転入力端子IN(-) とを備えた入力回路、２は、
１対のトランジスタQ5，Q6から構成されたカレントミラ
ー回路であり、３は、これらの入力回路１とカレントミ
ラー回路２とで構成された差動入力部である。21,22,23
は各トランジスタを定電流駆動する定電流源である。
【００１３】４はトランジスタQ7,Q8,Q9から構成された
中間増幅部であり、トランジスタQ7のエミッタには定電
流源24が接続され、トランジスタQ9のコレクタには定電
流源26が接続されている。５は出力部であり、トランジ
スタQ10 のエミッタには定電流源25と出力端子OUT とが
接続され、増幅された電流信号は出力端子OUT から取り
出される。前記トランジスタQ10 は出力電流を増大させ
るためにエミッタホロワー構成となっている。
中間増幅部であり、トランジスタQ7のエミッタには定電
流源24が接続され、トランジスタQ9のコレクタには定電
流源26が接続されている。５は出力部であり、トランジ
スタQ10 のエミッタには定電流源25と出力端子OUT とが
接続され、増幅された電流信号は出力端子OUT から取り
出される。前記トランジスタQ10 は出力電流を増大させ
るためにエミッタホロワー構成となっている。
【００１４】以上の構成は従来同様の構成である。６
は、定電圧源７とＰＮＰトランジスタQ11 とによるリミ
ッタ制御回路である。このトランジスタQ11 のベースは
前記定電圧源７に接続され、コレクタは接地され、エミ
ッタは前記ＮＰＮトランジスタQ9のコレクタに接続され
ている。前記定電圧源７としては、ツェナーダイオード
等を用いて温度特性の優れた定電圧源を用いるものとす
る。
は、定電圧源７とＰＮＰトランジスタQ11 とによるリミ
ッタ制御回路である。このトランジスタQ11 のベースは
前記定電圧源７に接続され、コレクタは接地され、エミ
ッタは前記ＮＰＮトランジスタQ9のコレクタに接続され
ている。前記定電圧源７としては、ツェナーダイオード
等を用いて温度特性の優れた定電圧源を用いるものとす
る。
【００１５】上記出力部５とリミッタ制御回路６とで請
求項１のリミッタ回路を構成している。
求項１のリミッタ回路を構成している。
【００１６】図１の構成のオペアンプＩＣにおいて、同
相入力端子IN(+) に所定のバイアス電圧と入力信号とを
重畳させて印加し、出力端子OUT と反転入力端子IN(-)
とを適宜な負帰還抵抗等で接続すれば、出力端子OUT か
らは、バイアス電圧を中心として増幅された信号が出力
される。
相入力端子IN(+) に所定のバイアス電圧と入力信号とを
重畳させて印加し、出力端子OUT と反転入力端子IN(-)
とを適宜な負帰還抵抗等で接続すれば、出力端子OUT か
らは、バイアス電圧を中心として増幅された信号が出力
される。
【００１７】そして、入力信号の振幅が所定のレベルを
越えたときには、出力信号は上下限のリミッタ電圧によ
って制限されリミッタ回路として作用する。図１の回路
での上限電圧をＶmax 、電源電圧をＶ cc 、定電圧源７
の電圧をＶ１、トランジスタQ10 のベース・エミッタ間
の接合電圧をＶBE（10）、トランジスタQ11 のベース・
エミッタ間の接合電圧をＶBE（11）とすると、 Ｖmax ＋ＶBE（10）＝Ｖ１＋ＶBE（11） が成り立つので、 Ｖmax ＝Ｖ１＋ＶBE（11）−ＶBE（10） となる。
越えたときには、出力信号は上下限のリミッタ電圧によ
って制限されリミッタ回路として作用する。図１の回路
での上限電圧をＶmax 、電源電圧をＶ cc 、定電圧源７
の電圧をＶ１、トランジスタQ10 のベース・エミッタ間
の接合電圧をＶBE（10）、トランジスタQ11 のベース・
エミッタ間の接合電圧をＶBE（11）とすると、 Ｖmax ＋ＶBE（10）＝Ｖ１＋ＶBE（11） が成り立つので、 Ｖmax ＝Ｖ１＋ＶBE（11）−ＶBE（10） となる。
【００１８】また、下限電圧をＶmin とすると、 Ｖmin ＝０ となる。ここで、トランジスタQ11 とトランジスタQ10
とは、同一ＩＣ内で、同時に生成された素子であるた
め、それらのベース・エミッタ間の接合電圧ＶBE（1
1）,ＶBE（10）の温度特性はほぼ同一となる。よって、
上限電圧Ｖmax は定電圧源７の電圧Ｖ１と等しくなり、
その温度特性も定電圧源７と同じ安定度となる。
とは、同一ＩＣ内で、同時に生成された素子であるた
め、それらのベース・エミッタ間の接合電圧ＶBE（1
1）,ＶBE（10）の温度特性はほぼ同一となる。よって、
上限電圧Ｖmax は定電圧源７の電圧Ｖ１と等しくなり、
その温度特性も定電圧源７と同じ安定度となる。
【００１９】従来であれば、電源電圧Ｖccの温度特性が
優れていても、シリコントランジスタにおけるベース・
エミッタ間の接合電圧の温度特性は-2.2mV/ ℃程度であ
るため、上限電圧の温度特性も 2.2mV/ ℃程度となる
が、図１の場合には、＋ＶBE（11）と−ＶBE（10）とに
よって温度変化による変動が相殺されるので、上限電圧
の温度特性は定電圧源７の温度特性と同じように、±数
ｍＶ（−10℃〜60℃）程度に改善される。
優れていても、シリコントランジスタにおけるベース・
エミッタ間の接合電圧の温度特性は-2.2mV/ ℃程度であ
るため、上限電圧の温度特性も 2.2mV/ ℃程度となる
が、図１の場合には、＋ＶBE（11）と−ＶBE（10）とに
よって温度変化による変動が相殺されるので、上限電圧
の温度特性は定電圧源７の温度特性と同じように、±数
ｍＶ（−10℃〜60℃）程度に改善される。
【００２０】また、請求項２のリミッタ回路の実施の形
態を図２に基づいて説明する。図１に示した定電圧源７
の電圧Ｖ１を、図２の（Ａ）のように可変定電圧源71と
するか、図２の（Ｂ）のように電圧切り換え式定電圧源
72に変更することによって、電源電圧を変更することな
く上限電圧を変更することが可能になる。このときも、
上限電圧の温度特性は定電圧源７と同等になる。
態を図２に基づいて説明する。図１に示した定電圧源７
の電圧Ｖ１を、図２の（Ａ）のように可変定電圧源71と
するか、図２の（Ｂ）のように電圧切り換え式定電圧源
72に変更することによって、電源電圧を変更することな
く上限電圧を変更することが可能になる。このときも、
上限電圧の温度特性は定電圧源７と同等になる。
【００２１】上記可変定電圧源71もしくは電圧切り換え
式定電圧源72は請求項２の電圧変更手段に対応してい
る。
式定電圧源72は請求項２の電圧変更手段に対応してい
る。
【００２２】なお、差動入力回路は図３に示すように構
成してもよい。図３の差動入力回路11は、１対のトラン
ジスタQ21,Q22 からなる入力回路12と、その電源ライン
に配置された定電流源16と、トランジスタQ21 のコレク
タに接続された定電流源13とから構成されている。な
お、この定電流源13の電流値は、前記定電流源16の電流
値の二分の一に設定されている。また、中間増幅部14の
トランジスタQ23 のエミッタには抵抗15が接続されてい
る。
成してもよい。図３の差動入力回路11は、１対のトラン
ジスタQ21,Q22 からなる入力回路12と、その電源ライン
に配置された定電流源16と、トランジスタQ21 のコレク
タに接続された定電流源13とから構成されている。な
お、この定電流源13の電流値は、前記定電流源16の電流
値の二分の一に設定されている。また、中間増幅部14の
トランジスタQ23 のエミッタには抵抗15が接続されてい
る。
【００２３】図３の回路によれば、入力回路12のトラン
ジスタを１段構成としたので、入力電圧の上限を図１の
回路の場合よりも高くできる。また、１段構成としたの
で入力電圧０Ｖ付近における歪みが多くなるので、カレ
ントミラー回路の代わりに、トランジスタQ21 のコレク
タには定電流源13を接続して、入力電圧０Ｖ付近におけ
るトランジスタQ21 のコレクタ電流を確保した。
ジスタを１段構成としたので、入力電圧の上限を図１の
回路の場合よりも高くできる。また、１段構成としたの
で入力電圧０Ｖ付近における歪みが多くなるので、カレ
ントミラー回路の代わりに、トランジスタQ21 のコレク
タには定電流源13を接続して、入力電圧０Ｖ付近におけ
るトランジスタQ21 のコレクタ電流を確保した。
【００２４】また、差動入力部12を１段構成としたの
で、中間増幅部14のトランジスタQ23のベース電圧及び
エミッタ電圧が低くなり、入力電圧０Ｖ付近においてト
ランジスタQ9の出力電圧がはねあがるという現象が発生
するので、トランジスタQ23 のエミッタとトランジスタ
Q8のエミッタの間に接続した抵抗15によって、トランジ
スタQ8のエミッタの電圧を0.1 〜0.3V程度上げておくこ
とにより、入力電圧０Ｖ付近におけるトランジスタQ8,Q
9 の動作を安定させる。
で、中間増幅部14のトランジスタQ23のベース電圧及び
エミッタ電圧が低くなり、入力電圧０Ｖ付近においてト
ランジスタQ9の出力電圧がはねあがるという現象が発生
するので、トランジスタQ23 のエミッタとトランジスタ
Q8のエミッタの間に接続した抵抗15によって、トランジ
スタQ8のエミッタの電圧を0.1 〜0.3V程度上げておくこ
とにより、入力電圧０Ｖ付近におけるトランジスタQ8,Q
9 の動作を安定させる。
【００２５】図３の回路においても、トランジスタQ8,Q
9,Q10,Q11 及び定電圧源７の構成と作用は同様である。
図３の回路によれば、さらに少ない部品数で、上限電圧
の温度特性を改善できるという効果が得られる。このよ
うな少ない部品で実現したオペアンプＩＣでは位相の回
転等の影響が少ないので、高い周波数まで使用できる回
路を構成しやすい。
9,Q10,Q11 及び定電圧源７の構成と作用は同様である。
図３の回路によれば、さらに少ない部品数で、上限電圧
の温度特性を改善できるという効果が得られる。このよ
うな少ない部品で実現したオペアンプＩＣでは位相の回
転等の影響が少ないので、高い周波数まで使用できる回
路を構成しやすい。
【００２６】本発明は、オペアンプＩＣに限らず、マイ
クアンプ等のようにリミッタ回路を必要とする種々の回
路に応用することができる。
クアンプ等のようにリミッタ回路を必要とする種々の回
路に応用することができる。
【００２７】
【発明の効果】請求項１の発明によれば、二つのトラン
ジスタのベース・エミッタ間の接合電圧の温度特性が相
殺されるように構成したので、上限電圧の温度特性がベ
ース・エミッタ間の接合電圧の影響を受けず、定電圧源
の温度特性と同等の温度特性となる。
ジスタのベース・エミッタ間の接合電圧の温度特性が相
殺されるように構成したので、上限電圧の温度特性がベ
ース・エミッタ間の接合電圧の影響を受けず、定電圧源
の温度特性と同等の温度特性となる。
【００２８】しかも、このような効果を一つのトランジ
スタと定電圧源を追加するだけで実現できるので、少な
い回路部品数で優れた温度特性を実現できる。加えて、
部品数が少ないので、消費電力も少なく、小型機器等に
おいて高い実装密度で使用することも可能である。ま
た、部品数が少なく、トランジスタの接合部の容量成分
や位相の回転等の影響が少ないので高い周波数にも使用
できるオペアンプを構成することができる。
スタと定電圧源を追加するだけで実現できるので、少な
い回路部品数で優れた温度特性を実現できる。加えて、
部品数が少ないので、消費電力も少なく、小型機器等に
おいて高い実装密度で使用することも可能である。ま
た、部品数が少なく、トランジスタの接合部の容量成分
や位相の回転等の影響が少ないので高い周波数にも使用
できるオペアンプを構成することができる。
【００２９】また、請求項２によれば、電源電圧を変え
ずに、上限電圧を所望の電圧に設定できるので、従来よ
り適応範囲の広い増幅回路を構成することができる。
ずに、上限電圧を所望の電圧に設定できるので、従来よ
り適応範囲の広い増幅回路を構成することができる。
【図１】本発明の請求項１のリミッタ回路を用いたオペ
アンプＩＣの等価回路図である。
アンプＩＣの等価回路図である。
【図２】本発明の請求項２のリミッタ回路の要部の等価
回路図である。
回路図である。
【図３】本発明のリミッタ回路を用いた別例のオペアン
プＩＣの等価回路図である。
プＩＣの等価回路図である。
【図４】従来例のリミッタ回路を用いたオペアンプＩＣ
の等価回路図である。
の等価回路図である。
【図５】従来例のオペアンプを用いたリミッタ回路の構
成例である。
成例である。
Q10 ＮＰＮトランジスタ Q11 ＰＮＰトランジスタ 25,26 定電流源 ５，６ リミッタ回路 ７ 定電圧源 71 可変定電圧源（電圧変更手段） 72 電圧切り換え式定電圧源（電圧変更手段） Ｖcc 電源電圧 OUT 出力端子
Claims (2)
- 【請求項１】ベースが定電流源を介して電源電圧に接続
され、エミッタは出力端子に接続されたＮＰＮトランジ
スタを備え、上限電圧が電源電圧からＮＰＮトランジス
タのベース・エミッタ間の接合電圧を減じた電圧となる
構成の単電源方式のリミッタ回路において、ベースが定
電圧源に接続され、コレクタが接地され、エミッタが前
記ＮＰＮトランジスタのベースに接続されたＰＮＰトラ
ンジスタを備えることによって、前記ＮＰＮトランジス
タのベースに入力されて出力端子から出力される信号の
上限電圧の温度特性を前記定電圧源と同等に改善したこ
とを特徴とするリミッタ回路。 - 【請求項２】定電圧源の電圧を変更する電圧変更手段を
備えることによって、上限電圧を変更しうるように構成
したことを特徴とする請求項１に記載のリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318279A JPH09162666A (ja) | 1995-12-06 | 1995-12-06 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318279A JPH09162666A (ja) | 1995-12-06 | 1995-12-06 | リミッタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162666A true JPH09162666A (ja) | 1997-06-20 |
Family
ID=18097437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7318279A Pending JPH09162666A (ja) | 1995-12-06 | 1995-12-06 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162666A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017320A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | サーマルリミッタ回路 |
-
1995
- 1995-12-06 JP JP7318279A patent/JPH09162666A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017320A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | サーマルリミッタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515005A (en) | Operational amplifier | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US3914704A (en) | Feedback amplifier | |
| US5389894A (en) | Power amplifier having high output voltage swing and high output drive current | |
| JPH08237054A (ja) | 利得可変回路 | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| US5371476A (en) | Amplifying circuit | |
| JPH11205047A (ja) | 光受信器用トランスインピーダンスアンプ | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JPH09162666A (ja) | リミッタ回路 | |
| KR0161364B1 (ko) | 고입력 임피던스 회로 및 반도체 장치 | |
| JP2711411B2 (ja) | 演算増幅回路 | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| US4330755A (en) | Power-amplifying circuit | |
| JPH0851324A (ja) | バッファアンプ | |
| JP3414454B2 (ja) | アンプのバイアス回路 | |
| JP3060964B2 (ja) | 指数増幅器 | |
| JP2930024B2 (ja) | 電圧比較回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2755219B2 (ja) | 発振回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS6035845B2 (ja) | ミュ−ティング増幅器 | |
| JPH07321570A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051129 |