JPH0916433A - マイクロプロセッサの命令トレース情報収集方式 - Google Patents

Abstract

(57)【要約】 【目的】 トレース記憶の効率化を図り、トレース停止
直前の各命令毎の詳細な情報、及びそれ以前の特定の命
令毎の情報を同時に収集可能とする。 【構成】 マイクロプロセッサに内蔵される制御記憶回
路２０から順次読出し出力される実行命令をトレース
し、順次その命令トレース情報を収集する場合に、制御
記憶回路２０から読出し出力される最新の実行命令の情
報をトレースして第１のトレース記憶回路３４に格納
し、この第１のトレース記憶回路３４最も古い命令トレ
ース情報を読み出して、特定の命令トレース情報のみを
第２のトレース記憶回路３７に格納しておくことで、第
１のトレース記憶回路３４から、トレース停止直前から
の各命令毎の情報を収集でき、同時に、第２のトレース
記憶回路３７から、その情報以前に実行された命令の中
で、特定の命令を実行したときの情報を収集できるよう
にしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばデータ入出力処
理装置に用いられるマイクロプロセッサに関し、特に命
令トレース情報の収集方式に関する。

【０００２】

【従来の技術】従来の汎用コンピュータにおけるデータ
入出力処理装置にあっては、所定の規程に基づく複数の
チャネル装置と、これらを制御するチャネル制御装置か
ら構成される。チャネル制御装置は専用のマイクロプロ
セッサを内蔵しており、ＣＰＵとの通信、チャネルプロ
グラムに従ったチャネル装置の周辺装置（ディスク装
置、通信装置、コンピュータなど）との接続制御、チャ
ネル装置のデータ転送制御等を行う。

【０００３】図２は上記のチャネル制御装置に用いられ
る従来のマイクロプロセッサの構成を示すものである。
図２において、制御記憶回路２０には予め各種命令のマ
イクロプログラムが格納されている。この制御記憶回路
２０から読み出された命令情報は命令レジスタ２１にい
ったん保持され、命令デコーダ２２で解析される。ここ
で、制御記憶回路２０の読出しは、命令デコーダ２２の
解析結果に応じて、命令カウンタ２３、アドレスセレク
タ２４を通じて行われ、命令デコーダ２２自体は汎用レ
ジスタ、ＡＬＵ／シフタ、フラグ処理部を備える演算回
路２５の処理によって駆動制御される。

【０００４】以上の制御記憶回路２０、命令レジスタ２
１、命令デコーダ、２２、命令カウンタ２３、アドレス
セレクタ２４および演算回路２５は、マイクロプロセッ
サの必須の構成要素である。命令デコーダ２２で解析さ
れた命令情報は、命令信号線１１を通じて外部出力され
るが、同時に命令トレース情報としてトレーサ制御回路
３０、書込み／読出し制御回路３１、トレース記憶回路
３７にも供給される。トレーサ制御回路３０は、セレク
タ３３に対して命令トレース情報の選択制御を行う。ま
た、トレース記憶回路３７に対し、書込み読出し制御回
路３１及びアドレスカウンタ３６を通じて書込み／読出
し制御を行うと共に、トレース契機の設定制御を行う。

【０００５】書込み／読出し制御回路３１は、トレース
情報の各命令毎にまたは特定の命令の場合のみ、書込み
イネーブル信号線１３を通じて書込みイネーブル信号を
トレース記憶回路３７に与えることで、命令トレース情
報をトレース記憶回路３７に書き込む。セレクタ３３
は、命令の割り出し要因や命令の実行時刻などの命令ト
レースの付加情報を選択する。アドレスカウンタ３６
は、トレース記憶回路３７の書込み／読出しアドレスを
発生する。トレース記憶回路３７は、制御記憶回路２０
のアドレス、命令デコーダ２２で解読された命令の種
類、セレクタ３３で選択された付加情報を含む最新の命
令トレース情報を格納するものである。トレーサ制御回
路３０からの読出し制御によりトレース記憶回路３７か
ら読み出された命令トレース情報はレジスタ３９にいっ
たん保持され、トレースデータ信号線１２を通じて外部
出力する。

【０００６】ところで、マイクロプログラムの初期設定
において、書込み／読出し制御回路３１には各命令毎
に、または、特定の命令の場合のみトレースするモード
が設定され、トレース開始が指示される。このとき、命
令トレース情報は、順次、制御記憶回路２０から取り出
され実行される。そこで、書込み／読出し制御回路３１
は、モードに従ったトレースの契機で、制御記憶回路２
０のアドレス、命令デコーダ２２で解読された命令の種
類、及びセレクタ３３で選択された命令トレースの付加
情報をトレース記憶回路３７に書込み、アドレスカウン
タ３６をインクリメントする。尚、トレース記憶回路３
７に情報がいっぱいになった場合には、最も古い情報を
捨て、最も新しい情報をそこに上書きするようにしてい
る。

【０００７】以上述べた命令トレースは、動作の正当性
の確認、障害発生時の動作状況の把握などを行うために
有効であることが知られている。ところが、従来の命令
トレース情報収集方式では、トレース記憶回路に格納す
る契機が固定であるため、必要な情報を得るには不十分
であった。すなわち、従来方式によれば、トレースされ
た情報は、全てが各命令を実行する毎の情報であるか、
または、全てが一つまたは複数の特定命令を実行する毎
の情報である。これに対し、必要な情報は、障害が発生
した（トレースをストップした）直前の数１０命令から
数１００命令前までの各命令毎の詳細な情報と、さらに
以前の命令の軌跡を一定の範囲で把握することができる
特定の命令毎の情報の２つである場合が多い。

【０００８】各命令を実行する毎に命令トレース情報を
収集すれば、障害発生直前の詳細な情報を得ることがで
きるが、障害発生を究明する上で必要な命令の軌跡を知
るにはあまりに不十分である。また、特定の命令を実行
するときのみ命令トレース情報を収集すれば、一定の範
囲で命令の軌跡を知ることができるが、障害発生の命令
を割り出す上で必要な障害発生直前の詳細な情報を得る
ことができない。そこで従来の命令トレース情報収集方
式では、トレースの契機を変え、再現テストを行って複
数回情報を取る必要があった。また、フィールド障害で
は再現できない場合が多いため、有効な情報を得るため
には、各命令実行毎のトレースを実施しても一定の命令
の軌跡を知ることのできるように、トレース記憶回路の
容量を十分に確保しなければならないという問題があっ
た。

【０００９】

【発明が解決しようとする課題】以上述べたように従来
のマイクロプロセッサの命令トレース情報収集方式で
は、同時に一つの契機でしかトレース情報を収集でき
ず、必要なデータを収集するためにはトレース契機を変
えて再現テストを行わなければならなかった。しかも、
フィールド障害では再現できない場合が多いため、有効
な情報を得るためには、各命令実行毎のトレースを実施
しても一定の命令の軌跡を知ることができるように、ト
レース記憶回路の容量を十分に確保しなければならない
という問題があった。

【００１０】本発明の課題は、上記背景に鑑み、トレー
ス記憶回路を効率よく使用して、トレース停止直前の各
命令毎の詳細な情報、及びそれ以前の特定の命令毎の情
報を同時に収集可能なマイクロプロセッサの命令トレー
ス情報収集方式を提供することにある。

【００１１】

【課題を解決するための手段】上記課題を解決する本発
明のマイクロプロセッサの命令トレース情報収集方式
は、マイクロプロセッサに内蔵され、各種実行命令を示
す複数のマイクロプログラムが格納された制御記憶回路
から順次読出し出力される実行命令をトレースし、順次
その命令トレース情報を収集するものであって、前記制
御記憶回路に対するアドレス及び当該制御記憶回路から
読出し出力される実行命令の種類を含む最新の実行命令
の情報をトレースして命令トレース情報して格納する第
１のトレース記憶手段と、この第１のトレース記憶手段
から読み出される最も古い命令トレース情報のうち、特
定の命令トレース情報のみを格納する第２のトレース記
憶手段と、前記制御記憶回路から読み出される実行命令
に応じて前記第１、第２のトレース記憶手段の書込み／
読出し制御、トレース契機の設定制御、命令トレース付
加情報の選択制御を行うトレーサ制御手段とを具備する
ようにしたことを特徴とする。

【００１２】前記第１のトレース記憶手段は、前記トレ
ーサ制御手段の制御に応じて、前記実行命令中の付加情
報を選択する付加情報選択部と、この手段で選択された
付加情報、前記制御記憶回路に対するアドレス、前記実
行命令の種類を命令トレース情報として格納するトレー
ス記憶部と、前記トレーサ制御手段の制御に応じて、前
記トレース記憶部に最新の命令トレース情報を書込み、
最も古い命令トレース情報を読出して前記第２のトレー
ス記憶手段へ送出させる書込み／読出し制御部とを備え
ることで実現する。

【００１３】また、前記第２のトレース記憶手段は、前
記第１のトレース記憶手段から読み出される最も古い命
令トレース情報のうち、特定の命令トレース情報のみを
選択する情報選択部と、この情報選択部で選択される命
令トレース情報を格納するトレース記憶部と、前記トレ
ーサ制御手段の制御に応じて、前記トレース記憶部の書
込み／読出し制御を行う書込み／読出し制御部とを備え
ることで実現する。

【００１４】

【作用】本発明のマイクロプロセッサの命令トレース情
報収集方式では、各種命令情報のマイクロプログラムを
格納する制御記憶回路に対するアドレス及び実行命令の
種類を含む最新の実行命令のトレース情報を第１のトレ
ース記憶手段に格納し、第１のトレース記憶手段から最
も古いトレース情報を読み出して、特定の命令のトレー
ス情報のみを第２のトレース記憶手段に格納するように
している。このため、第１のトレース記憶手段から、ト
レース停止直前からの各命令毎の情報を収集でき、障害
発生の命令を割り出す上で必要な障害発生直前の詳細な
情報を得ることができる。同時に、第２のトレース記憶
手段から、その情報以前に実行された命令の中で、特定
の命令を実行したときの情報を収集でき、一定の範囲で
命令がどのように実行されていったのかを知ることがで
きる。特に、第２のトレース記憶手段のトレース情報
は、第１のトレース記憶手段のトレース情報以前の情報
であり、無駄な情報の重なりはなく、また、トレース情
報には、古い命令の不要な各命令毎のトレース情報を含
まない。すなわち、本発明の命令トレース情報収集方式
では、動作の正当性の確認、障害発生時の動作状況の把
握を行うために必要な２つの情報を同時に収集すること
ができ、かつ、トレース記憶手段に用いられるメモリを
効率よく使用して、トレース記憶容量を小さくすること
ができるようにしている。

【００１５】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。尚、説明が重複しないように、図１におい
て、図２と同一部分には同一符号を付して示し、その説
明を省略する。

【００１６】図１は、本発明の実施例に係るマイクロプ
ロセッサの内部構成を示すブロック図である。このマイ
クロプロセッサは、従来と同様に、必須の構成要素とし
て、マイクロプログラムを格納する制御記憶回路２０、
命令レジスタ２１、命令デコーダ２２、命令カウンタ２
３、アドレスセレクタ２４及び演算回路２５を備える。

【００１７】トレーサ制御回路３０は、前述したように
命令デコーダ２２からの命令トレース情報に応じて、セ
レクタ３３に対して命令トレース情報の選択制御を行
う。また、第１のトレース記憶回路３４に対し、書込み
制御回路３１及びアドレスカウンタ３２を通じて書込み
／読出し制御、トレース契機の設定制御を行い、第２の
トレース記憶回路３７に対し、書込み制御回路３５及び
アドレスカウンタ３６を通じて書込み／読出し制御、ト
レース契機の設定制御を行う。具体的に説明すると、セ
レクタ３３は、命令の割り出し要因や命令の実行時刻な
どの命令トレースの付加情報を選択して、第１のトレー
ス記憶回路３４に送出する。

【００１８】書込み／読出し制御回路３１は、トレース
情報の各命令毎にまたは特定の命令の場合のみ、書込み
イネーブル信号線１３を通じて書込みイネーブル信号を
第１のトレース記憶回路３４に与える。このとき、アド
レスカウンタ３２は書込みイネーブル信号を受けて、書
込みアドレスを発生し、書込みアドレス信号線１４を通
じて第１のトレース記憶回路３４に送出する。これによ
って第１のトレース記憶回路３４は、制御記憶回路２０
のアドレス、命令デコーダ２２で解読された命令の種
類、セレクタ３３で選択された情報を含む最新の命令ト
レース情報を格納する。

【００１９】また、アドレスカウンタ３２は、書込みア
ドレスに１を加えた読出しアドレスを生成し、読出しア
ドレス線１５を通じて第１のトレース記憶回路３４に送
出する。これによって、第１のトレース記憶回路３４か
ら最も古いトレース情報が読み出される。第１のトレー
ス記憶回路３４から読み出されたトレース情報はセレク
タ３８により選択的にレジスタ３９に取り込まれる。

【００２０】一方、書込み／読出し制御回路３５は、ト
レース情報の各命令毎にまたは特定の命令の場合のみ、
書込みイネーブル信号線１６を通じて書込みイネーブル
信号を第２のトレース記憶回路３７に送出する。このと
き、アドレスカウンタ３６は書込みイネーブル信号を受
けて書込みアドレスを発生し、アドレス信号線１７を通
じて第２のトレース記憶回路３７に送出する。これによ
り、第２のトレース記憶回路３７は、レジスタ３９に保
持されているトレース情報を格納する。

【００２１】また、書込み／読出し制御回路３５は、ト
レーサ制御回路３０から読出し指令を受けると、アドレ
スカウンタ３６に読出しアドレスを発生させ、アドレス
信号線１７を通じて第２のトレース記憶回路３７に送出
させる。これにより、第２のトレース記憶回路３７から
格納されているトレース情報が順次読み出され、セレク
タ３８、レジスタ３９を介して、トレースデータ信号線
１２を通じて外部出力される。

【００２２】次に本発明の命令トレース収集方式の動作
を説明する。マイクロプログラムの初期設定において、
書込み／読出し制御回路３１には各命令毎にトレースす
るモードが設定される。また書込み／読出し制御回路３
５には特定の命令ａの場合のみトレースするモードが設
定され、トレースが開始される。各命令は順次、制御記
憶回路２０から取り出され実行される。同時に、制御記
憶回路２０のアドレス、命令デコーダ２２で解読された
命令の種類、及びセレクタ３３で選択された命令トレー
スの付加情報が第１のトレース記憶回路３４に書き込ま
れ、アドレスカウンタ３２の書込みアドレスがインクリ
メントされる。

【００２３】第１のトレース記憶回路３４の読出しアド
レスは書込みアドレスプラス１であり、トレース記憶回
路３４に格納された最も古いトレース情報を示してい
る。この情報はレジスタ３９に読み出される。特定の命
令ａとレジスタ３９に保持するトレース情報の中にある
命令の種類が一致した場合のみ、書込み／読出し制御回
路３５は、レジスタ３９に保持されているトレース情報
を第２のトレース記憶回路３７に格納する。この書込み
の契機は、書込み／読出し制御回路３１が第１のトレー
ス記憶回路３４に書き込む契機と同じである。

【００２４】よって、第１のトレース記憶回路３４に
は、各命令毎の最新の命令トレース情報が記憶され、第
２のトレース記憶回路３７には、それ以前の特定の命令
ａ毎のトレース情報が記憶される。したがって、上記構
成によるマイクロプロセッサ命令トレース情報収集方式
によれば、第１のトレース記憶回路３４から、トレース
停止直前からの各命令毎の情報を収集でき、障害発生の
命令を割り出す上で必要な障害発生直前の詳細な情報を
得ることができる。

【００２５】同時に、第２のトレース記憶回路３７か
ら、その情報以前に実行された命令の中で、特定の命令
を実行したときの情報を収集でき、一定の範囲で命令が
どのように実行されていったのかを知ることができる。
この場合、第２のトレース記憶回路３７のトレース情報
は、第１のトレース記憶回路３４に格納されていたトレ
ース情報以前の情報であり、無駄な情報の重なりはな
く、また、トレース情報には、古い命令の不要な各命令
毎のトレース情報を含まない。

【００２６】したがって、本発明の情報トレース収集方
式は、動作の正当性の確認、障害発生時の動作状況の把
握を行うために必要な２つの情報を同時に収集すること
ができ、かつ、トレース記憶回路３４、３７を効率よく
使用してトレース記憶容量を小さくすることができる。

【００２７】

【発明の効果】以上の説明から明らかなように、本発明
のマイクロプロセッサ命令トレース情報収集方式によれ
ば、トレース記憶回路を効率よく使用して、トレース停
止直前の各命令毎の詳細な情報、及びそれ以前の特定の
命令毎の情報を同時に収集可能となるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係る命令トレース情報収集
方式によるマイクロプロセッサの構成を示すブロック回
路図。

【図２】従来例の命令トレース情報収集方式によるマイ
クロプロセッサの構成を示すブロック回路図。

【符号の説明】

１１ 命令信号線 １２ トレースデータ信号線 １３ 書込みイネーブル信号線 １４ 書込みアドレス信号線 １５ 読み出しアドレス信号線 １６ 書込みイネーブル信号線 １７ アドレス信号線 ２０ 制御記憶回路 ２１ 命令レジスタ ２２ 命令デコーダ ２３ 命令カウンタ ２４ アドレスセレクタ ２５ 演算回路 ３０ トレーサ制御回路 ３１ 書込み／読出し制御回路 ３２ アドレスカウンタ ３３ セレクタ ３４ 第１のトレース記憶回路 ３５ 書込み／読出し制御回路 ３６ アドレスカウンタ ３７ 第２のトレース記憶回路 ３８ セレクタ ３９ レジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサに内蔵され、各種実
   行命令を示す複数のマイクロプログラムが格納された制
   御記憶回路から順次読出し出力される実行命令をトレー
   スし、順次その命令トレース情報を収集するマイクロプ
   ロセッサの命令トレース情報収集方式において、 前記制御記憶回路に対するアドレス及び当該制御記憶回
   路から読出し出力される実行命令の種類を含む最新の実
   行命令の情報をトレースして命令トレース情報して格納
   する第１のトレース記憶手段と、 この第１のトレース記憶手段から読み出される最も古い
   命令トレース情報のうち、特定の命令トレース情報のみ
   を格納する第２のトレース記憶手段と、 前記制御記憶回路から読み出される実行命令に応じて前
   記第１、第２のトレース記憶手段の書込み／読出し制
   御、トレース契機の設定制御、命令トレース付加情報の
   選択制御を行うトレーサ制御手段とを具備することを特
   徴とするマイクロプロセッサの命令トレース情報収集方
   式。
2. 【請求項２】 前記第１のトレース記憶手段は、前記ト
   レーサ制御手段の制御に応じて、前記実行命令中の付加
   情報を選択する付加情報選択部と、 この手段で選択された付加情報、前記制御記憶回路に対
   するアドレス、前記実行命令の種類を命令トレース情報
   として格納するトレース記憶部と、 前記トレーサ制御手段の制御に応じて、前記トレース記
   憶部に最新の命令トレース情報を書込み、最も古い命令
   トレース情報を読出して前記第２のトレース記憶手段へ
   送出させる書込み／読出し制御部とを備えることを特徴
   とする請求項１記載のマイクロプロセッサの命令トレー
   ス情報収集方式。
3. 【請求項３】 前記第２のトレース記憶手段は、前記第
   １のトレース記憶手段から読み出される最も古い命令ト
   レース情報のうち、特定の命令トレース情報のみを選択
   する情報選択部と、 この情報選択部で選択される命令トレース情報を格納す
   るトレース記憶部と、 前記トレーサ制御手段の制御に応じて、前記トレース記
   憶部の書込み／読出し制御を行う書込み／読出し制御部
   とを備えることを特徴とする請求項１記載のマイクロプ
   ロセッサの命令トレース情報収集方式。