JPH09166631A - Ｐｃｂの手動素子分離測定回路 - Google Patents
Ｐｃｂの手動素子分離測定回路Info
- Publication number
- JPH09166631A JPH09166631A JP8273938A JP27393896A JPH09166631A JP H09166631 A JPH09166631 A JP H09166631A JP 8273938 A JP8273938 A JP 8273938A JP 27393896 A JP27393896 A JP 27393896A JP H09166631 A JPH09166631 A JP H09166631A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- pcb
- vin
- vout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 9
- 230000003321 amplification Effects 0.000 claims description 16
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 16
- 238000005259 measurement Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 4
- HHXNVASVVVNNDG-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,3,6-trichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=C(Cl)C(Cl)=C(Cl)C=2Cl)Cl)=C1Cl HHXNVASVVVNNDG-UHFFFAOYSA-N 0.000 abstract description 11
- 238000005070 sampling Methods 0.000 abstract description 3
- GBUCDGDROYMOAN-UHFFFAOYSA-N 1,2,5-trichloro-3-phenylbenzene Chemical compound ClC1=CC(Cl)=C(Cl)C(C=2C=CC=CC=2)=C1 GBUCDGDROYMOAN-UHFFFAOYSA-N 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- MINPZZUPSSVGJN-UHFFFAOYSA-N 1,1,1,4,4,4-hexachlorobutane Chemical group ClC(Cl)(Cl)CCC(Cl)(Cl)Cl MINPZZUPSSVGJN-UHFFFAOYSA-N 0.000 description 1
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 1
- 101150049492 DVR gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【課題】 新規の位相差測定法法により手動素子の実際
値を正確に検出してＩＣＴ装備に適用し得るＰＣＢの手
動素子分離測定回路を提供しようとするものである。 【解決手段】 ＰＣＢの入力信号及び応答信号の最大値
を検出し、任意の時点で同期されたサンプリングクロッ
ク信号を用いてＰＣＢの入力信号及び応答信号の電圧値
を夫々検出した後、該検出値を用いて位相差を正確に計
算し、手動素子の実験値を正確に測定し得るＰＣＢの手
動素子分離測定回路が提供される。
値を正確に検出してＩＣＴ装備に適用し得るＰＣＢの手
動素子分離測定回路を提供しようとするものである。 【解決手段】 ＰＣＢの入力信号及び応答信号の最大値
を検出し、任意の時点で同期されたサンプリングクロッ
ク信号を用いてＰＣＢの入力信号及び応答信号の電圧値
を夫々検出した後、該検出値を用いて位相差を正確に計
算し、手動素子の実験値を正確に測定し得るＰＣＢの手
動素子分離測定回路が提供される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＣＢ（Ｐｒｉｎ
ｔｅｄ ｃｉｒｃｕｉｔ Ｂｏａｒｄ）に実装された手
動素子のインピダンスを分離測定する技術に係るもの
で、詳しくは、新規の位相差測定方法により手動素子の
実際値を正確に分離検出してＩＣＴ（Ｉｎ−ｃｉｒｃｕ
ｉｔ Ｔｅｓｔｅｒ）装備に適用し得るＰＣＢの手動素
子の分離測定回路に関するものである。
ｔｅｄ ｃｉｒｃｕｉｔ Ｂｏａｒｄ）に実装された手
動素子のインピダンスを分離測定する技術に係るもの
で、詳しくは、新規の位相差測定方法により手動素子の
実際値を正確に分離検出してＩＣＴ（Ｉｎ−ｃｉｒｃｕ
ｉｔ Ｔｅｓｔｅｒ）装備に適用し得るＰＣＢの手動素
子の分離測定回路に関するものである。
【０００２】
【従来の技術】一般に、ＰＣＢ内のＲ、Ｌ、Ｃ（抵抗
Ｒ、コイルＬ、コンデンサーＣ）回路の手動素子の不良
可否を判定するためには手動素子の実施値を測定すべき
であるが、ＰＣＢ内の手動素子は独立的に存在せず他の
部品と直列又は並列に連結されているため、ＲＬＣメー
ターのような計測装備を用いては測定が不可能であり、
更に、大量生産中のＰＣＢの異常有無を判定する場合、
各手動素子の実際値を測定するということは量的及び時
間的に殆ど不可能なことであった。
Ｒ、コイルＬ、コンデンサーＣ）回路の手動素子の不良
可否を判定するためには手動素子の実施値を測定すべき
であるが、ＰＣＢ内の手動素子は独立的に存在せず他の
部品と直列又は並列に連結されているため、ＲＬＣメー
ターのような計測装備を用いては測定が不可能であり、
更に、大量生産中のＰＣＢの異常有無を判定する場合、
各手動素子の実際値を測定するということは量的及び時
間的に殆ど不可能なことであった。
【０００３】それで、ＰＣＢに実装された多くの部品を
自動に測定し検査するための装置として前記ＩＣＴ装備
が提案されており、この場合、前記Ｒ、Ｌ、Ｃ回路の手
動素子を分離測定するため、ＰＣＢの入力信号及び出力
信号の位相差を検出する高度の技術が要求され、このよ
うな正確な位相差検出回路の具現はＩＣＴ装備の性能に
大いに影響を及ぼしていた。
自動に測定し検査するための装置として前記ＩＣＴ装備
が提案されており、この場合、前記Ｒ、Ｌ、Ｃ回路の手
動素子を分離測定するため、ＰＣＢの入力信号及び出力
信号の位相差を検出する高度の技術が要求され、このよ
うな正確な位相差検出回路の具現はＩＣＴ装備の性能に
大いに影響を及ぼしていた。
【０００４】そして、このような従来位相差検出回路に
おいては、図３に示すように、所定の周波数を選択する
周波数選択部２０と、該周波数選択部２０から選択され
た周波数に従いサイン波を発生するサイン波発生器２１
と、該サイン波発生器２の出力を増幅する増幅部２２
と、ＰＣＢ２３から遅延して出力された電流信号を電圧
信号に変換する電流／電圧変換器２４と、前記増幅部２
２の出力と電流／電圧変換器２４の出力とを積算する積
算器２５と、該積算器２５の出力信号から交流成分を除
去する低域フィルター２６と、前記増幅部２２の出力及
び前記電流／電圧変換器２４の出力の最大値を測定して
インピダンスを計算するＲＭＳ（ＲｏｏｔＭｅａｎ Ｓ
ｑｕａｒｅ）計算部２７と、該ＲＭＳ計算部２７及び低
域フィルター２６の各出力をディジタル信号に変換する
Ａ／Ｄ変換器２８と、該Ａ／Ｄ変換器２８の出力により
前記ＰＣＢ２３に実装された抵抗Ｒ、コイルＬ、及びコ
ンデンサーＣの値を計算するＰＣ２９と、から構成され
ていた。
おいては、図３に示すように、所定の周波数を選択する
周波数選択部２０と、該周波数選択部２０から選択され
た周波数に従いサイン波を発生するサイン波発生器２１
と、該サイン波発生器２の出力を増幅する増幅部２２
と、ＰＣＢ２３から遅延して出力された電流信号を電圧
信号に変換する電流／電圧変換器２４と、前記増幅部２
２の出力と電流／電圧変換器２４の出力とを積算する積
算器２５と、該積算器２５の出力信号から交流成分を除
去する低域フィルター２６と、前記増幅部２２の出力及
び前記電流／電圧変換器２４の出力の最大値を測定して
インピダンスを計算するＲＭＳ（ＲｏｏｔＭｅａｎ Ｓ
ｑｕａｒｅ）計算部２７と、該ＲＭＳ計算部２７及び低
域フィルター２６の各出力をディジタル信号に変換する
Ａ／Ｄ変換器２８と、該Ａ／Ｄ変換器２８の出力により
前記ＰＣＢ２３に実装された抵抗Ｒ、コイルＬ、及びコ
ンデンサーＣの値を計算するＰＣ２９と、から構成され
ていた。
【０００５】このように構成された位相差検出回路の動
作を図面を用いて説明する。
作を図面を用いて説明する。
【０００６】通常、ＰＣＢ２３に実装された手動素子の
不良可否を判定するとき、交流信号の位相差によりその
不良可否を判断するため、交流信号源の周波数選択部２
０及びサイン波発生器２１が用いられる。
不良可否を判定するとき、交流信号の位相差によりその
不良可否を判断するため、交流信号源の周波数選択部２
０及びサイン波発生器２１が用いられる。
【０００７】先ず、使用者が周波数選択部２０を通して
周波数を選択すると、サイン波発生器２１は所定大きさ
の周波数のサイン波を発生し、増幅部２２は、該発生さ
れたサイン波を適正水準に増幅してＰＣＢ２３に出力す
る。このとき、前記増幅部２２の出力電圧をＶ（ｔ）＝
Ｖｓ ｓｉｎ Ｗｔとすると、該電圧信号Ｖ（ｔ）はＰ
ＣＢ２３のＲＬＣ回路を通過しながらθだけ位相遅延さ
れるため、該ＰＣＢ２３からは電流信号Ｉ（ｔ）＝ｓｉ
ｎ（Ｗｔ＋θ）が出力される。
周波数を選択すると、サイン波発生器２１は所定大きさ
の周波数のサイン波を発生し、増幅部２２は、該発生さ
れたサイン波を適正水準に増幅してＰＣＢ２３に出力す
る。このとき、前記増幅部２２の出力電圧をＶ（ｔ）＝
Ｖｓ ｓｉｎ Ｗｔとすると、該電圧信号Ｖ（ｔ）はＰ
ＣＢ２３のＲＬＣ回路を通過しながらθだけ位相遅延さ
れるため、該ＰＣＢ２３からは電流信号Ｉ（ｔ）＝ｓｉ
ｎ（Ｗｔ＋θ）が出力される。
【０００８】次いで、該電流信号Ｉ（ｔ）＝ｓｉｎ（Ｗ
ｔ＋θ）は電流／電圧変換器２４で電圧信号Ｖ’（ｔ）
＝−Ｒｆ Ｉｍ ｓｉｎ（Ｗｔ＋θ）（Ｒｆは電流−電
圧変換抵抗）に変換され、積算器２５は前記増幅部２２
及び電流／電圧変換器２４の各出力電圧Ｖ（ｔ）、Ｖ’
（ｔ）を積算して出力する。
ｔ＋θ）は電流／電圧変換器２４で電圧信号Ｖ’（ｔ）
＝−Ｒｆ Ｉｍ ｓｉｎ（Ｗｔ＋θ）（Ｒｆは電流−電
圧変換抵抗）に変換され、積算器２５は前記増幅部２２
及び電流／電圧変換器２４の各出力電圧Ｖ（ｔ）、Ｖ’
（ｔ）を積算して出力する。
【０００９】即ち、前記積算器２５の出力信号は、V(t)
V'(t)=Vs sin Wt・-Rf Im sin(Wt+θ)=-1/2 {Rf Vs Im c
osθ+Rf Vs Im cos(2Wt+θ)}となり、該積算器２５の出
力信号は低域フィルター２６から交流成分が除去され直
流成分｜Ｖ（ｔ）Ｖ’（ｔ）｜＝１／２ Ｒｆ Ｖｓ
Ｉｍ ｃｏｓθのみが残るようになる。
V'(t)=Vs sin Wt・-Rf Im sin(Wt+θ)=-1/2 {Rf Vs Im c
osθ+Rf Vs Im cos(2Wt+θ)}となり、該積算器２５の出
力信号は低域フィルター２６から交流成分が除去され直
流成分｜Ｖ（ｔ）Ｖ’（ｔ）｜＝１／２ Ｒｆ Ｖｓ
Ｉｍ ｃｏｓθのみが残るようになる。
【００１０】よって、次の式により位相差（θ）が検出
される。
される。
【数１】
【００１１】次いで、該検出された位相差（θ）はＡ／
Ｄ変換器２８でディジタル信号に変換されＰＣ２９に供
給される。
Ｄ変換器２８でディジタル信号に変換されＰＣ２９に供
給される。
【００１２】且つ、ＲＭＳ計算部２７は前記増幅部２２
の出力信号Ｖ（ｔ）及び電流／電圧変換器２４の出力信
号Ｖ’（ｔ）から最大値を夫々測定してＶｓ及びＩｍを
計算し、Ｖｓ＝｜Ｚ｜Ｉｍ式からインピダンスの大きさ
を計算してＡ／Ｄ変換器２８を経てＰＣ２９に出力す
る。
の出力信号Ｖ（ｔ）及び電流／電圧変換器２４の出力信
号Ｖ’（ｔ）から最大値を夫々測定してＶｓ及びＩｍを
計算し、Ｖｓ＝｜Ｚ｜Ｉｍ式からインピダンスの大きさ
を計算してＡ／Ｄ変換器２８を経てＰＣ２９に出力す
る。
【００１３】従って、該ＰＣ２９は前記データを基準と
して近似式を作成し、抵抗Ｒ、コイルＬ、及びコンデン
サーＣの値を計算する。
して近似式を作成し、抵抗Ｒ、コイルＬ、及びコンデン
サーＣの値を計算する。
【００１４】
【発明が解決しようとする課題】然るに、このような従
来位相差検出方法においては、積算器から発生する誤差
と低域フィルターから発生する遅延時間とにより交流成
分が完全に除去されないため誤差の幅が増加し、ＲＬＣ
の組合によるレンジ（ｒａｎｇｅ）単位の近似式に従い
手動素子の値を測定するため、境界部分の正確な測定値
を検出することができないという不都合な点があった。
来位相差検出方法においては、積算器から発生する誤差
と低域フィルターから発生する遅延時間とにより交流成
分が完全に除去されないため誤差の幅が増加し、ＲＬＣ
の組合によるレンジ（ｒａｎｇｅ）単位の近似式に従い
手動素子の値を測定するため、境界部分の正確な測定値
を検出することができないという不都合な点があった。
【００１５】且つ、このような問題点は測定回数が増加
されるほど一層不正確な値に計算されるという不都合な
点があった。
されるほど一層不正確な値に計算されるという不都合な
点があった。
【００１６】本発明の目的は、ＰＣＢ入力信号及び応答
信号の最大値を夫々検出し、任意の時点で同期されたサ
ンプリングクロック信号を用いてＰＣＢの入力信号及び
応答信号の電圧値を夫々検出した後、該検出値を用いて
位相差を計算し得るＰＣＢの手動素子の分離測定回路を
提供しようとするものである。
信号の最大値を夫々検出し、任意の時点で同期されたサ
ンプリングクロック信号を用いてＰＣＢの入力信号及び
応答信号の電圧値を夫々検出した後、該検出値を用いて
位相差を計算し得るＰＣＢの手動素子の分離測定回路を
提供しようとするものである。
【００１７】
【課題を解決するための手段】このような本発明に係わ
るＰＣＢの手動素子の分離測定回路においては、使用者
により選択された周波数に従い所定大きさの周波数のサ
イン波を発生してＰＣＢに供給し、該サイン波に同期し
た任意の時点におけるサンプル／ホールドクロック信号
ＣＬＫｓｈを出力する信号入力部と、前記ＰＣＢの入力
信号Ｖｉｎ及び応答信号Ｖｏｕｔに対する各ピーク電圧
（Ｖｉｎ−ｍａｘ）（Ｖｏｕｔ−ｍａｘ）を測定し、前
記信号入力部から出力されたサンプル／ホールドクロッ
ク信号ＣＬＫｓｈに同期して任意の時点におけるＰＣＢ
の入力信号Ｖｉｎ及び応答信号Ｖｏｕｔの電圧値Ｖｉ
ｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）を夫々検出する応答信号
処理部と、該応答信号処理部から出力されたピーク電圧
（Ｖｉｎ−ｍａｘ）（Ｖｏｕｔ−ｍａｘ）及び任意の時
点から検出された電圧値Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’
（Ｔ）を夫々ディジタル変換してＰＣに供給する制御ロ
ジック部と、から構成されている。
るＰＣＢの手動素子の分離測定回路においては、使用者
により選択された周波数に従い所定大きさの周波数のサ
イン波を発生してＰＣＢに供給し、該サイン波に同期し
た任意の時点におけるサンプル／ホールドクロック信号
ＣＬＫｓｈを出力する信号入力部と、前記ＰＣＢの入力
信号Ｖｉｎ及び応答信号Ｖｏｕｔに対する各ピーク電圧
（Ｖｉｎ−ｍａｘ）（Ｖｏｕｔ−ｍａｘ）を測定し、前
記信号入力部から出力されたサンプル／ホールドクロッ
ク信号ＣＬＫｓｈに同期して任意の時点におけるＰＣＢ
の入力信号Ｖｉｎ及び応答信号Ｖｏｕｔの電圧値Ｖｉ
ｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）を夫々検出する応答信号
処理部と、該応答信号処理部から出力されたピーク電圧
（Ｖｉｎ−ｍａｘ）（Ｖｏｕｔ−ｍａｘ）及び任意の時
点から検出された電圧値Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’
（Ｔ）を夫々ディジタル変換してＰＣに供給する制御ロ
ジック部と、から構成されている。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態に対し
説明する。
説明する。
【００１９】本発明に係るＰＣＢの手動素子分離測定回
路においては、図１に示すように、使用者により選択さ
れた周波数に従い所定周波数のサイン波を発生してＰＣ
Ｂ２００に供給し、該サイン波に同期した任意の時点に
おけるサンプル／ホールドクロック信号ＣＬＫｓｈを供
給する信号入力部１００と、前記ＰＣＢ２００の入力信
号Ｖｉｎ及び応答信号Ｖｏｕｔに対するピーク電圧（Ｖ
ｉｎ−ｍａｘ）（Ｖｏｕｔ−ｍａｘ）をそれぞれ測定
し、前記信号入力部１００から出力されたサンプル／ホ
ールドクロック信号ＣＬＫｓｈに同期して任意の時点に
おけるＰＣＢ２００の入力信号Ｖｉｎ及び応答信号Ｖｏ
ｕｔの電圧値Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）を夫々
検出する応答信号処理部３００と、該応答信号処理部３
００から出力されたピーク電圧（Ｖｉｎ−ｍａｘ）（Ｖ
ｏｕｔ−ｍａｘ）及び任意の時点から検出された電圧値
Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）を夫々ディジタル変
換してＰＣ（図示されず）に供給する制御ロジック部４
００と、から構成されている。
路においては、図１に示すように、使用者により選択さ
れた周波数に従い所定周波数のサイン波を発生してＰＣ
Ｂ２００に供給し、該サイン波に同期した任意の時点に
おけるサンプル／ホールドクロック信号ＣＬＫｓｈを供
給する信号入力部１００と、前記ＰＣＢ２００の入力信
号Ｖｉｎ及び応答信号Ｖｏｕｔに対するピーク電圧（Ｖ
ｉｎ−ｍａｘ）（Ｖｏｕｔ−ｍａｘ）をそれぞれ測定
し、前記信号入力部１００から出力されたサンプル／ホ
ールドクロック信号ＣＬＫｓｈに同期して任意の時点に
おけるＰＣＢ２００の入力信号Ｖｉｎ及び応答信号Ｖｏ
ｕｔの電圧値Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）を夫々
検出する応答信号処理部３００と、該応答信号処理部３
００から出力されたピーク電圧（Ｖｉｎ−ｍａｘ）（Ｖ
ｏｕｔ−ｍａｘ）及び任意の時点から検出された電圧値
Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）を夫々ディジタル変
換してＰＣ（図示されず）に供給する制御ロジック部４
００と、から構成されている。
【００２０】且つ、前記信号入力部１００においては、
所定の周波数を選択する周波数選択器１０と、該周波数
選択器１０から選択された周波数に従い所定大きさの周
波数のサイン波を発生するサイン波発生器１１と、該サ
イン波発生器１１からサイン波を受けて任意の時点で該
サイン波に同期された矩形波信号を出力するクロック同
期部１２と、該クロック同期部１２から出力された矩形
波信号の幅及びホールド時点を調節してサンプル／ホー
ルドクロック信号ＣＬＫｓｈを出力するサンプル／ホー
ルド制御器１３と、前記サイン波発生器１１から出力さ
れたサイン波を増幅してＰＣＢ２００及び応答信号処理
部３００に夫々出力する増幅部１４と、を備えている。
所定の周波数を選択する周波数選択器１０と、該周波数
選択器１０から選択された周波数に従い所定大きさの周
波数のサイン波を発生するサイン波発生器１１と、該サ
イン波発生器１１からサイン波を受けて任意の時点で該
サイン波に同期された矩形波信号を出力するクロック同
期部１２と、該クロック同期部１２から出力された矩形
波信号の幅及びホールド時点を調節してサンプル／ホー
ルドクロック信号ＣＬＫｓｈを出力するサンプル／ホー
ルド制御器１３と、前記サイン波発生器１１から出力さ
れたサイン波を増幅してＰＣＢ２００及び応答信号処理
部３００に夫々出力する増幅部１４と、を備えている。
【００２１】又、前記応答信号処理部３００において
は、ＰＣＢ２００から遅延して出力された応答信号Ｉを
電圧信号Ｖに転換する電流／電圧変換器３０と、該電流
／電圧変換器３０の電圧信号Ｖを適正レベルに増幅して
応答信号Ｖｏｕｔを出力する応答信号増幅部３１と、前
記増幅部１４から出力されＰＣＢ２００に入力する入力
信号Ｖｓを増幅して入力信号Ｖｉｎを出力する入力信号
増幅部３２と、前記応答信号増幅部３１の出力信号及び
入力信号増幅部３２の出力信号を受けてピーク電圧Ｖｉ
ｎ−ｍａｘ、Ｖｏｕｔ−ｍａｘを測定するピーク値検出
器３３と、前記サンプル／ホールドクロック制御器１３
から出力されたサンプル／ホールドクロック信号ＣＬＫ
ｓｈに同期し任意の時点における応答信号増幅部３１の
出力信号及び入力信号増幅部３２の出力信号により電圧
値Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）を夫々計算するサ
ンプル／ホールド部３４と、を備えている。
は、ＰＣＢ２００から遅延して出力された応答信号Ｉを
電圧信号Ｖに転換する電流／電圧変換器３０と、該電流
／電圧変換器３０の電圧信号Ｖを適正レベルに増幅して
応答信号Ｖｏｕｔを出力する応答信号増幅部３１と、前
記増幅部１４から出力されＰＣＢ２００に入力する入力
信号Ｖｓを増幅して入力信号Ｖｉｎを出力する入力信号
増幅部３２と、前記応答信号増幅部３１の出力信号及び
入力信号増幅部３２の出力信号を受けてピーク電圧Ｖｉ
ｎ−ｍａｘ、Ｖｏｕｔ−ｍａｘを測定するピーク値検出
器３３と、前記サンプル／ホールドクロック制御器１３
から出力されたサンプル／ホールドクロック信号ＣＬＫ
ｓｈに同期し任意の時点における応答信号増幅部３１の
出力信号及び入力信号増幅部３２の出力信号により電圧
値Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）を夫々計算するサ
ンプル／ホールド部３４と、を備えている。
【００２２】更に、前記制御ロジック部４００において
は、前記ピーク値検出器３３から出力されたピーク電圧
Ｖｉｎ−ｍａｘ、Ｖｏｕｔ−ｍａｘ及びサンプル／ホー
ルド部３４から出力された電圧値Ｖｉｎ’（Ｔ）、Ｖｏ
ｕｔ’（Ｔ）を夫々受けてディジタル変換するＡ／Ｄ変
換器４０と、該Ａ／Ｄ変換器４０の出力信号をＰＣ（図
示されず）に供給すると共に制御信号を出力するＰＣイ
ンターフェース部４１と、該ＰＣインターフェース部４
１の制御によりＡ／Ｄ変換スタート信号及び終了状態信
号をＡ／Ｄ変換器４０に出力するデータ制御器４２と、
前記ＰＣインターフェース部４１の制御により各種のア
ナログスイッチ及びリレーを制御する命令制御器４３
と、を備えている。
は、前記ピーク値検出器３３から出力されたピーク電圧
Ｖｉｎ−ｍａｘ、Ｖｏｕｔ−ｍａｘ及びサンプル／ホー
ルド部３４から出力された電圧値Ｖｉｎ’（Ｔ）、Ｖｏ
ｕｔ’（Ｔ）を夫々受けてディジタル変換するＡ／Ｄ変
換器４０と、該Ａ／Ｄ変換器４０の出力信号をＰＣ（図
示されず）に供給すると共に制御信号を出力するＰＣイ
ンターフェース部４１と、該ＰＣインターフェース部４
１の制御によりＡ／Ｄ変換スタート信号及び終了状態信
号をＡ／Ｄ変換器４０に出力するデータ制御器４２と、
前記ＰＣインターフェース部４１の制御により各種のア
ナログスイッチ及びリレーを制御する命令制御器４３
と、を備えている。
【００２３】このように構成された本発明の動作に対し
説明する。
説明する。
【００２４】先ず、使用者が周波数選択器１０を通して
適当な周波数を選択すると、サイン波発生器１１は所定
大きさの周波数のサイン波を発生し、増幅部１４は該サ
イン波を受けて適正水準に増幅しＰＣＢ２００及び応答
信号処理部３００に入力信号Ｖｓとして夫々出力する。
適当な周波数を選択すると、サイン波発生器１１は所定
大きさの周波数のサイン波を発生し、増幅部１４は該サ
イン波を受けて適正水準に増幅しＰＣＢ２００及び応答
信号処理部３００に入力信号Ｖｓとして夫々出力する。
【００２５】且つ、クロック同期部１２は前記サイン波
発生器１１から出力されたサイン波を受けてサイン波信
号に同期された矩形波信号を出力し、サンプル／ホール
ドクロック制御器１３は該矩形波信号の幅及びホールド
時点を調整してサンプル／ホールドクロック信号ＣＬＫ
ｓｈをサンプル／ホールド部３４に出力する。
発生器１１から出力されたサイン波を受けてサイン波信
号に同期された矩形波信号を出力し、サンプル／ホール
ドクロック制御器１３は該矩形波信号の幅及びホールド
時点を調整してサンプル／ホールドクロック信号ＣＬＫ
ｓｈをサンプル／ホールド部３４に出力する。
【００２６】このとき、増幅部１４から出力された入力
信号ＶｓはＶｓ＝Ｖｓｍ ｓｉｎＷｔに表現され、ＰＣ
Ｂ２００内のＲＬＣ回路の出力ＺはＺ＝｜Ｚ｜∠（θ）
のように位相差（θ）及びインピダンスの大きさ｜Ｚ｜
に表現される。
信号ＶｓはＶｓ＝Ｖｓｍ ｓｉｎＷｔに表現され、ＰＣ
Ｂ２００内のＲＬＣ回路の出力ＺはＺ＝｜Ｚ｜∠（θ）
のように位相差（θ）及びインピダンスの大きさ｜Ｚ｜
に表現される。
【００２７】従って、入力信号Ｖｓに対するＰＣＢ２０
０の応答特性を式にて表現すると次のようになる。 ＰＣＢ内部 Vs=Vsm sin Wt ・・・Z(R,L,C)・・・I=Im sin(Wt+θ)
０の応答特性を式にて表現すると次のようになる。 ＰＣＢ内部 Vs=Vsm sin Wt ・・・Z(R,L,C)・・・I=Im sin(Wt+θ)
【００２８】この場合、振幅Ｖｓｍの大きさはＰＣＢ２
００内の他のダイオードがターンオンされることを防止
するため、０．２Ｖ以下の電圧を使用する。
００内の他のダイオードがターンオンされることを防止
するため、０．２Ｖ以下の電圧を使用する。
【００２９】又、ＰＣＢ２００から出力された電流信号
Ｉ＝Ｉｍ ｓｉｎ（Ｗｔ＋θ）は応答信号処理部３００
の電流／電圧変換器３０を通って電圧信号Ｖに変換さ
れ、次のように表現される。 V=-Rf Im sin(Wt+θ) ・・・（１） （Ｒｆは電流−電圧変換抵抗）
Ｉ＝Ｉｍ ｓｉｎ（Ｗｔ＋θ）は応答信号処理部３００
の電流／電圧変換器３０を通って電圧信号Ｖに変換さ
れ、次のように表現される。 V=-Rf Im sin(Wt+θ) ・・・（１） （Ｒｆは電流−電圧変換抵抗）
【００３０】次いで、応答信号増幅部３１は前記電流／
電圧変換器３０で変換された電圧信号ＶをＭ倍に増幅し
てピーク値検出器３３及びサンプル／ホールド部３４に
夫々応答信号Ｖｏｕｔとして出力し、入力信号増幅部３
２は前記増幅部１４から出力された入力信号Ｖｓをｍ倍
増幅してピーク値検出器３３及びサンプル／ホールド部
３４に増幅信号Ｖｉｎとして夫々出力し、この場合の式
は次のようになる。 Vout=M Rf Im sin(Wt+θ) ・・・（２） Vin =m Vsm sinWt ・・・（３）
電圧変換器３０で変換された電圧信号ＶをＭ倍に増幅し
てピーク値検出器３３及びサンプル／ホールド部３４に
夫々応答信号Ｖｏｕｔとして出力し、入力信号増幅部３
２は前記増幅部１４から出力された入力信号Ｖｓをｍ倍
増幅してピーク値検出器３３及びサンプル／ホールド部
３４に増幅信号Ｖｉｎとして夫々出力し、この場合の式
は次のようになる。 Vout=M Rf Im sin(Wt+θ) ・・・（２） Vin =m Vsm sinWt ・・・（３）
【００３１】よって、ピーク値検出器３３は前記応答信
号増幅部３１及び入力信号増幅部３２の出力を受けて増
幅信号Ｖｉｎ及び応答信号Ｖｏｕｔのピーク値Ｖｉｎ−
ｍａｘ、Ｖｏｕｔ−ｍａｘを夫々検出する。このとき、
前記式（２）（３）のＭ Ｒｆ Ｉｍをピーク値Ｖｏｕ
ｔ−ｍａｘに置換し、ｍ Ｖｓｍをピーク値Ｖｉｎ−ｍ
ａｘに夫々置換すると、図２に示したようになり、次の
式にて表示される。 Vin(t)=Vin-max sinWt ・・・（４） Vout(t)=Vout-max sin(Wt+θ) ・・・（５）
号増幅部３１及び入力信号増幅部３２の出力を受けて増
幅信号Ｖｉｎ及び応答信号Ｖｏｕｔのピーク値Ｖｉｎ−
ｍａｘ、Ｖｏｕｔ−ｍａｘを夫々検出する。このとき、
前記式（２）（３）のＭ Ｒｆ Ｉｍをピーク値Ｖｏｕ
ｔ−ｍａｘに置換し、ｍ Ｖｓｍをピーク値Ｖｉｎ−ｍ
ａｘに夫々置換すると、図２に示したようになり、次の
式にて表示される。 Vin(t)=Vin-max sinWt ・・・（４） Vout(t)=Vout-max sin(Wt+θ) ・・・（５）
【００３２】又、それら式（４）（５）を前記サンプル
／ホールドクロック制御器１３から出力されたサンプル
／ホールドクロック信号ＣＬＫｓｈに従い任意の時間ｔ
＝Ｔでサンプル／ホールドすると、入力電圧Ｖｉｎ’
（Ｔ）及び応答電圧Ｖｏｕｔ’（Ｔ）は次のように計算
される。 Vin'(T)=Vin-max sinWT ・・・（６） Vout'(T)=Vout-max sin(WT+ θ) ・・・（７） このとき、サンプル／ホールドした時点ＷＴは次の式に
より決定される。
／ホールドクロック制御器１３から出力されたサンプル
／ホールドクロック信号ＣＬＫｓｈに従い任意の時間ｔ
＝Ｔでサンプル／ホールドすると、入力電圧Ｖｉｎ’
（Ｔ）及び応答電圧Ｖｏｕｔ’（Ｔ）は次のように計算
される。 Vin'(T)=Vin-max sinWT ・・・（６） Vout'(T)=Vout-max sin(WT+ θ) ・・・（７） このとき、サンプル／ホールドした時点ＷＴは次の式に
より決定される。
【数２】
【００３３】更に、前記式（７）を他の形態に表現する
と、
と、
【数３】 となり、式（９）に前記式（８）を代入すると、
【数４】 となる。
【００３４】よって、ＰＣＢ２００の入力信号Ｖｉｎに
対する応答信号Ｖｏｕｔの位相差θを求めることができ
る。
対する応答信号Ｖｏｕｔの位相差θを求めることができ
る。
【００３５】そして、前記増幅部１４から出力された入
力信号はＶｓ＝Ｖｓｍ ｓｉｎ Ｗｔ＝Ｚ Ｉｍ ｓｉ
ｎ（Ｗｔ＋θ）に表現されるため、Ｖｓｍ＝｜Ｚ｜Ｉｍ
からインピダンスの大きさ｜Ｚ｜を求めることができ
る。
力信号はＶｓ＝Ｖｓｍ ｓｉｎ Ｗｔ＝Ｚ Ｉｍ ｓｉ
ｎ（Ｗｔ＋θ）に表現されるため、Ｖｓｍ＝｜Ｚ｜Ｉｍ
からインピダンスの大きさ｜Ｚ｜を求めることができ
る。
【００３６】このとき、Ｖｓｍ及びＩｍは
【数５】 式により決定される。
【００３７】従って、ＰＣＢ２００の入力信号Ｖｉｎ及
び応答信号Ｖｏｕｔの最大値Ｖｉｎ−ｍａｘ、Ｖｏｕｔ
−ｍａｘと、任意の時点（ｔ＝Ｔ）におけるＰＣＢ２０
０の入力信号Ｖｉｎ及び応答信号Ｖｏｕｔの電圧値Ｖｉ
ｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）とに基づいて位相差θ及
びインピダンスの大きさ｜Ｚ｜を計算することができる
ため、ＰＣＢ２００に内装されたＲ、Ｌ、Ｃ直列回路又
は並列回路から各素子の実際値を検出し得るようにな
る。
び応答信号Ｖｏｕｔの最大値Ｖｉｎ−ｍａｘ、Ｖｏｕｔ
−ｍａｘと、任意の時点（ｔ＝Ｔ）におけるＰＣＢ２０
０の入力信号Ｖｉｎ及び応答信号Ｖｏｕｔの電圧値Ｖｉ
ｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）とに基づいて位相差θ及
びインピダンスの大きさ｜Ｚ｜を計算することができる
ため、ＰＣＢ２００に内装されたＲ、Ｌ、Ｃ直列回路又
は並列回路から各素子の実際値を検出し得るようにな
る。
【００３８】例えば、
【数６】 のような式になる。
【００３９】
【発明の効果】以上説明したように本発明に係るＰＣＢ
の手動素子分離測定回路においては、ＰＣＢの入力信号
及び応答信号の最大値を検出し、任意の時点で同期され
たサンプリングクロック信号を用いて前記ＰＣＢの入力
信号と応答信号との電圧値を検出した後、それらを用い
て位相差を計算するようになっているため、手動素子の
実際値を正確且つ迅速に検出し得るという効果がある。
の手動素子分離測定回路においては、ＰＣＢの入力信号
及び応答信号の最大値を検出し、任意の時点で同期され
たサンプリングクロック信号を用いて前記ＰＣＢの入力
信号と応答信号との電圧値を検出した後、それらを用い
て位相差を計算するようになっているため、手動素子の
実際値を正確且つ迅速に検出し得るという効果がある。
【図１】本発明に係るＰＣＢ手動素子分離測定回路のブ
ロック図である。
ロック図である。
【図２】本発明に係るＰＣＢの入力信号及び応答信号
と、任意の時点におけるＰＣＢの入力信号及び応答信号
との電圧値を示した波形図である。
と、任意の時点におけるＰＣＢの入力信号及び応答信号
との電圧値を示した波形図である。
【図３】従来位相差検出回路のブロック図である。
１０ 周波数選択器 １１ サイン波発生器 １２ クロック同期部 １３ サンプル／ホールド制御器 １４ 増幅部 ３０ 電流／電圧変換器 ３１ 応答信号増幅部 ３２ 入力信号増幅部 ３３ ピーク検出器 ３４ サンプル／ホールド部 ４０ Ａ／Ｄ変換器 ４１ ＰＣインターフェース部 ４２ データ制御器 ４３ 命令制御器 １００ 信号入力部 ２００ ＰＣＢ ３００ 応答信号処理部 ４００ 制御ロジック部 ＣＬＫｓｈ サンプル／ホールドクロック信号 Ｖｉｎ 入力信号 Ｖｏｕｔ 応答信号 Ｖｓ 入力信号 Ｖｉｎ 増幅信号
Claims (4)
- 【請求項１】 使用者により選択された周波数に従い所
定大きさの周波数のサイン波を発生してＰＣＢ（２０
０）に供給し、該サイン波に同期した任意の時点におけ
るサンプル／ホールドクロック信号（ＣＬＫｓｈ）を出
力する信号入力部（１００）と、 前記ＰＣＢ（２００）の入力信号（Ｖｉｎ）及び応答信
号（Ｖｏｕｔ）に対するピーク電圧（Ｖｉｎ−ｍａｘ）
（Ｖｏｕｔ−ｍａｘ）を夫々測定し、前記信号入力部
（１００）から出力されたサンプル／ホールドクロック
信号（ＣＬＫｓｈ）に同期して任意の時点におけるＰＣ
Ｂ（２００）の入力信号（Ｖｉｎ）及び応答信号（Ｖｏ
ｕｔ）の電圧値Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’（Ｔ）を夫
々検出する応答信号処理部（３００）と、 該応答信号処理部（３００）から出力されたピーク電圧
（Ｖｉｎ−ｍａｘ）（Ｖｏｕｔ−ｍａｘ）及び任意の時
点から検出された電圧値Ｖｉｎ’（Ｔ）、Ｖｏｕｔ’
（Ｔ）を夫々ディジタル変換してＰＣに供給する制御ロ
ジック部（４００）と、を備えて構成されたことを特徴
とするＰＣＢの手動素子分離測定回路。 - 【請求項２】 前記信号入力部（１００）は、所定の周
波数を選択する周波数選択器（１０）と、該周波数選択
器（１０）から選択された周波数に従い所定大きさの周
波数のサイン波を発生するサイン波発生器（１１）と、
該サイン波発生器（１１）からサイン波を受けて任意の
時点で該サイン波に同期された矩形波信号を出力するク
ロック同期部（１２）と、該クロック同期部（１２）か
ら出力された矩形波信号の幅及びホールド時点を調節し
てサンプル／ホールドクロック信号（ＣＬＫｓｈ）を出
力するサンプル／ホールド制御器（１３）と、前記サイ
ン波発生器（１１）から出力されたサイン波を増幅して
ＰＣＢ（２００）及び応答信号処理部（３００）に夫々
出力する増幅部（１４）と、を備えた請求項１記載のＰ
ＣＢの手動素子の分離測定回路。 - 【請求項３】 前記応答信号処理部（３００）は、ＰＣ
Ｂ（２００）から遅延出力された応答信号（Ｉ）を電圧
信号（Ｖ）に転換する電流／電圧変換器（３０）と、該
電流／電圧変換器（３０）の電圧信号（Ｖ）を適正レベ
ルに増幅して応答信号（Ｖｏｕｔ）を出力する応答信号
増幅部（３１）と、前記増幅部（１４）から出力されＰ
ＣＢ（２００）に入力する入力信号（Ｖｓ）を増幅して
増幅信号（Ｖｉｎ）を出力する入力信号増幅部（３２）
と、前記応答信号増幅部（３１）の出力信号及び入力信
号増幅部（３２）の出力信号を受けてピーク電圧（Ｖｉ
ｎ−ｍａｘ）（Ｖｏｕｔ−ｍａｘ）を測定するピーク値
検出器（３３）と、前記サンプル／ホールドクロック制
御器（１３）から出力されたサンプル／ホールドクロッ
ク信号（ＣＬＫｓｈ）に同期して任意の時点における応
答信号増幅部（３１）の出力信号及び入力信号増幅部
（３２）の出力信号から電圧値Ｖｉｎ’（Ｔ）、Ｖｏｕ
ｔ’（Ｔ）を計算するサンプル／ホールド部（３４）
と、を備えた請求項１記載のＰＣＢの手動分離測定回
路。 - 【請求項４】 前記制御ロジック部（４００）は、前記
ピーク値検出器（３３）から出力されたピーク電圧Ｖｉ
ｎ−ｍａｘ、Ｖｏｕｔ−ｍａｘ及びサンプル／ホールド
部（３４）から出力された電圧値Ｖｉｎ’（Ｔ）、Ｖｏ
ｕｔ’（Ｔ）を受けてディジタル変換するＡ／Ｄ変換器
（４０）と、該Ａ／Ｄ変換器（４０）の出力信号をＰＣ
に供給すると共に制御信号を出力するＰＣインターフェ
ース部（４１）と、該ＰＣインターフェース部（４１）
の制御によりＡ／Ｄ変換スタート信号及び終了状態信号
をＡ／Ｄ変換器（４０）に出力するデータ制御器（４
２）と、前記ＰＣインターフェース部（４１）の制御に
より各種アナログスイッチ及びリレーを制御する命令制
御器（４３）と、を備えた請求項１記載のＰＣＢの手動
素子の分離測定回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR32106/1995 | 1995-09-27 | ||
| KR1019950032106A KR0157943B1 (ko) | 1995-09-27 | 1995-09-27 | 피씨비내의 수동소자 분리 측정회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09166631A true JPH09166631A (ja) | 1997-06-24 |
| JP2962244B2 JP2962244B2 (ja) | 1999-10-12 |
Family
ID=19427992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8273938A Expired - Fee Related JP2962244B2 (ja) | 1995-09-27 | 1996-09-26 | Ｐｃｂの受動素子分離測定回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2962244B2 (ja) |
| KR (1) | KR0157943B1 (ja) |
| CN (1) | CN1105920C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007506091A (ja) * | 2003-09-17 | 2007-03-15 | アナログ ディヴァイスィズ インク | 複素インピーダンス素子のインピーダンスの特性を決定してそのインピーダンスの特性付けを容易にするための測定回路および方法 |
| JP2011085462A (ja) * | 2009-10-15 | 2011-04-28 | Hioki Ee Corp | 四端子抵抗測定装置 |
| US9287837B2 (en) | 2009-08-26 | 2016-03-15 | Panasonic Intellectual Property Management Co., Ltd. | Sensor device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476740B1 (ko) * | 2001-06-09 | 2005-03-16 | 고윤석 | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 |
| CN101226222B (zh) * | 2008-02-02 | 2013-03-20 | 上海盈龙电子科技有限公司 | Pcb多功能测试系统及实现方法 |
| KR101112621B1 (ko) * | 2010-03-05 | 2012-02-16 | 삼성전기주식회사 | 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법 |
| CN103190907B (zh) * | 2013-04-17 | 2015-02-18 | 深圳大学 | 基于电阻抗分析的声带检测装置和信号检测方法 |
| CN108362993B (zh) * | 2018-01-20 | 2020-08-18 | 江苏本川智能电路科技股份有限公司 | 一种用于多层线圈板的测量装置及其测量方法 |
-
1995
- 1995-09-27 KR KR1019950032106A patent/KR0157943B1/ko not_active Expired - Lifetime
-
1996
- 1996-09-26 JP JP8273938A patent/JP2962244B2/ja not_active Expired - Fee Related
- 1996-09-27 CN CN96122717A patent/CN1105920C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007506091A (ja) * | 2003-09-17 | 2007-03-15 | アナログ ディヴァイスィズ インク | 複素インピーダンス素子のインピーダンスの特性を決定してそのインピーダンスの特性付けを容易にするための測定回路および方法 |
| US9287837B2 (en) | 2009-08-26 | 2016-03-15 | Panasonic Intellectual Property Management Co., Ltd. | Sensor device |
| JP2011085462A (ja) * | 2009-10-15 | 2011-04-28 | Hioki Ee Corp | 四端子抵抗測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970016592A (ko) | 1997-04-28 |
| CN1155082A (zh) | 1997-07-23 |
| JP2962244B2 (ja) | 1999-10-12 |
| KR0157943B1 (ko) | 1999-03-20 |
| CN1105920C (zh) | 2003-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962244B2 (ja) | Ｐｃｂの受動素子分離測定回路 | |
| JP5300174B2 (ja) | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス | |
| JP2004177228A (ja) | 電流計測装置 | |
| CN100462725C (zh) | 用于计量电功率的计量仪 | |
| JP2007033286A (ja) | インピーダンス測定方法およびインピーダンス測定器 | |
| EP0423987A2 (en) | Apparatus and method for extracting the RMS value from a signal | |
| JP2000292463A (ja) | 電流測定装置 | |
| JP7244403B2 (ja) | 校正方法及び導出システム | |
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| JP4227756B2 (ja) | 平滑用コンデンサの特性測定装置 | |
| JP2017203726A (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
| KR101207665B1 (ko) | 리플전압 측정방법, 리플전압 측정회로 및 이를 구비하는측정장치 | |
| JP2010025557A (ja) | 抵抗測定装置 | |
| JPH1010163A (ja) | 実効値電圧測定装置 | |
| JP3211020B2 (ja) | 変位検出装置 | |
| JPH07270383A (ja) | 渦流探傷装置 | |
| KR100316944B1 (ko) | 임피던스 모드 측정장치 및 방법 | |
| KR940009817B1 (ko) | 멀티플라이어를 이용한 r-c 또는 r-l 병렬회로의 분리측정장치 | |
| KR0129475B1 (ko) | 아날로그/디지탈 변환기의 전원 노이즈 제거회로 | |
| JPH08182180A (ja) | 積分判定回路とそれを利用した抵抗成分漏電検知回路 | |
| JP2010107264A (ja) | 抵抗測定装置 | |
| JPH05160730A (ja) | 半導体テスト装置 | |
| JP2737442B2 (ja) | 接続検査装置 | |
| JPH073352Y2 (ja) | 波形制御機能を有する交流電圧源を備えた測定装置 | |
| JP2003254999A (ja) | 交流電流測定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990706 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |