JPH09167143A - メッセージ受信制御方式 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】メモリ管理オーバーヘッドを最小にして、メモ
リを有効に利用する。 【解決手段】並列プロセッサは、命令処理装置ＩＰと主
記憶ＭＳから構成される複数のノードＮＤがネットワー
クにより接続され、それぞれのノードにおいて、オペレ
ーティングシステムの制御下でプロセスが実行され、ノ
ード間でネットワークを介してプロセス間通信を行い、
メッセージを受信する。受信バッファは、主記憶ＭＳ上
に常駐し、ノードで実行されるプロセスが使用する仮想
空間上に、論理アドレス上も実アドレス上も連続でない
プールページにより構成され、受信バッファ制御情報
は、主記憶ＭＳ上に配置され、受信バッファを管理す
る。メッセージを受信するノードは、受信するメッセー
ジに含まれる通信制御情報と、受信バッファ制御情報を
用いて、メッセージを受信する受信バッファＰＯＯＬ上
の実アドレスを求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メッセージ受信制
御方式に係り、特に、並列プロセッサのメッセージ転送
の際に好適なメッセージ受信制御方式に関する。

【０００２】

【従来の技術】従来、複数のプロセッサから構成される
ノードを複数用いて構成される並列プロセッサのプロセ
ス間通信において、送信ノードは、ユーザー空間からカ
ーネル空間へのデータコピー行い、受信ノードは、カー
ネル空間からユーザー空間へのデータコピーを行ってい
た。このプロセス間通信方式では、メッセージ転送に
は、常にオペレーティングシステム（ＯＳ）が介入する
必要があり、バッファコピーのオーバーヘッドが発生し
ていた。このオーバーヘッドの問題を解決する方式とし
ては、例えば、特開平６−１９８５６号公報に記載され
ているようなリモートメモリ直接転送方式が知られてい
る。この通信方式は、ＯＳが、実アドレス連続な通信領
域をメモリに常駐させることによって、送信プロセスと
受信先プロセスの通信領域間で直接データ転送を可能
し、バッファコピーのオーバーヘッドを取り除くように
している。

【０００３】

【発明が解決しようとする課題】リモートメモリ転送方
式は、大規模数値計算用のアプリケーションなど、それ
ぞれのノード内プロセスが同期して、１度に大量のデー
タを効率よく転送する場合に最適化なものである。しか
しながら、一般のアプリケーションは、非同期な通信方
式を必要とするため、通信ライブラリ（メッセージ・パ
ッシングを実現するライブラリ）で送受信バッファを構
成し、このバッファ間でリモートメモリ転送方式を用い
ることになる。

【０００４】通信ライブラリが提供するバッファ間で、
この転送方式を採用した場合には、送受信バッファは、
ページ固定した実アドレス連続領域でなければならない
ため、複数のプロセスが、数キロ程度のメッセージを大
量に転送する場合には、受信側プロセスは、ページ固定
した実アドレス連続領域を大量に生成しなければなら
ず、メモリ管理オーバーヘッド（メモリコンパクション
等）が発生し、システム性能の低下を招く恐れがあると
いう問題がある。

【０００５】本発明の目的は、オペレーティングシステ
ムが介入しない、送信プロセスと受信先プロセス間のデ
ータ転送方式において、特に、複数のプロセスが、数キ
ロバイト以下のメッセージを大量に転送する通信におい
ても、受信側プロセスのメモリ管理オーバーヘッドを最
小にして、メモリを有効に利用し得るメッセージ受信制
御方式を提供するにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、プロセッサと主記憶から構成される複数
のノードを、ネットワークにより接続し、それぞれの上
記ノードにおいて、オペレーティングシステムの制御下
でプロセスが実行され、上記ノード間で上記ネットワー
クを介してプロセス間通信を行い、メッセージを受信す
る並列プロセッサにおけるメッセージ受信制御方式にお
いて、上記主記憶上に常駐し、上記ノードで実行される
プロセスが使用する仮想空間上に、論理アドレス上も実
アドレス上も連続でないプールページにより構成される
受信バッファと、上記主記憶上に配置され、上記受信バ
ッファを管理する受信バッファ制御情報とを有し、上記
メッセージを受信する上記ノードは、受信する上記メッ
セージに含まれる通信制御情報と、上記受信バッファ制
御情報を用いて、メッセージを受信する上記受信バッフ
ァ上の実アドレスを求めるようにしたものである。

【０００７】上記メッセージ受信制御方式において、好
ましくは、さらに、上記主記憶上に配置され、上記受信
バッファ上のアドレスとデータサイズを、メッセージ受
信後に求めることが可能な情報を記載する受信制御ワー
ドを有し、この受信制御ワードは、チェインして用意さ
れ、上記受信制御ワードは、チェインすべき次の受信制
御ワードのアドレスを有するようにしたものである。

【０００８】上記メッセージ受信制御方式において、好
ましくは、上記受信バッファは、論理アドレスページ番
号及び実アドレスページ番号とは独立したプールページ
番号とページ内オフセットによってアドレス付けされ、
上記受信バッファ制御情報は、上記プールページ番号を
用いて上記受信バッファを制御するプールページ制御ワ
ードと、プールページ番号と実アドレスページ番号の対
応を示すプールページ番号変換テーブルから構成され、
上記メッセージを受信する上記ノードは、上記メッセー
ジを受信すると、上記プールページ制御ワードから上記
プールページ番号と上記ページ内オフセットを求め、更
に、上記プールページ制御ワードから求められたプール
ページ番号と上記受信メッセージに含まれる上記通信制
御情報に基づいて、上記プールページ番号変換テーブル
のエントリアドレスを計算して、実アドレスページ番号
を求め、この実アドレスページ番号と上記ページ内オフ
セットからメッセージを受信する受信バッファ上の実ア
ドレスを求めるようにしたものである。

【０００９】上記メッセージ受信制御方式において、好
ましくは、上記プールページ制御ワードは、チェインし
ている第１番目の受信制御ワードのアドレス値を保持
し、メッセージ受信時には、プールページ制御ワードか
ら第１番目の受信制御ワードのアドレスを求め、メッセ
ージを転送したプールページページ番号とページ内オフ
セットをこの受信制御ワードに記録し、記録を完了する
と、上記プールページ制御ワード内のポインタを、チェ
インした第２番目の受信制御ワードのアドレスに変更す
るようにしたものである。

【００１０】上記メッセージ受信制御方式において、好
ましくは、受信側プロセスは、メッセージの受信が完了
すると、上記受信制御ワードに記録されているプールペ
ージ番号，ページ内オフセット及びデータサイズを読み
出し、上記プールページ番号変換テーブルを用いて、プ
ールページ番号を実アドレスページ番号に変換し、この
実アドレスページ番号と上記ページ内オフセットからユ
ーザーの受信領域の先頭アドレスをもとめ、上記受信制
御ワード内のデータサイズ分のデータを読み出して、ユ
ーザーの受信領域に転送するようにしたものである。

【００１１】上記メッセージ受信制御方式において、好
ましくは、上記主記憶とシステムバスを介して接続さ
れ、上記ネットワークからメッセージを一旦受信するネ
ットワークアダプタを有し、このネットワークアダプタ
は、上記プールページ番号と上記受信メッセージの通信
制御情報をキーにして、実アドレスページ番号を出力す
る連想メモリを有し、メッセージ受信時には、上記連想
メモリを用いて、上記プールページ番号に対応する実ア
ドレス番号を求め、上記連想メモリ上に該当するプール
ページ番号が登録されていない場合には、上記主記憶上
の上記プールページ番号変換テーブルを用いて、上記実
アドレスページ番号を求めるとともに、プールページ番
号と求めた実アドレスページ番号を上記連想メモリに登
録するようにしたものである。

【００１２】上記メッセージ受信制御方式において、好
ましくは、上記各ノードは、論理的通信路の端点にポー
ト識別子を有することにより、通信路を一意的とし、上
記各ノードは、上記受信バッファ制御情報と受信制御ワ
ードを上記識別子毎に保持し、メッセージ受信時には、
このメッセージ上の送信先ポート識別子と上記受信バッ
ファ制御情報のプールページ番号に基づいて、上記プー
ルページ番号変換テーブルのエントリアドレスを計算し
て、実アドレスページ番号を求め、この実アドレスペー
ジ番号とページ内オフセットからメッセージを受信する
受信バッファ上の実アドレスを求めるようにしたもので
ある。

【００１３】上記メッセージ受信制御方式において、好
ましくは、上記メッセージ上の上記送信先ポート識別子
と上記プールページ番号を引数として、ハッシュ関数に
より上記プールページ番号変換テーブルのエントリアド
レスを求めるようにしたものである。

【００１４】

【発明の実施の形態】以下、本発明の一実施の形態によ
るメッセージ受信制御方式について、図１乃至図１０を
用いて説明する。

【００１５】図１は、本発明の一実施の形態によるメッ
セージ受信制御方式を適用する並列プロセッサのシステ
ム構成図である。

【００１６】ｎ＋１個のノードＮＤ−０，…，ＮＤ−ｎ
は、ネットワークＮＷを介して結合されている。ノード
ＮＤ−０は、命令処理装置ＩＰ−０，主記憶装置ＭＳ−
０を制御する主記憶制御装置主記憶制御装置ＳＣＵ−
０，入出力装置ＩＯＰ−０，及びネットワークアダプタ
装置ＡＤＰ−０から構成されている。命令処理装置ＩＰ
−０及び主記憶制御装置主記憶制御装置ＳＣＵ−０は、
プロッセサバスＰＢＵＳ−０により結合されている。主
記憶制御装置主記憶制御装置ＳＣＵ−０，入出力装置Ｉ
ＯＰ−０，及びネットワークアダプタ装置ＡＤＰ−０
は、システムバスＳＢＵＳ−０により結合されている。
ネットワークアダプタ装置ＡＤＰ−０は、送出信号線５
００−０からネットワークＮＷを介して、他のノードＮ
Ｄにメッセージを転送する。また、他のノードＮＤから
のメッセージは、ネットワークＮＷを介して受信信号線
６００−０からネットワークアダプタ装置ＡＤＰ−０に
て受信する。

【００１７】他のノードＮＤも同一の構成であり、例え
ば、ノードＮＤ−ｎは、命令処理装置ＩＰ−ｎ，主記憶
装置ＭＳ−ｎを制御する主記憶制御装置ＳＣＵ−ｎ，入
出力装置ＩＯＰ−ｎ，及びネットワークアダプタ装置Ａ
ＤＰ−ｎから構成されている。命令処理装置ＩＰ−ｎ及
び主記憶制御装置ＳＣＵ−ｎは、プロッセサバスＰＢＵ
Ｓ−ｎにより結合されている。主記憶制御装置ＳＣＵ−
ｎ，入出力装置ＩＯＰ−ｎ，及びネットワークアダプタ
装置ＡＤＰ−ｎは、システムバスＳＢＵＳ−ｎにより結
合されている。

【００１８】各ノードＮＤには、ユーザ空間上で動作す
る通信ライブラリが存在する。ユーザプロセスは、通信
ライブラリの関数を呼び出し、ネットワークＮＷを介し
て、他のノードＮＤのプロセスとプロセス間通信を行
う。プロセス間通信に使用される受信制御情報は、通信
ライブラリにより、主記憶装置ＭＳ上に展開される。

【００１９】次に、図２を用いて、本発明の一実施の形
態によるメッセージ受信制御方式を適用する並列プロセ
ッサの中のネットワークアダプタ装置ＡＤＰの構成につ
いて説明する。図２は、本発明の一実施の形態によるメ
ッセージ受信制御方式を適用する並列プロセッサの中の
ネットワークアダプタ装置ＡＤＰのシステム構成図であ
る。

【００２０】ネットワークアダプタ装置ＡＤＰは、ネッ
トワークＮＷへメッセージを送出する送信回路２００，
ネットワークＮＷからメッセージを受信する受信回路３
００及び主記憶制御装置ＳＣＵへのアクセスを制御する
主記憶アクセス回路１００から構成されている。

【００２１】受信回路３００は、受信信号線６００を介
してネットワークＮＷからメッセージを受信する。受信
信号線６００を介して受信したメッセージは、受信回路
３００内に一旦ストアされ、メッセージの中のメッセー
ジヘッダの内容に応じて、受信制御信号群３６０を介し
て、主記憶アクセス回路１００に取り込まれる。メッセ
ージの構成については、図５を用いて後述する。

【００２２】主記憶アクセス回路１００は、制御線１１
０，アドレス線１２０，データ線１３０を介してシステ
ムバスＳＢＵＳに結合されている。主記憶アクセス回路
１００に取り込まれたメッセージは、システムバスＳＢ
ＵＳを介して、主記憶アクセス回路１００に転送され
る。

【００２３】ノードＮＤから送出されるメッセージは、
システムバスＳＢＵＳを介して、主記憶アクセス回路１
００に転送され、送信制御信号群２２０を介して、送信
回路２００に転送される。送信回路２００は、送出信号
線５００を介してネットワークＮＷにメッセージを送出
する。

【００２４】次に、図３を用いて、ネットワークアダプ
タ装置ＡＤＰの中の受信回路３００の構成について説明
する。図３は、本発明の一実施の形態によるメッセージ
受信制御方式を適用する並列プロセッサの中のネットワ
ークアダプタ装置ＡＤＰの受信回路３００のシステム構
成図である。

【００２５】受信回路３００は、メッセージの受信制御
を行う受信制御回路３１０と、ネットワークＮＷからの
メッセージをバッファする受信バッファ回路３５０と、
ハッシュ関数を発生するハッシュ関数回路３２０とから
構成されている。

【００２６】ネットワークＮＷから受信信号線６００を
介して受信したデータの内、メッセージヘッダは、受信
制御回路３１０に転送され、メッセージデータは、受信
バッファ回路３５０に転送される。

【００２７】受信制御回路３１０は、ハッシュ引数信号
線３２１を介して、ハッシュ関数回路３２０に引数を送
る。ハッシュ関数回路３２０は、この引数に応じて、ハ
ッシュ法に基づいて、ハッシュ信号を生成し、ハッシュ
信号線３２２を介して、受信制御回路３１０に送る。

【００２８】受信制御信号群３６０は、アドレス線３１
１，バイト数線３１２，主記憶リード要求信号線３１
３，主記憶ライト要求線３１４及びデータ線３１５から
構成されている。

【００２９】受信制御回路３１０は、メッセージヘッダ
に基づいて、受信バッファの実アドレスを求める。実ア
ドレスの求める方法については、後述する。受信制御回
路３１０は、データ線３１５からこの実アドレスデータ
を主記憶アクセス回路１００に送り、また、転送開始線
３１７から転送開始信号を受信バッファ回路３５０に送
り、同時に、データ長線３１６から送るべきデータのデ
ータ長を受信バッファ回路３５０に送る。受信バッファ
回路３５０は、これらの信号を受けて、ストアされたメ
ッセージデータをライトデータ線３５２を介して、主記
憶アクセス回路１００に転送する。転送が終了すると、
受信バッファ回路３５０は、転送終了信号を転送終了信
号線３５１を介して、受信制御回路３１０に送出する。

【００３０】次に、図４を用いて、論理的なメッセージ
通信路について説明する。

【００３１】図４は、本発明の一実施の形態によるメッ
セージ受信制御方式を適用する並列プロセッサ間の論理
的なメッセージ通信路の概念的構成図である。

【００３２】論理的なメッセージ通信路は、ノード番号
及び通信路の端点を示すポート識別子により、一意的と
なっている。即ち、図において、ノードＮＤ−１は、２
つのプロセス，プロセス１−１及びプロセス１−２を有
している。プロセス１−１は、ポート識別子１−１を有
しており、プロセス１−２は、ポート識別子１−２，１
−３を有している。ノードＮＤ−２は、１つのプロセス
を有し、プロセス２−１を有しており、プロセス２−１
は、ポート識別子２−１を有している。ノードＮＤ−３
は、１つのプロセスを有し、プロセス３−１を有してお
り、プロセス３−１は、ポート識別子３−１を有してい
る。ノードＮＤ−４は、１つのプロセスを有し、プロセ
ス４−１を有しており、プロセス４−１は、ポート識別
子４−１を有している。ここで、各ノードＮＤが有する
プロセスの数やポート識別子の数は、任意のものであ
り、ここでは、その一例を示しているものである。

【００３３】ノードＮＤ−１，ＮＤ−２，ＮＤ−３，Ｎ
Ｄ−４は、それぞれ、ネットワークＮＷによって結合さ
れているが、論理的には、特定のポート識別子間にメッ
セージ通信路が形成されている。例えば、ポート識別子
１−１とポート識別子２−１の間には、太い矢印で示す
ように、論理的通信路（チャネル）１が形成されてい
る。また、ポート識別子１−２とポート識別子３−１の
間には、論理的通信路２が形成されている。さらに、ポ
ート識別子１−３とポート識別子４−１の間には、論理
的通信路１が形成されている。従って、送信元のポート
識別子番号と、送信先のポート識別子番号を特定するこ
とにより、メッセージの送信元及び送信先を特定でき
る。

【００３４】次に、図５を用いて、転送されるメッセー
ジの構成について説明する。図５は、本発明の一実施の
形態によるメッセージ受信制御方式を用いて、並列プロ
セッサ間の論理的なメッセージ通信路上を転送されるメ
ッセージの構成図である。

【００３５】転送されるメッセージ４００は、メッセー
ジヘッダとメッセージデータから構成されている。メッ
セージヘッダは、ネットワークのルーテイングに使用さ
れるルーテイングフィールド，送信元ノード番号，送信
先ノード番号，送信元ポート識別子番号，送信先ポート
識別子番号，データ長から構成されている。

【００３６】このように、図４において説明した論理的
メッセージ通信路を形成するために、送信元ノード番号
及び送信先ノード番号に加えて、送信元ポート識別子番
号及び送信先ポート識別子番号をメッセージヘッダに加
えるようにしており、この送信元ポート識別子番号及び
送信先ポート識別子番号によって、メッセージの転送を
容易にしている。

【００３７】次に、図６を用いて、主記憶装置ＭＳ内の
主記憶上に配置される通信制御情報ＴＣＢの構成につい
て説明する。図６は、本発明の一実施の形態によるメッ
セージ受信制御方式のおける通信制御のために主記憶装
置ＭＳ内の主記憶上に配置される通信制御情報ＴＣＢの
構成図である。

【００３８】各ノードＮＤの中の主記憶装置ＭＳ内に
は、複数の通信制御情報ＴＣＢ−０，ＴＣＢ−１，…，
ＴＣＢ−（Ｎ−１），ＴＣＢ−Ｎが配置される。各通信
制御情報ＴＣＢは、ポート識別子毎に配置されるので、
配置される通信制御情報ＴＣＢの数は、ポート識別子の
数に等しいものである。即ち、例えば、ノードＮＤ−１
が、３個のポート識別子を有する場合には、３個の通信
制御情報ＴＣＢが配置されている。

【００３９】ここで、通信制御情報ＴＣＢの構成につい
て説明する。通信制御情報ＴＣＢは、受信バッファ制御
情報ＰＣＢ，受信バッファＰＯＯＬ及び受信制御ワード
ＲＣＷから構成されている。受信バッファＰＯＯＬは、
複数の受信バッファＰＯＯＬ−１，ＰＯＯＬ−２，…，
ＰＯＯＬ−（Ｎ−１）及びＰＯＯＬ−Ｎから構成されて
いる。各受信バッファＰＯＯＬは、論理アドレスページ
番号や実アドレスページ番号とは独立したプールページ
番号ＰＰＮとページ内オフセットによりアドレス付けさ
れ、この受信バッファＰＯＯＬを用いる点に、本発明の
特徴がある。

【００４０】受信バッファ制御情報ＰＣＢは、プールペ
ージ制御ワードＰＣＷとプールページ番号変換テーブル
ＰＴＥから構成されている。プールページ制御ワードＰ
ＣＷの詳細については、図８を用いて後述する。

【００４１】プールページ番号変換テーブルＰＴＥは、
受信バッファＰＯＯＬの数に対応した複数のプールペー
ジ番号変換テーブルＰＴＥ−１，ＰＴＥ−２，…，ＰＴ
Ｅ−（Ｎ−１）及びＰＴＥ−Ｎから構成されている。プ
ールページ番号変換テーブルＰＴＥは、プールページ番
号ＰＰＮから実アドレス番号ＲＰＮへの変換を行うため
のテーブルである。

【００４２】受信制御ワードＲＣＷは、受信制御ワード
ＲＣＷ−１，ＲＣＷ−２，…，ＲＣＷ−（Ｎ−１），Ｒ
ＣＷ−Ｎから構成されており、各受信制御ワードＲＣＷ
の詳細については、図９を用いて後述する。

【００４３】受信バッファ制御情報ＰＣＢと受信制御ワ
ードＲＣＷは、通信ライブラリとネットワークアダプタ
装置ＡＤＰによって制御されるが、その詳細について
は、後述する。

【００４４】次に、図７を用いて、主記憶装置ＭＳ内の
主記憶上に配置される受信制御情報構造体について説明
する。図７は、本発明の一実施の形態によるメッセージ
受信制御方式のおける通信制御のために主記憶装置ＭＳ
内の主記憶上に配置される受信制御情報構造体の構成図
である。

【００４５】各ノードＮＤの中の主記憶装置ＭＳ内に
は、複数の受信制御情報構造体が配置される。各受信制
御情報構造体は、ポート識別子毎に配置されるので、配
置される受信制御情報構造体の数は、ポート識別子の数
に等しいものである。即ち、例えば、ノードＮＤ−１
が、３個のポート識別子を有する場合には、３個の受信
制御情報構造体が配置されている。

【００４６】ここで、受信制御情報構造体の構成につい
て説明する。受信制御情報構造体は、プールページ制御
ワードＰＣＷアドレス，受信制御ワードＲＣＷアドレス
及びプールページ番号変換テーブルＰＴＥの各エントリ
アドレスから構成されている。受信制御ワードＲＣＷア
ドレスは、各受信制御ワードＲＣＷ−１，ＲＣＷ−２，
…，ＲＣＷ−（Ｎ−１），，ＲＣＷ−Ｎのエントリアド
レス及び次の受信制御ワードＲＣＷの位置を示すポイン
タから構成されている。例えば、受信制御ワードＲＣＷ
−１のエントリアドレスの後ろには、受信制御ワードＲ
ＣＷ−２のポインタが配置されている。

【００４７】プールページ番号変換テーブルＰＴＥアド
レスは、各プールページ番号変換テーブルＰＴＥ−１，
ＰＴＥ−２，…，ＰＴＥ−（Ｎ−１），，ＰＴＥ−Ｎの
エントリアドレス及び次のプールページ番号変換テーブ
ルＰＴＥの位置を示すポインタから構成されている。例
えば、プールページ番号変換テーブルＰＴＥ−１のエン
トリアドレスの後ろには、プールページ番号変換テーブ
ルＰＴＥ−２のポインタが配置されている。

【００４８】次に、図８を用いて、図６に示したプール
ページ制御ワードＰＣＷの構成について説明する。図８
は、本発明の一実施の形態によるメッセージ受信制御方
式のおける通信制御のために主記憶装置ＭＳ内の主記憶
上に配置される通信制御情報ＴＣＢの中のプールページ
制御ワードＰＣＷの構成図である。

【００４９】プールページ制御ワードＰＣＷは、受信制
御ワードＲＣＷの先頭アドレスを示すポインタであるＲ
ＣＷ先頭アドレスポインタＨＲＰと、ＲＣＷ先頭アドレ
スポインタＨＲＰが有効か否かを示す有効ビットＥｂｉ
ｔと、未使用ＰＯＯＬページの先頭を示す先頭プールペ
ージポインタＨＰＮと、先頭プールページのページ内オ
フセットＨＯと、使用可能な受信バッファＰＯＯＬの最
終ページを示す最終プールページポインタＴＰＮと、最
終プールページのページ内オフセットＴＯとから構成さ
れている。

【００５０】受信制御ワードＲＣＷの先頭アドレスを示
すポインタであるＲＣＷ先頭アドレスポインタＨＲＰ
と、ＲＣＷ先頭アドレスポインタＨＲＰが有効か否かを
示す有効ビットＥｂｉｔと、未使用ＰＯＯＬページの先
頭を示す先頭プールページポインタＨＰＮと、先頭プー
ルページのページ内オフセットＨＯは、１メッセージを
受信する毎に、ネットワークアダプタ装置ＡＤＰにより
更新される。

【００５１】次に、図９を用いて、図６に示した受信制
御ワードＲＣＷの構成について説明する。図９は、本発
明の一実施の形態によるメッセージ受信制御方式のおけ
る通信制御のために主記憶装置ＭＳ内の主記憶上に配置
される通信制御情報ＴＣＢの中の受信制御ワードＲＣＷ
の構成図である。

【００５２】受信制御ワードＲＣＷは、次の受信制御ワ
ードＲＣＷのアドレスを示すポインタである次受信制御
ワードＲＣＷアドレスポインタと、このアドレスポイン
タが有効か否かを示す有効ビットＥｂｉｔと、メッセー
ジを受信した受信バッファのプールページ番号と、ペー
ジ内オフセットと、メッセージを送信した発信元ノード
番号及びポート識別子と、受信が正常に終了したことを
示す受信状態コードとから構成されている。受信状態コ
ードは、転送終了ビットが書き込まれると、受信が正常
に終了したことを示している。

【００５３】次アドレスポインタと有効ビット以外は、
１メッセージを受信する毎に、ネットワークアダプタ装
置ＡＤＰにより更新される。

【００５４】次に、図１０を用いて、並列プロセッサの
受信動作について説明する。図１０は、本発明の一実施
の形態によるメッセージ受信制御方式のおける受信動作
を説明するフローチャートである。

【００５５】１）ステップ１１００（前処理） ステップ１１００は、「通信ライブラリの前処理」のス
テップであり、ステップ１１１０の「受信制御ブロック
の作成」と、ステップ１１２０の「単発／連続メッセー
ジの判別」と、ステップ１１３０の「（単発メッセージ
のための）受信制御ワードの作成」と、ステップ１１４
０の「（連続メッセージのための）受信制御ワードの作
成」とから構成されている。

【００５６】２）ステップ１１１０（受信制御ブロック
作成） ステップ１１１０において、図１に示した各ノードＮＤ
内の命令処理装置ＩＰ内の通信ライブラリは、メッセー
ジ通信の受信を開始する前に、図６に示した通信制御情
報ＴＣＢを主記憶装置ＭＳの上に作成する。通信制御情
報ＴＣＢは、各プロセスのポート識別子毎に作成される
ので、例えば、図４に示したように、ノードＮＤ−１が
ポート識別子１−１，１−２，１−３の３個のポート識
別子を有する場合には、３個のＴＢＣを作成する。

【００５７】最初に、通信ライブラリは、ＴＢＣの中の
受信バッファ制御情報ＰＣＢと受信バッファＰＯＯＬ
を、主記憶装置ＭＳの上に作成する。さらに、通信ライ
ブラリは、図７に示したプールページ制御ワードＰＣＷ
アドレス，各受信制御ワードＲＣＷアドレス及び各プー
ルページ番号変換テーブルＰＴＥアドレスからなる受信
制御情報構造体を、主記憶装置ＭＳの上に作成する。

【００５８】ここで、プールページ制御ワードＰＣＷア
ドレス及び各プールページ番号変換テーブルＰＴＥアド
レスは、命令処理装置ＩＰ内のハッシュ関数のアルゴリ
ズムに基づいて生成する。ハッシュ関数に代入する引数
としては、プールページ制御ワードＰＣＷアドレスは、
ポート識別子を用い、プールページ番号変換テーブルＰ
ＴＥアドレスは、プールページ番号ＰＰＮとポート識別
子を用いる。

【００５９】３）ステップ１１２０（単発／連続メッセ
ージの判別） ステップ１１２０において、図１に示した各ノードＮＤ
内の命令処理装置ＩＰ内のプロセスは、通信ライブラリ
のＲＥＣＶ関数を呼び出す。呼び出されたＲＥＣＶ関数
は、ステップ１１１０で作成された図７に示す受信制御
情報構造体からプールページ制御ワードＰＣＷアドレス
を調べ、このプールページ制御ワードＰＣＷアドレスに
基づいて、図６に示す通信制御情報ＴＣＢからプールペ
ージ制御ワードＰＣＷを読み出す。読み出されたプール
ページ制御ワードＰＣＷは、図８に示す構成であり、こ
の中で、有効ビットＥｂｉｔのオン／オフを調べる。有
効ビットＥｂｉｔがオフしている場合には、単発メッセ
ージであると判断する。また、有効ビットＥｂｉｔがオ
ンしている場合には、連続メッセージであると判断す
る。

【００６０】４）ステップ１１３０（単発メッセージの
ためのＰＣＷ作成） ステップ１１２０において、有効ビットＥｂｉｔがオフ
しており、単発メッセージであると判断されると、ステ
ップ１１３０に進む。

【００６１】ステップ１１３０において、通信ライブラ
リは、ＲＣＷ先頭アドレスポインタＨＲＰに、図７に示
した受信制御情報構造体の受信制御ワードＲＣＷアドレ
スの内、第１番目の受信制御ワードＲＣＷアドレス（受
信制御ワードＲＣＷ−１に対するアドレス）を書き込
む。なお、書き込むと同時に、有効ビットＥｂｉｔをオ
ンすることにより、ＲＣＷ先頭アドレスポインタＨＲＰ
を有効にする。

【００６２】次に、この受信制御ワードＲＣＷアドレス
のアドレス上に、図９に示す受信制御ワードＲＣＷを作
成する。この時、次受信制御ワードＲＣＷアドレスポイ
ンタには、図７に示した受信制御情報構造体の第２番目
の受信制御ワードＲＣＷアドレス（受信制御ワードＲＣ
Ｗ−２に対するアドレス）を書き込む。また、ポインタ
が有効であることを示す有効ビットＥｂｉｔは、オフす
ることにより、単発メッセージであることを書き込む。

【００６３】５）ステップ１１４０（連続メッセージの
ためのＰＣＷ作成） ステップ１１２０において、有効ビットＥｂｉｔのオン
しており、連続メッセージであると判断されると、ステ
ップ１１４０に進む。

【００６４】ステップ１１４０において、図１に示した
各ノードＮＤ内の命令処理装置ＩＰ内のプロセスは、通
信ライブラリのＲＥＣＶ関数を呼び出す。呼び出された
ＲＥＣＶ関数は、ステップ１１１０で作成された図７に
示す受信制御情報構造体からプールページ制御ワードＰ
ＣＷアドレスを調べ、このプールページ制御ワードＰＣ
Ｗアドレスに基づいて、図６に示す通信制御情報ＴＣＢ
からプールページ制御ワードＰＣＷを読み出す。読み出
されたプールページ制御ワードＰＣＷは、図８に示す構
成であり、この中で、有効ビットＥｂｉｔのオン／オフ
を調べる。

【００６５】有効ビットＥｂｉｔがオンしている場合
は、受信制御ワードＲＣＷのチェインが構成されている
場合である。通信ライブラリは、プールページ制御ワー
ドＰＣＷの中のＲＣＷ先頭アドレスポインタＨＲＰから
受信制御ワードＲＣＷの先頭アドレスを読み出す。この
読み出しアドレスに基づいて、受信制御ワードＲＣＷの
中の次受信制御ワードＲＣＷアドレスポインタから、次
受信制御ワードＲＣＷアドレスを求め、この次受信制御
ワードＲＣＷアドレスに基づいて、次の受信制御ワード
ＲＣＷを読み出す。

【００６６】即ち、図６におけるプールページ制御ワー
ドＰＣＷの構成は、図８に示す通りであり、ＲＣＷ先頭
アドレスポインタＨＲＰには、図６に示す受信制御ワー
ドＲＣＷの内、第１番目の受信制御ワードＲＣＷ−１の
アドレスが書き込まれている。このアドレスに基づい
て、受信制御ワードＲＣＷ−１を読み出すと、次受信制
御ワードＲＣＷアドレスポインタには、第２番目の受信
制御ワードＲＣＷのアドレスが書き込まれているので、
このアドレスに基づいて、受信制御ワードＲＣＷ−２を
読み出す。

【００６７】通信ライブラリは、読み出された受信制御
ワードＲＣＷ（例えば、受信制御ワードＲＣＷ−２）の
有効ビットＥｂｉｔを調べ、有効ビットＥｂｉｔがオフ
していれば、読み出した受信制御ワードＲＣＷが最後の
受信制御ワードＲＣＷであるので、図８に示すプールペ
ージ制御ワードＰＣＷの中のＲＣＷ先頭アドレスポイン
タＨＲＰに、この受信制御ワードＲＣＷのアドレス（例
えば、受信制御ワードＲＣＷ−２に対するアドレス）を
書き込む。なお、書き込むと同時に、有効ビットＥｂｉ
ｔをオンすることにより、ＲＣＷ先頭アドレスポインタ
ＨＲＰを有効にする。

【００６８】次に、この受信制御ワードＲＣＷアドレス
のアドレス上に、図９に示す受信制御ワードＲＣＷを作
成する。この時、次受信制御ワードＲＣＷアドレスポイ
ンタには、図７に示した受信制御情報構造体の第３番目
の受信制御ワードＲＣＷアドレス（受信制御ワードＲＣ
Ｗ−３に対するアドレス）を書き込む。

【００６９】なお、通信ライブラリは、読み出された受
信制御ワードＲＣＷ（例えば、受信制御ワードＲＣＷ−
２）の有効ビットＥｂｉｔがオンしている場合には、こ
の受信制御ワードＲＣＷは使用しているため、受信制御
ワードＲＣＷの中の次受信制御ワードＲＣＷアドレスポ
インタにより、次の受信制御ワードＲＣＷを読み出し
て、有効ビットＥｂｉｔをチェックする。そして、有効
ビットＥｂｉｔがオフしている受信制御ワードＲＣＷを
見いだすまで、繰り返す。Ｅｂｉｔがオフしている受信
制御ワードＲＣＷを見つければ、後の処理は上述したと
おりである。

【００７０】６）ステップ１２００（ＡＤＰ受信動作） ステップ１２００は、「ＡＤＰ受信動作」のステップで
あり、ステップ１２１０の「ＰＣＷアドレス算出」、ス
テップ１２２０の「ＰＣＷ読み出し」、ステップ１２３
０の「ＰＴＥのアドレス算出」、ステップ１２４０の
「ＰＴＥ読み出し」、ステップ１２５０の「実アドレス
算出」、ステップ１２６０の「受信バッファへの書き込
み」、ステップ１２７０の「受信制御ワードＲＣＷへ書
き込み」及びステップ１２８０の「ＰＣＷ変更（チェイ
ンからの取り外し）」からなっている。

【００７１】７）ステップ１２１０（ＰＣＷアドレス算
出） ステップ１２１０において、ネットワークアダプタ装置
ＡＤＰは、メッセージをネットワークＮＷから受け取る
と、そのメッセージを図２に示す受信回路３００に転送
する。受信回路３００の中は、図３に示すように構成さ
れており、また、受信したメッセージは、図５に示す構
成である。そこで、受信した図５に示すメッセージの
内、メッセージヘッダは、受信制御回路３１０に転送さ
れ、メッセージデータは、受信バッファ回路３５０に転
送される。

【００７２】受信制御回路３１０は、メッセージヘッダ
を受信すると、送信先ポート識別子番号を引数として、
ハッシュ引数線３２１を介して、この引数をハッシュ関
数回路３２０に送る。ハッシュ関数回路３２０は、この
引数に基づいて、ハッシュ法により、プールページ制御
ワードＰＣＷアドレスを求める。求められたプールペー
ジ制御ワードＰＣＷアドレスは、ハッシュ信号線３２２
を介して、受信制御回路３１０に送られる。

【００７３】８）ステップ１２２０（ＰＣＷ読み出し） ステップ１２２０において、受信制御回路３１０は、ハ
ッシュ関数回路３２０によって求められたプールページ
制御ワードＰＣＷアドレスを、アドレス線３１１を通じ
て、図２に示す主記憶アクセス回路１００に出力する。
また、受信制御回路３１０は、受信したメッセージの中
のメッセージヘッダ中のデータ長に基づいて、要求バイ
ト数をバイト数線３１２を通じて、主記憶アクセス回路
１００に出力する。さらに、主記憶アクセス要求を主記
憶リード要求信号線３１３を通じて、主記憶アクセス回
路１００に出力する。

【００７４】図２に示す主記憶アクセス回路１００は、
受信制御回路３１０から送られてきたプールページ制御
ワードＰＣＷアドレス及び要求バイト数に基づいて、Ｓ
ＢＵＳを通じて、図１に示す主記憶制御装置ＳＣＵから
図８に示すプールページ制御ワードＰＣＷを読み出し、
このプールページ制御ワードＰＣＷを図３に示すデータ
線３１５を通じて受信制御回路３１０に転送する。

【００７５】９）ステップ１２３０（ＰＴＥのアドレス
算出） ステップ１２３０において、受信制御回路３１０は、主
記憶制御装置ＳＣＵから送られてきたプールページ制御
ワードＰＣＷの有効ビットＥｂｉｔを調べる。ステップ
１１２０で説明したように、図８に示すプールページ制
御ワードＰＣＷのＲＣＷ先頭アドレスポインタＨＲＰに
は、第１番目の受信制御ワードＲＣＷアドレスが書き込
まれており、ＲＣＷ先頭アドレスポインタＨＲＰが有効
か否かを示す有効ビットＥｂｉｔはオンしているので、
ＲＣＷ先頭アドレスポインタＨＲＰに書き込まれている
受信制御ワードＲＣＷの先頭アドレスを、アドレス線３
１１を通じて、主記憶アクセス回路１００に送る。

【００７６】また、受信制御回路３１０は、主記憶制御
装置ＳＣＵから送られてきたプールページ制御ワードＰ
ＣＷの内、未使用のプールページ番号を示すところの図
８に示す先頭プールページポインタＨＰＮを引数とし
て、ハッシュ引数線３２１を通じて、ハッシュ関数回路
３２０に転送する。ハッシュ関数回路３２０は、ハッシ
ュ関数のアルゴリズムに基づいて、プールページ番号変
換テーブルＰＴＥのエントリアドレスを求め、ハッシュ
信号線３２２を通じて、受信制御回路３１０に転送す
る。プールページ番号変換テーブルＰＴＥは、プールペ
ージ番号ＰＰＮから実アドレス番号ＲＰＮを求めるため
の変換テーブルである。

【００７７】１０）ステップ１２４０（ＰＴＥ読み出
し） ステップ１２４０において、受信制御回路３１０は、ハ
ッシュ関数回路３２０から転送されてきたプールページ
番号変換テーブルＰＴＥのエントリアドレスを、アドレ
ス線３１１を通じて、図２に示す主記憶アクセス回路１
００に出力する。また、受信制御回路３１０は、受信し
たメッセージの中のメッセージヘッダ中のデータ長に基
づいて、要求バイト数をバイト数線３１２を通じて、主
記憶アクセス回路１００に出力する。さらに、主記憶ア
クセス要求を主記憶リード要求信号線３１３を通じて、
主記憶アクセス回路１００に出力する。

【００７８】図２に示す主記憶アクセス回路１００は、
受信制御回路３１０から送られてきたプールページ番号
変換テーブルＰＴＥのエントリアドレス及び要求バイト
数に基づいて、ＳＢＵＳを通じて、図１に示す主記憶制
御装置ＳＣＵから図６に示すプールページ番号変換テー
ブルＰＴＥのエントリを読み出し、このプールページ番
号変換テーブルＰＴＥのエントリを図３に示すデータ線
３１５を通じて受信制御回路３１０に転送する。プール
ページ番号変換テーブルＰＴＥのエントリとしては、例
えば、プールページ番号１（プールページ番号ＰＰＮ−
１）に対しては、実アドレスページ番号Ａが受信バッフ
ァ（プールページ）のヘッダとして読み出され、受信制
御回路３１０に転送される。

【００７９】１１）ステップ１２５０（実アドレス算
出） ステップ１２５０において、受信制御回路３１０は、転
送されてきた実アドレスページ番号に、図８に示すプー
ルページ制御ワードＰＣＷのページ内オフセットＨＯを
加算して、受信バッファ（プールページ）の実アドレス
を求める。

【００８０】１２）ステップ１２６０（受信バッファへ
書き込み） ステップ１２６０において、図３に示す受信制御回路３
１０は、アドレス線３１１を通じて、実アドレスを主記
憶アクセス回路１００に送り、バイト数線３１２を通じ
て、要求バイト数を主記憶アクセス回路１００に送り、
また、主記憶ライト要求信号線３１４を通じて、主記憶
アクセス要求を送る。また、受信制御回路３１０は、転
送開始信号線３１７を通じて、転送開始信号を受信バッ
ファ回路３５０に送り、データ長線３１６を通じて、図
５のメッセージヘッダに記載されているデータ長を受信
バッファ回路３５０に送る。

【００８１】受信バッファ回路３５０は、転送開始信号
がオンになると、主記憶アクセス回路１００にデータ長
に相当するメッセージデータを転送する。そして、転送
が終了すると、転送終了信号線３５１から転送終了信号
を受信制御回路３１０に送る。

【００８２】主記憶アクセス回路１００は、主記憶ライ
ト要求信号線３１４がオンになると、システムバスＳＢ
ＵＳを通じて、主記憶制御装置ＳＣＵにメッセージデー
タを転送する。主記憶制御装置ＳＣＵは、主記憶アクセ
ス回路１００から送られてくる実アドレスで示される主
記憶装置ＭＳ上の受信バッファにメッセージデータを書
き込む。

【００８３】１３）ステップ１２７０（ＲＣＷの書き込
み） 受信制御回路３１０は、受信バッファ回路３５０からの
転送終了信号線３５１がオンすることにより、メッセー
ジ転送が終了したことを認識する。メッセージ転送が終
了すると、受信制御回路３１０は、図９に示す受信制御
ワードＲＣＷに、受信バッファのプールページ番号と、
ページ内オフセットと、メッセージヘッダ上の送信元ノ
ード番号と、ポート識別子と、正常に受信動作が終了し
たことを示す転送終了ビットを受信状態コードに書き込
む動作を行う。そのために、受信制御回路３１０は、ア
ドレス線３１１を通じて、主記憶アクセス回路１００
に、受信制御ワードＲＣＷアドレス＋４番地のアドレス
を送る。また、受信制御回路３１０は、主記憶リード要
求信号線３１３を通じて、主記憶アクセス回路１００
に、主記憶アクセス要求を送る。さらに、データ線３１
５を通じて、プールページ番号と、ページ内オフセット
と、メッセージヘッダ上の送信元ノード番号と、ポート
識別子と、受信状態コードを送る。

【００８４】主記憶アクセス回路１００は、主記憶ライ
ト要求信号線３１４がオンになると、システムバスＳＢ
ＵＳを通じて、主記憶制御装置ＳＣＵに対して受信制御
ワードＲＣＷを転送する。主記憶制御装置ＳＣＵは、受
信制御ワードＲＣＷアドレスに受信制御ワードＲＣＷの
値を書き込む。

【００８５】１４）ステップ１２８０（ＰＣＷ変更（Ｒ
ＣＷのチェインからの取り外し）） ステップ１２８０において、図３に示す受信制御回路３
１０は、受信制御ワードＲＣＷのチェインから取り外す
ために、図８に示すＲＣＷ先頭アドレスポインタＨＲＰ
が有効か否かを示す有効ビットＥｂｉｔをオフにする。
そのために、受信制御回路３１０は、アドレス線３１１
を通じて、プールページ制御ワードＰＣＷのアドレスを
主記憶アクセス回路１００に送る。また、受信制御回路
３１０は、バイト数線３１２を通じて、書き込みバイト
数を主記憶アクセス回路１００に送る。さらに、受信制
御回路３１０は、主記憶ライト要求線３１４を通じて、
主記憶ライト要求を主記憶アクセス回路１００に送る。
このようにして、プールページ制御ワードＰＣＷを読み
出し、読み出したプールページ制御ワードＰＣＷの有効
ビットＥｂｉｔをオフする。その後、受信制御回路３１
０は、データ線３１５を通じて、プールページ制御ワー
ドＰＣＷのデータを主記憶アクセス回路１００に送る。

【００８６】その後、図２に示す主記憶アクセス回路１
００は、主記憶ライト要求線３１４がオンになると、シ
ステムバスＳＢＵＳを通じて、主記憶制御装置ＳＣＵに
プールページ制御ワードＰＣＷを転送する。

【００８７】図１に示す主記憶制御装置ＳＣＵは、転送
されてきたプールページ制御ワードＰＣＷのデータをプ
ールページ制御ワードＰＣＷのアドレスに書き込むこと
によって、プールページ制御ワードＰＣＷの変更が行わ
れ、受信制御ワードＲＣＷのチェインからの取り外しが
完了する。

【００８８】１５）ステップ１３００（通信後処理） 通信ライブラリは、受信制御ワードＲＣＷを一定間隔で
読み出しており、ステップ１３００において、通信ライ
ブラリが、受信制御ワードＲＣＷを読み出し、図９に示
す受信制御ワードＲＣＷの受信状態コードの中の転送終
了ビットがオフすると、通信後処理を行う。この通信後
処理において、通信ライブラリは、受信制御ワードＲＣ
Ｗに記載してあるプールページ番号ＰＰＮとページ内オ
フセットから、ハッシュ関数のアルゴリズムを用いて、
受信バッファ上の実アドレスを求め、データ長に相当す
るデータを読み出して、ＲＥＣＶ関数に記載しているユ
ーザー空間のアドレスにメッセージを転送する。

【００８９】本実施の形態によれば、複数のプロセス
が、数キロバイト以下のメッセージを大量に転送する通
信においても、受信側プロセスのメモリ管理オーバーヘ
ッドを最小にして、メモリを有効に利用し得るものとな
る。

【００９０】即ち、主記憶ＭＳ上に常駐し、ノードＮＤ
で実行されるプロセスが使用する仮想空間上に、論理ア
ドレス上も実アドレス上も連続でないプールページＰＰ
Ｎにより構成される受信バッファＰＯＯＬと、主記憶Ｍ
Ｓ上に配置され、受信バッファＰＯＯＬを管理する受信
バッファ制御情報ＰＣＢとを有し、メッセージを受信す
るノードＮＤは、受信するメッセージに含まれるメッセ
ージヘッダの通信制御情報と、受信バッファ制御情報Ｐ
ＣＢを用いて、メッセージを受信する受信バッファＰＯ
ＯＬ上の実アドレスを求めるものであるため、従来のリ
モートメモリ転送方式のように、受信バッファとして、
ページ固定の実アドレス領域を用いないため、メモリ管
理オーバーヘッドを少なくして、システムの性能の低下
を生じることがない。

【００９１】また、本実施の形態によれば、各プロセス
間のセキュリテイ機能を確保できるものとなる。

【００９２】即ち、従来の方式の一つであるリングバッ
ファ受信方式では、リング制御ワードが一面しなく、Ｏ
Ｓ間通信の場合のように、受信側プロセスが１プロセス
で、通信量が比較的少ない場合に最適化してあるが、マ
ルチユーザー間でプロセス間通信する場合は、複数のプ
ロセス間でプロセス間通信が発生した場合、各プロセス
間のセキュリティ機能が確保できないものである。

【００９３】それに対して、各ノードＮＤは、論理的通
信路の端点にポート識別子を有することにより、通信路
を一意的とし、各ノードＮＤは、受信バッファ制御情報
ＰＣＢと受信制御ワードＲＣＷを識別子毎に保持し、メ
ッセージ受信時には、このメッセージ上の送信先ポート
識別子と受信バッファ制御情報ＰＣＢのプールページ番
号ＰＰＮに基づいて、プールページ番号変換テーブルＰ
ＴＥのエントリアドレスを計算して、実アドレスページ
番号を求め、この実アドレスページ番号とページ内オフ
セットからメッセージを受信する受信バッファ上の実ア
ドレスを求めるようにしているため、複数プロセス間の
プロセス通信に対しても、各プロセス間でプロテクト機
能を保持し得るものとなる。

【００９４】また、本実施の形態によれば、メモリの有
効利用を図り得るものとなる。

【００９５】即ち、例えば、従来のリングバッファ受信
方式の考え方を拡張して、リングバッファを複数面保持
して、受信プロセス毎に管理するようにした場合、受信
プロセスは、リング制御ワード領域として、受信メッセ
ージ数によらず、主記憶上に一定の大きさの領域を確保
しなければならないため、通信するメッセージが少数の
場合は、メモリ未使用領域が発生し、メモリの有効利用
が図れなくなる。

【００９６】それに対して、主記憶ＭＳ上に配置され、
受信バッファＰＯＯＬ上のアドレスとデータサイズを、
メッセージ受信後に求めることが可能な情報を記載する
受信制御ワードＲＣＷを有し、この受信制御ワードＲＣ
Ｗは、チェインして用意され、受信制御ワードＲＣＷ
は、チェインすべき次の受信制御ワードのアドレスを有
するようにすることにより、受信制御ワードＲＣＷは、
受信メッセージの数に応じて自由に拡張可能であるた
め、受信制御ワードＲＣＷの領域として、一定の大きさ
を確保する必要がなく、メモリの有効利用が図れるもの
となる。

【００９７】また、本実施の形態によれば、受信プロセ
スの受信メッセージ数の制限を構造的に可能な限り排除
し得るものとなる。

【００９８】即ち、従来のリングバッファ制御方式で
は、リング制御ワードの総数により、受信プロセスが受
信可能なメッセージ数が決定されてしまい、複数のプロ
セス間で、数キロ程度の短いメッセージを多数通信する
ことが困難である。

【００９９】それに対して、主記憶ＭＳ上に配置され、
受信バッファＰＯＯＬ上のアドレスとデータサイズを、
メッセージ受信後に求めることが可能な情報を記載する
受信制御ワードＲＣＷを有し、この受信制御ワードＲＣ
Ｗは、チェインして用意され、受信制御ワードＲＣＷ
は、チェインすべき次の受信制御ワードのアドレスを有
するようにすることにより、受信制御ワードＲＣＷのチ
ェインの数は、受信メッセージの数に応じて自由に拡張
可能であるため、数キロ程度の短いメッセージを多数通
信することも可能となる。

【０１００】次に、本発明の第２の実施の形態につい
て、図１，図２並びに図１１乃至図１３を用いて説明す
る。

【０１０１】上述した本発明の一実施の形態にでは、プ
ールページ番号変換テーブルＰＴＥは主記憶上に配置さ
れており、プールページ番号変換テーブルＰＴＥをサー
チするためのメモリアクセスのオーバーヘッドが発生す
るため、このオーバーヘッドを解消するために、プール
ページ番号変換テーブルＰＴＥをキャッシュするように
している。

【０１０２】図１及び図２は、上述した実施の形態と同
一の構成を有している。

【０１０３】図１１は、本発明の第２の実施の形態によ
るメッセージ受信制御方式を適用する並列プロセッサの
中のネットワークアダプタ装置ＡＤＰの受信回路３００
のシステム構成図であり、ここでは、図３における受信
回路３００と区別する意味で受信回路３００’として説
明する。

【０１０４】受信回路３００’は、プールページ番号変
換テーブルＰＴＥをキャッシュして内蔵したネットワー
クアダプタ装置ＡＤＰであり、メッセージの受信制御を
行う受信制御回路３１０’と、ネットワークＮＷからの
メッセージをバッファする受信バッファ回路３５０と、
ハッシュ関数を発生するハッシュ関数回路３２０と、連
想メモリ回路３３０と、比較回路３４０とから構成され
ている。

【０１０５】ネットワークＮＷから受信信号線６００を
介して受信したデータの内、メッセージヘッダは、受信
制御回路３１０’に転送され、メッセージデータは、受
信バッファ回路３５０に転送される。

【０１０６】受信制御回路３１０’は、ハッシュ引数信
号線３２１を介して、ハッシュ関数回路３２０に引数を
送る。ハッシュ関数回路３２０は、この引数に応じて、
ハッシュ法に基づいて、ハッシュ信号を生成し、ハッシ
ュ信号線３２２を介して、受信制御回路３１０’に送
る。

【０１０７】受信制御回路３１０’は、アドレス線３１
１，バイト数線３１２，主記憶リード要求信号線３１
３，主記憶ライト要求線３１４及びデータ線３１５から
構成されている。

【０１０８】受信制御回路３１０’は、メッセージヘッ
ダに基づいて、受信バッファの実アドレスを求める。実
アドレスの求める方法については、後述する。受信制御
回路３１０’は、データ線３１５からこの実アドレスデ
ータを主記憶アクセス回路１００に送り、また、転送開
始線３１７から転送開始信号を受信バッファ回路３５０
に送り、同時に、データ長線３１６から送るべきデータ
のデータ長を受信バッファ回路３５０に送る。受信バッ
ファ回路３５０は、これらの信号を受けて、ストアされ
たメッセージデータをライトデータ線３５２を介して主
記憶アクセス回路１００に転送する。転送が終了する
と、受信バッファ回路３５０は、転送終了信号を転送終
了信号線３５１を介して、受信制御回路３１０’に送出
する。

【０１０９】連想メモリ回路３３０の構成については、
図１２を用いて後述する。連想メモリ回路３３０には、
受信制御回路３１０’と、メモリアクセス制御線３２
６，書き込み制御線３２７，アドレス線３２８及びデー
タ線３２９によって接続されている。また、連想メモリ
回路３３０からは、プールページ番号信号線３３１及び
有効ビット信号線３３３が、比較回路３４０に接続され
ている。さらに、連想メモリ回路３３０からは、実アド
レスページ番号信号線３３２が、受信制御回路３１０’
に接続されている。また、受信制御回路３１０’から
は、比較回路３４０にプールページ番号信号線３３４が
接続されている。比較回路３４０からは、一致信号線３
４１が受信制御回路３１０’に接続されている。

【０１１０】比較回路３４０は、連想メモリ回路３３０
からプールページ番号信号線３３１を通じて送られてく
るプールページ番号と、受信制御回路３１０’からプー
ルページ番号信号線３３４を通じて送られてくるプール
ページ番号とを比較し、両者が一致し、かつ、連想メモ
リ回路３３０から有効ビット線３３３を通じて送られて
くる有効ビットがオンの場合に、一致信号線３４１を介
して、受信制御回路３１０’に一致信号を送る。この一
致信号が送られてきたときのみ、実アドレスページ番号
信号線３３２を通じて送られてくる実アドレスページ番
号を有効とする。

【０１１１】次に、図１２を用いて、連想メモリ回路３
３０の構成について説明する。図１２は、本発明の第２
の実施の形態によるメッセージ受信制御方式を適用する
並列プロセッサの中のネットワークアダプタ装置ＡＤＰ
の受信回路３００の中の連想メモリ回路３３０の構成図
である。

【０１１２】連想メモリ回路３３０は、有効ビットと、
プールページ番号と、実アドレスページ番号のテーブル
から構成されている。アドレス信号線３２８を通じて、
ポート識別子を入力アドレスとして入力され、この入力
に応じて、プールページ番号信号線３３１を通じて、プ
ールページ番号が出力され、有効ビット信号線３３３を
通じて、有効ビットが出力され、実アドレスページ番号
信号線３３２を通じて、実アドレスページ番号が出力さ
れる。

【０１１３】次に、メッセージ受信時における連想メモ
リ回路３３０の登録動作について説明する。

【０１１４】上述した図１０のステップの中で、ステッ
プ１２４０を除いて、ステップ１１００からステップ１
３００は、同一であり、ここでは、ステップ１２４０に
代わる新しいステップ１２４０’について説明する。

【０１１５】１０’）ステップ１２４０’（ＰＴＥ読み
出し） ステップ１２４０’において、受信制御回路３１０’
は、連想メモリ回路３３０に対して、メモリアクセス制
御線３２６をオンして、アドレス線３２８を通じて、ポ
ート識別子を送る。所定時間後、連想メモリ回路３３０
は、プールページ番号信号線３３１を通じて、プールペ
ージ番号が出力し、有効ビット信号線３３３を通じて、
有効ビットが出力し、実アドレスページ番号信号線３３
２を通じて、実アドレスページ番号が出力する。

【０１１６】比較回路３４０は、プールページ番号信号
線３３１を通じて入力する連想メモリ回路３３０の出力
タグであるプールページ番号と、プールページ番号信号
線３２０を通じて入力するプールページ番号を比較する
とともに、有効ビット信号線３３３を通じて入力する有
効ビットをチェックする。ここで、初期アクセス時に
は、有効ビットはオフしているため、比較回路３４０の
一致信号線３４１から出力する一致信号はオンしない。

【０１１７】そこで、受信制御回路３１０’は、３２０
から転送されてきたプールページ番号変換テーブルＰＴ
Ｅのエントリアドレスを、アドレス線３１１を通じて、
図２に示す主記憶アクセス回路１００に出力する。ま
た、受信制御回路３１０’は、受信したメッセージの中
のメッセージヘッダ中のデータ長に基づいて、要求バイ
ト数をバイト数線３１２を通じて、主記憶アクセス回路
１００に出力する。さらに、主記憶アクセス要求を主記
憶リード要求信号線３１３を通じて、主記憶アクセス回
路１００に出力する。

【０１１８】図２に示す主記憶アクセス回路１００は、
受信制御回路３１０’から送られてきたプールページ番
号変換テーブルＰＴＥのエントリアドレス及び要求バイ
ト数に基づいて、ＳＢＵＳを通じて、図１に示す主記憶
制御装置ＳＣＵから図６に示すプールページ番号変換テ
ーブルＰＴＥのエントリを読み出し、このプールページ
番号変換テーブルＰＴＥのエントリを図３に示すデータ
線３１５を通じて受信制御回路３１０’に転送する。プ
ールページ番号変換テーブルＰＴＥのエントリとして
は、例えば、プールページ番号１（ＰＰＮ−１）に対し
ては、実アドレスページ番号Ａが受信バッファ（プール
ページ）のヘッダとして読み出され、受信制御回路３１
０’に転送される。

【０１１９】さらに、受信制御回路３１０’は、転送さ
れたプールページ番号変換テーブルＰＴＥのエントリを
連想メモリ回路３３０に転送する。即ち、受信制御回路
３１０’は、メモリアクセス制御線３２６と書き込み信
号線３２７をオンして、アドレス線３２８にポート識別
子を連想メモリ回路３３０に送り、データ線３２９にプ
ールページ番号と実アドレスページ番号を連想メモリ回
路３３０に送る。その結果、ポート識別子の示すアドレ
ス上には、プールページ番号と実アドレスページ番号を
連想メモリ上に登録できる。登録が終了すれば、次回、
このプールページ番号のエントリに対するメッセージ受
信があると、連想メモリ回路３３０を利用することによ
り、主記憶のアクセスは不要となり、プールページ番号
変換テーブルＰＴＥをアクセスするためのメモリアクセ
スのオーバーヘッドを解消できる。

【０１２０】次に、上述のようにして、登録されたプー
ルページ番号変換テーブルを無効化する方法について、
図１３を用いて説明する。図１３は、本発明の第２の実
施の形態によるメッセージ受信制御方式を適用する並列
プロセッサの中の主記憶上の特定アドレス上のメモリの
構成図である。

【０１２１】メモリアドレス領域は、メインメモリとし
て用いる実メモリ領域と、プールページ番号変換テーブ
ルＰＴＥのエントリＰＴＥ−１，ＰＴＥ−２，…，ＰＴ
Ｅ−Ｎが配置されたメモリマップ領域から構成されてい
る。

【０１２２】ネットワークアダプタ装置ＡＤＰの連想メ
モリ回路３３０に登録されているプールページ番号変換
テーブルＰＴＥのエントリの無効化は、これらのエント
リのアドレスに対して、ストア命令を発行することで達
成される。

【０１２３】図１に示す命令処理装置ＩＰは、主記憶制
御装置ＳＣＵに対して、ストア命令を発行する。主記憶
制御装置ＳＣＵは、ストア命令のアドレスをデコードし
て、メモリにマップされたプールページ番号変換テーブ
ルＰＴＥのエントリアドレスであることを認識すると、
システムバスＳＢＵＳを通じて、あＤＰにストア命令を
発行し、アドレス及びストアデータを転送する。

【０１２４】ネットワークアダプタ装置ＡＤＰは、転送
されたアドレスを主記憶アクセス回路１００内の受信ア
ドレスレジスタにセットし、また、転送されたストアデ
ータを受信制御情報レジスタにセットする。受信アドレ
スレジスタと受信制御情報レジスタの内容は、受信回路
３００内の受信制御回路３１０’に転送される。

【０１２５】受信制御回路３１０’は、メモリアクセス
制御信号線３２６をオンし、アドレス線３２７に、転送
されたアドレスの内、ポート識別子に相当するアドレス
を連想メモリ回路３３０に出力して、連想メモリ回路３
３０からデータ線３２９を通じて、有効ビットとプール
ページ番号と実アドレスページ番号から構成されるデー
タを読み出す。続いて、メモリアクセス制御信号線３２
６と書き込み信号線３２８をオンして、アドレス線３２
７を通じて、ポート識別子を連想メモリ回路３３０に出
力し、データ線３２９を通じて、読みだしたデータの
内、有効ビットは０にし、プールページ番号と実アドレ
スページ番号は読みだしたデータのままで、連想メモリ
回路３３０に送る。これにより、連想メモリ回路３３０
の内の特定のエントリが無効にされる。

【０１２６】また、主記憶上のプールページ番号変換テ
ーブルＰＴＥを無効化する必要があるが、そのために
は、プールページ番号変換テーブルＰＴＥのエントリの
有効ビットをオフすることにより、達成できる。

【０１２７】本実施の形態によれば、複数のプロセス
が、数キロバイト以下のメッセージを大量に転送する通
信においても、受信側プロセスのメモリ管理オーバーヘ
ッドを最小にして、メモリを有効に利用し得るものとな
る。

【０１２８】また、各プロセス間のセキュリテイ機能を
確保できるものとなる。

【０１２９】また、メモリの有効利用を図り得るものと
なる。

【０１３０】また、受信プロセスの受信メッセージ数の
制限を構造的に可能な限り排除し得るものとなる。

【０１３１】また、本実施の形態によれば、メッセージ
受信時の主記憶アクセスのオーバーヘッドを解消し得る
ものとなる。

【０１３２】即ち、受信制御情報を主記憶上に配置する
と、メッセージの受信時に、主記憶アクセスオーバーヘ
ッドが発生して、ハードウエアの受信性能が低下する
が、主記憶とシステムバスを介して接続され、ネットワ
ークからメッセージを一旦受信するネットワークアダプ
タに、プールページ番号と上記受信メッセージの通信制
御情報をキーにして、実アドレスページ番号を出力する
連想メモリを備えることにより、メッセージ受信時に
は、連想メモリを用いて、プールページ番号に対応する
実アドレス番号を求めることができるため、メッセージ
受信時の主記憶アクセスのオーバーヘッドを解消し得る
ものとなる。

【０１３３】

【発明の効果】本発明によれば、メッセージ受信制御方
式において、複数のプロセスが、数キロバイト以下のメ
ッセージを大量に転送する通信においても、受信側プロ
セスのメモリ管理オーバーヘッドを最小にして、メモリ
を有効に利用し得るものとなる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるメッセージ受信制
御方式を適用する並列プロセッサのシステム構成図であ
る。

【図２】本発明の一実施の形態によるメッセージ受信制
御方式を適用する並列プロセッサの中のネットワークア
ダプタ装置のシステム構成図である。

【図３】本発明の一実施の形態によるメッセージ受信制
御方式を適用する並列プロセッサの中のネットワークア
ダプタ装置の受信回路のシステム構成図である。

【図４】本発明の一実施の形態によるメッセージ受信制
御方式を適用する並列プロセッサ間の論理的なメッセー
ジ通信路の概念的構成図である。

【図５】本発明の一実施の形態によるメッセージ受信制
御方式を用いて、並列プロセッサ間の論理的なメッセー
ジ通信路上を転送されるメッセージの構成図である。

【図６】本発明の一実施の形態によるメッセージ受信制
御方式における通信制御のために主記憶装置内の主記憶
上に配置される通信制御情報の構成図である。

【図７】本発明の一実施の形態によるメッセージ受信制
御方式における通信制御のために主記憶装置内の主記憶
上に配置される受信制御情報構造体の構成図である。

【図８】本発明の一実施の形態によるメッセージ受信制
御方式における通信制御のために主記憶装置内の主記憶
上に配置される受信制御情報構造体の中のプールページ
制御ワードの構成図である。

【図９】本発明の一実施の形態によるメッセージ受信制
御方式における通信制御のために主記憶装置内の主記憶
上に配置される通信情報の中の通信制御ワードの構成図
である。

【図１０】本発明の一実施の形態によるメッセージ受信
制御方式における受信動作を説明するためのフローチャ
ートである。

【図１１】本発明の第２の実施の形態によるメッセージ
受信制御方式を適用する並列プロセッサの中のネットワ
ークアダプタ装置の受信回路のシステム構成図である。

【図１２】本発明の第２の実施の形態によるメッセージ
受信制御方式を適用する並列プロセッサの中のネットワ
ークアダプタ装置の受信回路の中の連想メモリ回路の構
成図である。

【図１３】本発明の第２の実施の形態によるメッセージ
受信制御方式を適用する並列プロセッサの中の主記憶上
の特定アドレス上のメモリの構成図である。

【符号の説明】

１００…主記憶アクセス回路 １１０…制御線 １２０…アドレス線 １３０…データ線 ２００…送信回路 ２２０…送信制御信号群 ３００…受信回路 ３１０，３１０’…受信制御回路 ３２０…ハッシュ関数回路 ３３０…連想メモリ回路 ３４０…比較回路 ３５０…受信バッファ回路 ３６０…受信制御信号群 ５００…送出信号線 ６００…受信信号線 ＡＤＰ…ネットワークアダプタ装置 Ｅｂｉｔ…有効ビット ＨＰＮ…先頭プールページポインタ ＩＰ…命令処理装置 ＨＲＰ…ＲＣＷ先頭アドレスポインタ ＭＳ…主記憶装置 ＮＤ…ノード ＮＷ…ネットワーク ＰＣＢ…受信バッファ制御情報 ＰＣＷ…プールページ制御ワード ＰＯＯＬ…受信バッファ ＰＰＮ…プールページ番号 ＰＴＥ…プールページ番号変換テーブル ＲＣＷ…受信制御ワード ＲＰＮ…実アドレス番号 ＳＣＵ…主記憶制御装置 ＴＣＢ…通信制御情報 ＴＰＮ…最終プールページポインタ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 プロセッサと主記憶から構成される複数
   のノードを、ネットワークにより接続し、それぞれの上
   記ノードにおいて、オペレーティングシステムの制御下
   でプロセスが実行され、上記ノード間で上記ネットワー
   クを介してプロセス間通信を行い、メッセージを受信す
   る並列プロセッサにおけるメッセージ受信制御方式にお
   いて、 上記主記憶上に常駐し、上記ノードで実行されるプロセ
   スが使用する仮想空間上に、論理アドレス上も実アドレ
   ス上も連続でないプールページにより構成される受信バ
   ッファと、 上記主記憶上に配置され、上記受信バッファを管理する
   受信バッファ制御情報とを有し、 上記メッセージを受信する上記ノードは、受信する上記
   メッセージに含まれる通信制御情報と、上記受信バッフ
   ァ制御情報を用いて、メッセージを受信する上記受信バ
   ッファ上の実アドレスを求めることを特徴とするメッセ
   ージ受信制御方式。
2. 【請求項２】 請求項１記載のメッセージ受信制御方式
   において、さらに、 上記主記憶上に配置され、上記受信バッファ上のアドレ
   スとデータサイズを、メッセージ受信後に求めることが
   可能な情報を記載する受信制御ワードを有し、 この受信制御ワードは、チェインして用意され、 上記受信制御ワードは、チェインすべき次の受信制御ワ
   ードのアドレスを有することを特徴とするメッセージ受
   信制御方式。
3. 【請求項３】 請求項２記載のメッセージ受信制御方式
   において、 上記受信バッファは、論理アドレスページ番号及び実ア
   ドレスページ番号とは独立したプールページ番号とペー
   ジ内オフセットによってアドレス付けされ、 上記受信バッファ制御情報は、上記プールページ番号を
   用いて上記受信バッファを制御するプールページ制御ワ
   ードと、プールページ番号と実アドレスページ番号の対
   応を示すプールページ番号変換テーブルから構成され、 上記メッセージを受信する上記ノードは、上記メッセー
   ジを受信すると、上記プールページ制御ワードから上記
   プールページ番号と上記ページ内オフセットを求め、 更に、上記プールページ制御ワードから求められたプー
   ルページ番号と上記受信メッセージに含まれる上記通信
   制御情報に基づいて、上記プールページ番号変換テーブ
   ルのエントリアドレスを計算して、実アドレスページ番
   号を求め、この実アドレスページ番号と上記ページ内オ
   フセットからメッセージを受信する受信バッファ上の実
   アドレスを求めることを特徴とするメッセージ受信制御
   方式。
4. 【請求項４】 請求項３記載のメッセージ受信制御方式
   において、 上記プールページ制御ワードは、チェインしている第１
   番目の受信制御ワードのアドレス値を保持し、 メッセージ受信時には、プールページ制御ワードから第
   １番目の受信制御ワードのアドレスを求め、メッセージ
   を転送したプールページページ番号とページ内オフセッ
   トをこの受信制御ワードに記録し、 記録を完了すると、上記プールページ制御ワード内のポ
   インタを、チェインした第２番目の受信制御ワードのア
   ドレスに変更することを特徴とするメッセージ受信制御
   方式。
5. 【請求項５】 請求項３記載のメッセージ受信制御方式
   において、 受信側プロセスは、メッセージの受信が完了すると、上
   記受信制御ワードに記録されているプールページ番号，
   ページ内オフセット及びデータサイズを読み出し、 上記プールページ番号変換テーブルを用いて、プールペ
   ージ番号を実アドレスページ番号に変換し、 この実アドレスページ番号と上記ページ内オフセットか
   らユーザーの受信領域の先頭アドレスをもとめ、 上記受信制御ワード内のデータサイズ分のデータを読み
   出して、ユーザーの受信領域に転送することを特徴とす
   るメッセージ受信制御方式。
6. 【請求項６】 請求項３記載のメッセージ受信制御方式
   において、 上記主記憶とシステムバスを介して接続され、上記ネッ
   トワークからメッセージを一旦受信するネットワークア
   ダプタを有し、 このネットワークアダプタは、上記プールページ番号と
   上記受信メッセージの通信制御情報をキーにして、実ア
   ドレスページ番号を出力する連想メモリを有し、 メッセージ受信時には、上記連想メモリを用いて、上記
   プールページ番号に対応する実アドレス番号を求め、 上記連想メモリ上に該当するプールページ番号が登録さ
   れていない場合には、上記主記憶上の上記プールページ
   番号変換テーブルを用いて、上記実アドレスページ番号
   を求めるとともに、プールページ番号と求めた実アドレ
   スページ番号を上記連想メモリに登録することを特徴と
   するメッセージ受信制御方式。
7. 【請求項７】 請求項２記載のメッセージ受信制御方式
   において、 上記各ノードは、論理的通信路の端点にポート識別子を
   有することにより、通信路を一意的とし、 上記各ノードは、上記受信バッファ制御情報と受信制御
   ワードを上記識別子毎に保持し、 メッセージ受信時には、このメッセージ上の送信先ポー
   ト識別子と上記受信バッファ制御情報のプールページ番
   号に基づいて、上記プールページ番号変換テーブルのエ
   ントリアドレスを計算して、実アドレスページ番号を求
   め、この実アドレスページ番号とページ内オフセットか
   らメッセージを受信する受信バッファ上の実アドレスを
   求めることを特徴とするメッセージ受信制御方式。
8. 【請求項８】 請求項７記載のメッセージ受信制御方式
   において、 上記メッセージ上の上記送信先ポート識別子と上記プー
   ルページ番号を引数として、ハッシュ関数により上記プ
   ールページ番号変換テーブルのエントリアドレスを求め
   ることを特徴とするメッセージ受信制御方式。