JPH09167440A - ディスク用信号処理装置 - Google Patents
ディスク用信号処理装置Info
- Publication number
- JPH09167440A JPH09167440A JP32747895A JP32747895A JPH09167440A JP H09167440 A JPH09167440 A JP H09167440A JP 32747895 A JP32747895 A JP 32747895A JP 32747895 A JP32747895 A JP 32747895A JP H09167440 A JPH09167440 A JP H09167440A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- correction
- signal processing
- error detection
- servo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Abstract
(57)【要約】
【課題】 デジタルサーボ処理，誤り検出訂正，オーデ
ィオ信号処理の３つの機能を搭載したＬＳＩにおいて、
ハードウエアの回路規模を縮小する。 【解決手段】 サーボ部２０，誤り検出訂正部２１，オ
ーディオ部２２を共通にＣＰＵバス２３に接続し、サー
ボ制御用のアナログ入力及び出力信号を変換するＡＤ変
換器３０とＤＡ変換器３１でサーボ部を構成し、ガロア
体演算器３３とＥＦＭ復調データ及び誤り訂正データを
記憶するメモリ３２で誤り検出訂正部を構成し、オーデ
ィオデータを記憶するＦＩＦＯレジスタ３４とオーディ
オ信号を出力するＤＡ変換器３５でオーディオ部を構成
し、且つ、各タスク毎に周期的にセットされるサーボフ
ラグＳＲＶＦ，Ｃ１フラグＥＣ１Ｆ，Ｃ２フラグＥＣ２
Ｆ，オーディオフラグＡＵＤＦを設け、ＣＰＵ２４が各
フラグをポーリングして、サーボ，誤り検出訂正シーケ
ンス制御，オーディオ信号処理を時分割処理する。
ィオ信号処理の３つの機能を搭載したＬＳＩにおいて、
ハードウエアの回路規模を縮小する。 【解決手段】 サーボ部２０，誤り検出訂正部２１，オ
ーディオ部２２を共通にＣＰＵバス２３に接続し、サー
ボ制御用のアナログ入力及び出力信号を変換するＡＤ変
換器３０とＤＡ変換器３１でサーボ部を構成し、ガロア
体演算器３３とＥＦＭ復調データ及び誤り訂正データを
記憶するメモリ３２で誤り検出訂正部を構成し、オーデ
ィオデータを記憶するＦＩＦＯレジスタ３４とオーディ
オ信号を出力するＤＡ変換器３５でオーディオ部を構成
し、且つ、各タスク毎に周期的にセットされるサーボフ
ラグＳＲＶＦ，Ｃ１フラグＥＣ１Ｆ，Ｃ２フラグＥＣ２
Ｆ，オーディオフラグＡＵＤＦを設け、ＣＰＵ２４が各
フラグをポーリングして、サーボ，誤り検出訂正シーケ
ンス制御，オーディオ信号処理を時分割処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤ等の光ディス
ク用の信号処理装置に関わり、デジタルサーボ処理機
能、誤り訂正処理機能、及び、オーディオ信号処理機能
の３つの機能を備えたＬＳＩとして好適な信号処理装置
に関する。
ク用の信号処理装置に関わり、デジタルサーボ処理機
能、誤り訂正処理機能、及び、オーディオ信号処理機能
の３つの機能を備えたＬＳＩとして好適な信号処理装置
に関する。
【０００２】
【従来の技術】ＣＤ用の信号処理ＬＳＩとしては、従来
より、デジタルサーボ処理機能、誤り訂正処理機能、及
び、オーディオ信号処理機能の３つの機能を搭載したＬ
ＳＩが開発されていた。この種のＬＳＩは、図５に示す
ように、サーボ部１，誤り検出訂正部５，及び，オーデ
ィオ部１０がほぼ独立して構成されており、サーボ部１
は、サーボ制御入力信号をＡＤ変換するＡＤ変換器２
と、変換されたデジタル信号に基づきサーボ処理を行う
ＣＰＵ３と、処理結果をＤＡ変換してサーボ制御信号と
して送出するＤＡ変換器４より成る。また、誤り検出訂
正部５は、ＥＦＭデコーダ６で復調された復調データと
誤り訂正後のデータ及びエラーフラグを記憶するメモリ
７と、シンドローム演算等の誤り検出訂正のためのガロ
ア体の演算を行うガロア体演算器８と、誤り検出訂正処
理のシーケンス制御を行うシーケンサ９より成る。更
に、オーディオ部１０は、メモリ７から読み出された誤
り訂正後のデータに補間及びミュート処理を施す補間／
ミュート回路１１と、後段に順次接続されたディエンフ
ァシスフィルタ１２及びオーバーサンプリングフィルタ
１３と、オーバーサンプリングフィルタ出力をＤＡ変換
してオーディオ信号として出力するＤＡ変換器１４より
成る。
より、デジタルサーボ処理機能、誤り訂正処理機能、及
び、オーディオ信号処理機能の３つの機能を搭載したＬ
ＳＩが開発されていた。この種のＬＳＩは、図５に示す
ように、サーボ部１，誤り検出訂正部５，及び，オーデ
ィオ部１０がほぼ独立して構成されており、サーボ部１
は、サーボ制御入力信号をＡＤ変換するＡＤ変換器２
と、変換されたデジタル信号に基づきサーボ処理を行う
ＣＰＵ３と、処理結果をＤＡ変換してサーボ制御信号と
して送出するＤＡ変換器４より成る。また、誤り検出訂
正部５は、ＥＦＭデコーダ６で復調された復調データと
誤り訂正後のデータ及びエラーフラグを記憶するメモリ
７と、シンドローム演算等の誤り検出訂正のためのガロ
ア体の演算を行うガロア体演算器８と、誤り検出訂正処
理のシーケンス制御を行うシーケンサ９より成る。更
に、オーディオ部１０は、メモリ７から読み出された誤
り訂正後のデータに補間及びミュート処理を施す補間／
ミュート回路１１と、後段に順次接続されたディエンフ
ァシスフィルタ１２及びオーバーサンプリングフィルタ
１３と、オーバーサンプリングフィルタ出力をＤＡ変換
してオーディオ信号として出力するＤＡ変換器１４より
成る。
【０００３】
【発明が解決しようとする課題】上記３つの機能を搭載
した従来のＬＳＩでは、ＣＰＵを内蔵しているものの、
このＣＰＵはデジタルサーボ処理専用に使用されてお
り、誤り検出訂正のシーケンス制御やオーディオ信号処
理は、ＣＰＵとは独立して設けられた専用のハードウエ
アで全て実現されていた。このため、全体の回路規模が
大きくならざるを得なかった。
した従来のＬＳＩでは、ＣＰＵを内蔵しているものの、
このＣＰＵはデジタルサーボ処理専用に使用されてお
り、誤り検出訂正のシーケンス制御やオーディオ信号処
理は、ＣＰＵとは独立して設けられた専用のハードウエ
アで全て実現されていた。このため、全体の回路規模が
大きくならざるを得なかった。
【０００４】また、このＬＳＩをＣＤーＲＯＭ用として
使用する場合、オーディオ処理は不要となり、従って、
ハードウエアの有効活用ができない。
使用する場合、オーディオ処理は不要となり、従って、
ハードウエアの有効活用ができない。
【０００５】
【課題を解決するための手段】本発明は、ディスクのサ
ーボ制御用の入力信号及び出力信号を各々入力及び出力
する入力端子及び出力端子と、ディスクの再生データに
基づき誤り検出訂正用の演算を行う誤り検出訂正用演算
器と、オーディオ信号を出力するための出力端子と、Ｃ
ＰＵとを備え、該ＣＰＵによって、デジタルサーボ処理
と、誤り検出訂正処理のシーケンス制御と、誤り訂正後
のデータに対するオーディオ信号処理とを時分割処理す
ることを特徴とする。
ーボ制御用の入力信号及び出力信号を各々入力及び出力
する入力端子及び出力端子と、ディスクの再生データに
基づき誤り検出訂正用の演算を行う誤り検出訂正用演算
器と、オーディオ信号を出力するための出力端子と、Ｃ
ＰＵとを備え、該ＣＰＵによって、デジタルサーボ処理
と、誤り検出訂正処理のシーケンス制御と、誤り訂正後
のデータに対するオーディオ信号処理とを時分割処理す
ることを特徴とする。
【０００６】また、本発明では、前記ＣＰＵに接続され
たＣＰＵバスと、該ＣＰＵバスと前記サーボ用の入力端
子及び出力端子との間に各々設けられたＡＤ変換器及び
ＤＡ変換器と、再生データを復調し復調データを前記誤
り検出訂正演算器に送出する復調回路と、該復調データ
及び誤り訂正後のデータを記憶し前記ＣＰＵによりアク
セス可能なメモリと、前記ＣＰＵバスと前記オーディオ
信号用の出力端子との間に設けられた第２のＤＡ変換器
とを、更に備えたことを特徴とする。
たＣＰＵバスと、該ＣＰＵバスと前記サーボ用の入力端
子及び出力端子との間に各々設けられたＡＤ変換器及び
ＤＡ変換器と、再生データを復調し復調データを前記誤
り検出訂正演算器に送出する復調回路と、該復調データ
及び誤り訂正後のデータを記憶し前記ＣＰＵによりアク
セス可能なメモリと、前記ＣＰＵバスと前記オーディオ
信号用の出力端子との間に設けられた第２のＤＡ変換器
とを、更に備えたことを特徴とする。
【０００７】また、本発明では、前記オーディオ信号処
理は、誤り訂正後のデータの補間処理，ミュート処理，
及び，前記第２のＤＡ変換器によりＤＡ変換のためのオ
ーバーサンプリングフィルタ処理を含み、該オーバーサ
ンプリングフィルタ処理結果を一時記憶するＦＩＦＯレ
ジスタを、前記ＣＰＵバスと前記第２のＤＡ変換器との
間に設けたことを特徴とする。
理は、誤り訂正後のデータの補間処理，ミュート処理，
及び，前記第２のＤＡ変換器によりＤＡ変換のためのオ
ーバーサンプリングフィルタ処理を含み、該オーバーサ
ンプリングフィルタ処理結果を一時記憶するＦＩＦＯレ
ジスタを、前記ＣＰＵバスと前記第２のＤＡ変換器との
間に設けたことを特徴とする。
【０００８】また、本発明では、前記デジタルサーボ処
理，誤り検出訂正処理のシーケンス制御，オーディオ信
号処理の各タスク毎に各々独立して周期的にセットされ
る複数のフラグを有し、前記ＣＰＵは該複数のフラグを
ポーリングして各タスクを時分割処理することを特徴と
する。また、本発明では、前記デジタルサーボ処理及び
オーディオ信号処理用の各フラグは所定の周期でセット
され、誤り検出訂正用の前記フラグは、前記誤り検出訂
正用演算器においてシンドロームの演算が終了したとき
セットされることを特徴とする。
理，誤り検出訂正処理のシーケンス制御，オーディオ信
号処理の各タスク毎に各々独立して周期的にセットされ
る複数のフラグを有し、前記ＣＰＵは該複数のフラグを
ポーリングして各タスクを時分割処理することを特徴と
する。また、本発明では、前記デジタルサーボ処理及び
オーディオ信号処理用の各フラグは所定の周期でセット
され、誤り検出訂正用の前記フラグは、前記誤り検出訂
正用演算器においてシンドロームの演算が終了したとき
セットされることを特徴とする。
【０００９】また、本発明では、ディスクの再生速度に
応じて前記所定の周期を変更することを特徴とする。ま
た、本発明では、ディスクがオーディＣＤかＣＤ−ＲＯ
Ｍかを示す識別信号を入力し、該識別信号がＣＤ−ＲＯ
Ｍを示すとき、前記ＣＰＵはデジタルサーボ処理と誤り
検出訂正処理のシーケンス制御のみを時分割処理するこ
とを特徴とする。
応じて前記所定の周期を変更することを特徴とする。ま
た、本発明では、ディスクがオーディＣＤかＣＤ−ＲＯ
Ｍかを示す識別信号を入力し、該識別信号がＣＤ−ＲＯ
Ｍを示すとき、前記ＣＰＵはデジタルサーボ処理と誤り
検出訂正処理のシーケンス制御のみを時分割処理するこ
とを特徴とする。
【００１０】
【発明の実施の形態】図１は、本発明によるＣＤ用信号
処理ＬＳＩの全体構成を示すブロック図であり、サーボ
部２０と、誤り検出訂正部２１と、オーディオ部２２
と、これら３つの回路部分全てが接続されたＣＰＵバス
２３と、ＣＰＵバス２３に接続されたＣＰＵ２４と、Ｃ
ＰＵ２４が処理するプログラムを記憶したプログラムＲ
ＯＭ２５と、ワーク用のＲＡＭ２６と、ＣＤから再生さ
れたＥＦＭ信号を復調するＥＦＭデコーダ２７と、ＣＰ
Ｕバス２３に接続され各種コマンドを入力するコマンド
インターフェース２８とより構成されている。
処理ＬＳＩの全体構成を示すブロック図であり、サーボ
部２０と、誤り検出訂正部２１と、オーディオ部２２
と、これら３つの回路部分全てが接続されたＣＰＵバス
２３と、ＣＰＵバス２３に接続されたＣＰＵ２４と、Ｃ
ＰＵ２４が処理するプログラムを記憶したプログラムＲ
ＯＭ２５と、ワーク用のＲＡＭ２６と、ＣＤから再生さ
れたＥＦＭ信号を復調するＥＦＭデコーダ２７と、ＣＰ
Ｕバス２３に接続され各種コマンドを入力するコマンド
インターフェース２８とより構成されている。
【００１１】サーボ部２０は、サーボ制御入力信号をＡ
Ｄ変換するＡＤ変換器３０と、処理結果をＤＡ変換して
サーボ制御出力信号として送出するＤＡ変換器３１を有
し、これらは従来例の構成２，４と同一である。誤り検
出訂正部２１は、ＥＦＭデコーダ２７で復調された復調
データと誤り訂正後のデータ及びエラーフラグを記憶す
るメモリ３２と、シンドローム演算等の誤り検出訂正の
ためのガロア体の演算を行うガロア体演算器３３を有
し、これらは従来例の構成７，８と同一であるが、従来
例におけるシーケンサ９は存在しない。また、オーディ
オ部２２は、ＣＰＵバス２３に接続され、処理結果を一
旦バッファするためのＦＩＦＯレジスタ３４と、ＦＩＦ
Ｏレジスタ３４から出力される処理結果をＤＡ変換して
オーディオ信号として出力するＤＡ変換器３５を有し、
このＤＡ変換器３５は従来例におけるＤＡ変換器１４と
同一構成である。しかしながら、このオーディオ部２２
には、従来例における補間／ミュート回路１１，ディエ
ンファシスフィルタ１２及びオーバーサンプリングフィ
ルタ１３は設けられていない。
Ｄ変換するＡＤ変換器３０と、処理結果をＤＡ変換して
サーボ制御出力信号として送出するＤＡ変換器３１を有
し、これらは従来例の構成２，４と同一である。誤り検
出訂正部２１は、ＥＦＭデコーダ２７で復調された復調
データと誤り訂正後のデータ及びエラーフラグを記憶す
るメモリ３２と、シンドローム演算等の誤り検出訂正の
ためのガロア体の演算を行うガロア体演算器３３を有
し、これらは従来例の構成７，８と同一であるが、従来
例におけるシーケンサ９は存在しない。また、オーディ
オ部２２は、ＣＰＵバス２３に接続され、処理結果を一
旦バッファするためのＦＩＦＯレジスタ３４と、ＦＩＦ
Ｏレジスタ３４から出力される処理結果をＤＡ変換して
オーディオ信号として出力するＤＡ変換器３５を有し、
このＤＡ変換器３５は従来例におけるＤＡ変換器１４と
同一構成である。しかしながら、このオーディオ部２２
には、従来例における補間／ミュート回路１１，ディエ
ンファシスフィルタ１２及びオーバーサンプリングフィ
ルタ１３は設けられていない。
【００１２】図１に示すＣＰＵ２４は、従来のＣＰＵ３
のようにサーボ処理専用に設けられているものではな
く、サーボ処理と、誤り検出訂正処理のシーケンス制御
と、誤り検出訂正後のオーディオ信号処理の３つのタス
クを時分割に処理し、オーディオ信号処理としては、補
間／ミュート処理，ディエンファシスフィルタ処理及び
オーバーサンプリングフィルタ処理を含む。
のようにサーボ処理専用に設けられているものではな
く、サーボ処理と、誤り検出訂正処理のシーケンス制御
と、誤り検出訂正後のオーディオ信号処理の３つのタス
クを時分割に処理し、オーディオ信号処理としては、補
間／ミュート処理，ディエンファシスフィルタ処理及び
オーバーサンプリングフィルタ処理を含む。
【００１３】また、３つのタスクの時分割処理におい
て、各タスクのサンプリング周波数ＦＳを決定するため
に、サーボフラグＳＲＶＦ，誤り検出Ｃ１フラグＥＣ１
Ｆ及びＣ２フラグＥＣ２Ｆ，オーディオフラグＡＵＤＦ
が各々セットされるフラグレジスタ３６，３７，３８，
３９が設けられており、これらのフラグをＣＰＵ２４が
ポーリングすることにより時分割処理を実現する。サー
ボフラグＳＲＶＦ及びオーディオフラグＡＵＤＦは、各
々対応するタイミング発生器４０，４１により所定の周
期毎にセットされ、誤り検出Ｃ１フラグＥＣ１Ｆ及びＣ
２フラグＥＣ２Ｆは、各々Ｃ１シンドローム及びＣ２シ
ンドロームの計算が終了したときセットされる。
て、各タスクのサンプリング周波数ＦＳを決定するため
に、サーボフラグＳＲＶＦ，誤り検出Ｃ１フラグＥＣ１
Ｆ及びＣ２フラグＥＣ２Ｆ，オーディオフラグＡＵＤＦ
が各々セットされるフラグレジスタ３６，３７，３８，
３９が設けられており、これらのフラグをＣＰＵ２４が
ポーリングすることにより時分割処理を実現する。サー
ボフラグＳＲＶＦ及びオーディオフラグＡＵＤＦは、各
々対応するタイミング発生器４０，４１により所定の周
期毎にセットされ、誤り検出Ｃ１フラグＥＣ１Ｆ及びＣ
２フラグＥＣ２Ｆは、各々Ｃ１シンドローム及びＣ２シ
ンドロームの計算が終了したときセットされる。
【００１４】ところで、コマンドインターフェース２８
には、再生ＣＤがオーディオＣＤかＣＤ−ＲＯＭかの識
別信号Ａ／Ｒと、再生速度を指定する速度信号Ｓが入力
され、速度信号Ｓに応じて切換信号ＳＷを発生する。そ
して、ＣＰＵ２４は再生ＣＤの種類に対応して異なる時
分割処理を実行すると共に、タイミング発生器４０及び
４１は切換信号ＳＷに応じて、サーボフラグＳＲＶＦ及
びオーディオフラグＡＵＤＦをセットする周期を変更す
る。
には、再生ＣＤがオーディオＣＤかＣＤ−ＲＯＭかの識
別信号Ａ／Ｒと、再生速度を指定する速度信号Ｓが入力
され、速度信号Ｓに応じて切換信号ＳＷを発生する。そ
して、ＣＰＵ２４は再生ＣＤの種類に対応して異なる時
分割処理を実行すると共に、タイミング発生器４０及び
４１は切換信号ＳＷに応じて、サーボフラグＳＲＶＦ及
びオーディオフラグＡＵＤＦをセットする周期を変更す
る。
【００１５】以下、ＣＰＵの処理内容を示す図２，３の
フローチャートと、図４，５のタイミングチャートに従
って動作を説明する。まず、識別信号Ａ／Ｒ及び速度信
号Ｓとして、オーディオＣＤ及びノーマル速度を示す信
号が入力されたとすると、タイミング発生器４０及び４
１は図４イ，オに示すように、４４．１KHz毎にサーボ
フラグＳＲＶＦ及びオーディオフラグＡＵＤＦをセット
する。但し、両フラグのセットタイミングには所定の位
相差が設定されている。また、ガロア体演算器３３で
は、メモリ３２から読み出した１フレーム分の復調デー
タについてＣ１シンドローム演算が終了する毎に図４ウ
に示すようにＣ１フラグＥＣ１Ｆがセットされ、Ｃ２シ
ンドローム演算が終了する毎に図４エに示すようにＣ２
フラグＥＣ２Ｆがセットされる。メモリ３２へ１フレー
ム分の復調データが書き込まれるには、４４．１KHzの
サーボフラグＳＲＶＦの６周期分を要するので、Ｃ１フ
ラグＥＣ１Ｆ及びＣ２フラグＥＣ２Ｆは４４．１KHzの
約１／６の７．３５KHz毎にセットされることとなる。
フローチャートと、図４，５のタイミングチャートに従
って動作を説明する。まず、識別信号Ａ／Ｒ及び速度信
号Ｓとして、オーディオＣＤ及びノーマル速度を示す信
号が入力されたとすると、タイミング発生器４０及び４
１は図４イ，オに示すように、４４．１KHz毎にサーボ
フラグＳＲＶＦ及びオーディオフラグＡＵＤＦをセット
する。但し、両フラグのセットタイミングには所定の位
相差が設定されている。また、ガロア体演算器３３で
は、メモリ３２から読み出した１フレーム分の復調デー
タについてＣ１シンドローム演算が終了する毎に図４ウ
に示すようにＣ１フラグＥＣ１Ｆがセットされ、Ｃ２シ
ンドローム演算が終了する毎に図４エに示すようにＣ２
フラグＥＣ２Ｆがセットされる。メモリ３２へ１フレー
ム分の復調データが書き込まれるには、４４．１KHzの
サーボフラグＳＲＶＦの６周期分を要するので、Ｃ１フ
ラグＥＣ１Ｆ及びＣ２フラグＥＣ２Ｆは４４．１KHzの
約１／６の７．３５KHz毎にセットされることとなる。
【００１６】このように各タスク毎のフラグが周期的に
セットされる状況において、ＣＰＵ２４は図２のフロー
チャートに示すように各フラグをポーリングしながら時
分割処理を行う。即ち、ＣＰＵ２４は、まず、図３に示
すサブルーチンＳをコールして、サーボフラグＳＲＶＦ
が１か否か判定し、１でなければこの判定を繰り返し、
１になるとＡＤ変換器３０からのデジタルサーボ制御入
力に対してデジタルサーボ処理（図４アのＳ）を実行す
る。そして、処理後のデジタルサーボ制御出力をＤＡ変
換器３１に送出し、ここでアナログのサーボ制御出力信
号に変換されて出力される。次に、Ｃ１フラグＥＣ１Ｆ
が１か否か判定し、１でなければサブルーチンＡをコー
ルする。このサブルーチンＡにおいては、オーディオフ
ラグＡＵＤＦが１か否か判定し、１でなければこの判定
を繰り返し、１になるとメモリ３２から読み出した誤り
訂正データに対して、上述した補間／ミュート等のオー
ディオ信号処理（図４アのＡ）を実行し、処理後のオー
ディオデータを順次ＦＩＦＯレジスタ３４に送出する。
ＦＩＦＯレジスタ３４に一旦記憶されたオーディオデー
タは、ＤＡ変換器３５によりアナログのオーディオ信号
に変換されて出力される。オーディオ信号処理後は、サ
ブルーチンＳのコールステップへ戻り、サーボフラグＳ
ＲＶＦに応じてサーボ処理（図４アのＳ）を実行する。
セットされる状況において、ＣＰＵ２４は図２のフロー
チャートに示すように各フラグをポーリングしながら時
分割処理を行う。即ち、ＣＰＵ２４は、まず、図３に示
すサブルーチンＳをコールして、サーボフラグＳＲＶＦ
が１か否か判定し、１でなければこの判定を繰り返し、
１になるとＡＤ変換器３０からのデジタルサーボ制御入
力に対してデジタルサーボ処理（図４アのＳ）を実行す
る。そして、処理後のデジタルサーボ制御出力をＤＡ変
換器３１に送出し、ここでアナログのサーボ制御出力信
号に変換されて出力される。次に、Ｃ１フラグＥＣ１Ｆ
が１か否か判定し、１でなければサブルーチンＡをコー
ルする。このサブルーチンＡにおいては、オーディオフ
ラグＡＵＤＦが１か否か判定し、１でなければこの判定
を繰り返し、１になるとメモリ３２から読み出した誤り
訂正データに対して、上述した補間／ミュート等のオー
ディオ信号処理（図４アのＡ）を実行し、処理後のオー
ディオデータを順次ＦＩＦＯレジスタ３４に送出する。
ＦＩＦＯレジスタ３４に一旦記憶されたオーディオデー
タは、ＤＡ変換器３５によりアナログのオーディオ信号
に変換されて出力される。オーディオ信号処理後は、サ
ブルーチンＳのコールステップへ戻り、サーボフラグＳ
ＲＶＦに応じてサーボ処理（図４アのＳ）を実行する。
【００１７】Ｃ１フラグＥＣ１Ｆの判定において１であ
るときは、誤り検出訂正のシーケンス制御を開始し、ガ
ロア体演算器３３と共にＣ１シンドロームに基づく１回
目の誤り検出訂正処理（図４アのＥＣ１）を実行する。
この誤り検出訂正処理後、サブルーチンＡをコールして
オーディオフラグＡＵＤＦに応じたオーディオ信号処理
（図４アのＡ）を実行し、次に、サブルーチンＳをコー
ルしてサーボフラグＳＲＶＦに応じたサーボ処理（図４
アのＳ）を実行する。更には、Ｃ１シンドロームに基づ
く２回目の誤り検出訂正処理（図４アのＥＣ１’）を実
行し、実行後サブルーチンＡのコールによりオーディオ
信号処理（図４アのＡ）を実行する。つまり、Ｃ１シン
ドロームに基づく誤り検出訂正処理は、ＥＣ１とＥＣ
１’で２分割して実行される。
るときは、誤り検出訂正のシーケンス制御を開始し、ガ
ロア体演算器３３と共にＣ１シンドロームに基づく１回
目の誤り検出訂正処理（図４アのＥＣ１）を実行する。
この誤り検出訂正処理後、サブルーチンＡをコールして
オーディオフラグＡＵＤＦに応じたオーディオ信号処理
（図４アのＡ）を実行し、次に、サブルーチンＳをコー
ルしてサーボフラグＳＲＶＦに応じたサーボ処理（図４
アのＳ）を実行する。更には、Ｃ１シンドロームに基づ
く２回目の誤り検出訂正処理（図４アのＥＣ１’）を実
行し、実行後サブルーチンＡのコールによりオーディオ
信号処理（図４アのＡ）を実行する。つまり、Ｃ１シン
ドロームに基づく誤り検出訂正処理は、ＥＣ１とＥＣ
１’で２分割して実行される。
【００１８】この後、サーボ処理に続いてＣ２フラグＥ
Ｃ２Ｆが１か否か判定し、１でなければサブルーチンＡ
をコールして戻り、１であればＣ２シンドロームに基づ
く１回目の誤り検出訂正処理（図４アのＥＣ２）を実行
する。以降は、サブルーチンＡ，Ｓのコールを順次繰り
返しながら、Ｃ２シンドロームに基づく２回目，３回
目，４回目の誤り検出訂正処理（図４アのＥＣ２'，Ｅ
Ｃ２''，ＥＣ２'''）を実行する。つまり、Ｃ２シンド
ロームに基づく誤り検出訂正処理は、ＥＣ２，ＥＣ
２'，ＥＣ２''，ＥＣ２'''１’で４分割して実行され、
誤り検出訂正処理全体としては、合計６分割で１フレー
ム分の処理が行われることとなる。
Ｃ２Ｆが１か否か判定し、１でなければサブルーチンＡ
をコールして戻り、１であればＣ２シンドロームに基づ
く１回目の誤り検出訂正処理（図４アのＥＣ２）を実行
する。以降は、サブルーチンＡ，Ｓのコールを順次繰り
返しながら、Ｃ２シンドロームに基づく２回目，３回
目，４回目の誤り検出訂正処理（図４アのＥＣ２'，Ｅ
Ｃ２''，ＥＣ２'''）を実行する。つまり、Ｃ２シンド
ロームに基づく誤り検出訂正処理は、ＥＣ２，ＥＣ
２'，ＥＣ２''，ＥＣ２'''１’で４分割して実行され、
誤り検出訂正処理全体としては、合計６分割で１フレー
ム分の処理が行われることとなる。
【００１９】以上のように、各フラグＳＲＶＦ，ＥＣ１
Ｆ，ＥＣ２Ｆ，ＡＵＤＦに基づき、ＣＰＵ２４は、デジ
タルサーボ処理，誤り検出訂正のシーケンス制御，オー
ディオ信号処理の３つのタスクを時分割処理する。次
に、識別信号Ａ／Ｒ及び速度信号Ｓとして、ＣＤ−ＲＯ
Ｍ及び４倍速を示す信号が入力された場合の動作につい
て、図５を参照しながら説明する。
Ｆ，ＥＣ２Ｆ，ＡＵＤＦに基づき、ＣＰＵ２４は、デジ
タルサーボ処理，誤り検出訂正のシーケンス制御，オー
ディオ信号処理の３つのタスクを時分割処理する。次
に、識別信号Ａ／Ｒ及び速度信号Ｓとして、ＣＤ−ＲＯ
Ｍ及び４倍速を示す信号が入力された場合の動作につい
て、図５を参照しながら説明する。
【００２０】この場合、再生速度の変更に応じてタイミ
ング発生器４０は、図５イに示すように、４４．１KHz
の２倍の８８．２KHz毎にサーボフラグＳＲＶＦをセッ
トする。また、Ｃ１フラグＥＣ１Ｆ及びＣ２フラグＥＣ
２Ｆは、Ｃ１及びＣ２シンドロームの演算が各々終了す
る毎に図５ウ，エに示すようにセットされ、その周期は
サーボフラグＳＲＶＦの３周期分となり、約２９．４KH
z毎にセットされることとなる。
ング発生器４０は、図５イに示すように、４４．１KHz
の２倍の８８．２KHz毎にサーボフラグＳＲＶＦをセッ
トする。また、Ｃ１フラグＥＣ１Ｆ及びＣ２フラグＥＣ
２Ｆは、Ｃ１及びＣ２シンドロームの演算が各々終了す
る毎に図５ウ，エに示すようにセットされ、その周期は
サーボフラグＳＲＶＦの３周期分となり、約２９．４KH
z毎にセットされることとなる。
【００２１】更に、ＣＤ−ＲＯＭの再生の場合は、オー
ディオ処理は不要となるのでオーディオフラグＡＵＤＦ
のセットは行われず、ＣＰＵ２４は、フラグＳＲＶＦ，
ＥＣ１Ｆ，ＥＣ２Ｆ，に基づき、デジタルサーボ処理，
誤り検出訂正のシーケンス制御の２つのタスクのみを時
分割処理する。即ち、オーディオＣＤの再生時に比べ、
デジタルサーボ処理と誤り検出訂正のシーケンス制御の
ための時間配分が増加して、これらの処理が効率的に実
行されることとなる。この場合、１フレーム分の誤り検
出訂正全体の処理は、図５アに示すようにＥＣ１，ＥＣ
２，ＥＣ２’で３分割処理される。
ディオ処理は不要となるのでオーディオフラグＡＵＤＦ
のセットは行われず、ＣＰＵ２４は、フラグＳＲＶＦ，
ＥＣ１Ｆ，ＥＣ２Ｆ，に基づき、デジタルサーボ処理，
誤り検出訂正のシーケンス制御の２つのタスクのみを時
分割処理する。即ち、オーディオＣＤの再生時に比べ、
デジタルサーボ処理と誤り検出訂正のシーケンス制御の
ための時間配分が増加して、これらの処理が効率的に実
行されることとなる。この場合、１フレーム分の誤り検
出訂正全体の処理は、図５アに示すようにＥＣ１，ＥＣ
２，ＥＣ２’で３分割処理される。
【００２２】
【発明の効果】本発明によれば、デジタルサーボ処理機
能，誤り検出訂正機能，及び，オーディオ信号処理機能
の３つの機能を搭載した信号処理装置をＬＳＩ化した場
合、ハードウエアの回路規模を大幅に縮小できる。更
に、ＣＤ−ＲＯＭを再生するときは、デジタルサーボ処
理と誤り検出訂正のシーケンス制御にＣＰＵを専有でき
るので、ディスクの高速再生時のソフトウエア効率を向
上できる。
能，誤り検出訂正機能，及び，オーディオ信号処理機能
の３つの機能を搭載した信号処理装置をＬＳＩ化した場
合、ハードウエアの回路規模を大幅に縮小できる。更
に、ＣＤ−ＲＯＭを再生するときは、デジタルサーボ処
理と誤り検出訂正のシーケンス制御にＣＰＵを専有でき
るので、ディスクの高速再生時のソフトウエア効率を向
上できる。
【図１】本発明によるＣＤ用信号処理ＬＳＩの構成を示
すブロック図である。
すブロック図である。
【図２】本発明におけるＣＰＵの処理内容を示すフロー
チャートである。
チャートである。
【図３】本発明におけるサブルーチンの処理内容を示す
フローチャートである。
フローチャートである。
【図４】本発明におけるオーディオＣＤ再生時の動作を
説明するためのタイミングチャートである。
説明するためのタイミングチャートである。
【図５】本発明におけるＣＤ−ＲＯＭ再生時の動作を説
明するためのタイミングチャートである。
明するためのタイミングチャートである。
【図６】従来のＣＤ用信号処理ＬＳＩの構成を示すブロ
ック図である。
ック図である。
１，２０ サーボ部 ２，３０ ＡＤ変換器 ３，２４ ＣＰＵ ４，３１ ＤＡ変換器 ５，２１ 誤り検出訂正部 ６，２７ ＥＦＭデコーダ ７，３２ メモリ ８，３３ ガロア体演算器 ９ シーケンサ １０，２２ オーディオ部 １１ 補間／ミュート回路 １２ ディエンファシスフィルタ １３ オーバーサンプリングフィルタ １４，３５ ＤＡ変換器 ２８ コマンドインターフェース ３４ ＦＩＦＯレジスタ ３６，３７，３８，３９ フラグレジスタ ４０，４１ タイミング発生器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/18 ５２０ 9558−5Ｄ Ｇ１１Ｂ 20/18 ５２０Ｅ ５７２ 9558−5Ｄ ５７２Ｃ 9558−5Ｄ ５７２Ｆ ５７４ 9558−5Ｄ ５７４Ｅ 21/10 8524−5Ｄ 21/10 Ｊ
Claims (7)
- 【請求項１】 ディスクのサーボ制御用の入力信号及び
出力信号を各々入力及び出力する入力端子及び出力端子
と、ディスクの再生データに基づき誤り検出訂正用の演
算を行う誤り検出訂正用演算器と、オーディオ信号を出
力するための出力端子と、ＣＰＵとを備え、該ＣＰＵに
よって、デジタルサーボ処理と、誤り検出訂正処理のシ
ーケンス制御と、誤り訂正後のデータに対するオーディ
オ信号処理とを時分割処理することを特徴とするディス
ク用信号処理装置。 - 【請求項２】 前記ＣＰＵに接続されたＣＰＵバスと、
該ＣＰＵバスと前記サーボ用の入力端子及び出力端子と
の間に各々設けられたＡＤ変換器及びＤＡ変換器と、再
生データを復調し復調データを前記誤り検出訂正演算器
に送出する復調回路と、該復調データ及び誤り訂正後の
データを記憶し前記ＣＰＵによりアクセス可能なメモリ
と、前記ＣＰＵバスと前記オーディオ信号用の出力端子
との間に設けられた第２のＤＡ変換器とを、更に備えた
ことを特徴とする請求項１記載のディスク用信号処理装
置。 - 【請求項３】 前記オーディオ信号処理は、誤り訂正後
のデータの補間処理，ミュート処理，及び，前記第２の
ＤＡ変換器によりＤＡ変換のためのオーバーサンプリン
グフィルタ処理を含み、該オーバーサンプリングフィル
タ処理結果を一時記憶するＦＩＦＯレジスタを、前記Ｃ
ＰＵバスと前記第２のＤＡ変換器との間に設けたことを
特徴とする請求項２記載のディスク用信号処理装置。 - 【請求項４】 前記デジタルサーボ処理，誤り検出訂正
処理のシーケンス制御，オーディオ信号処理の各タスク
毎に各々独立して周期的にセットされる複数のフラグを
有し、前記ＣＰＵは該複数のフラグをポーリングして各
タスクを時分割処理することを特徴とする請求項１記載
のディスク用信号処理装置。 - 【請求項５】 前記デジタルサーボ処理及びオーディオ
信号処理用の各フラグは所定の周期でセットされ、誤り
検出訂正用の前記フラグは、前記誤り検出訂正用演算器
においてシンドロームの演算が終了したときセットされ
ることを特徴とする請求項４記載のディスク再生用信号
処理装置。 - 【請求項６】 ディスクの再生速度に応じて前記所定の
周期を変更することを特徴とする請求項５記載のディス
ク再生用信号処理装置。 - 【請求項７】 ディスクがオーディＣＤかＣＤ−ＲＯＭ
かを示す識別信号を入力し、該識別信号がＣＤ−ＲＯＭ
を示すとき、前記ＣＰＵはデジタルサーボ処理と誤り検
出訂正処理のシーケンス制御のみを時分割処理すること
を特徴とする請求項１記載のディスク再生用信号処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32747895A JPH09167440A (ja) | 1995-12-15 | 1995-12-15 | ディスク用信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32747895A JPH09167440A (ja) | 1995-12-15 | 1995-12-15 | ディスク用信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167440A true JPH09167440A (ja) | 1997-06-24 |
Family
ID=18199612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32747895A Pending JPH09167440A (ja) | 1995-12-15 | 1995-12-15 | ディスク用信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09167440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301206B1 (en) | 1997-10-11 | 2001-10-09 | Nec Corporation | Optical disc drive apparatus and optical disc drive control method |
-
1995
- 1995-12-15 JP JP32747895A patent/JPH09167440A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301206B1 (en) | 1997-10-11 | 2001-10-09 | Nec Corporation | Optical disc drive apparatus and optical disc drive control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3106774B2 (ja) | デジタル音場創生装置 | |
| JP2742512B2 (ja) | ミニディスクの時間換算方法 | |
| JPH09167440A (ja) | ディスク用信号処理装置 | |
| JPH11133991A (ja) | デジタル信号処理装置及び標本化周波数の切り替え時の制御方法 | |
| JPH09167367A (ja) | ディスク用信号処理装置 | |
| EP0376342B1 (en) | Data processing apparatus for electronic musical instruments | |
| JP3152156B2 (ja) | 楽音発生システム、楽音発生装置および楽音発生方法 | |
| JP3781171B2 (ja) | 楽音発生方法 | |
| JPH10134374A (ja) | ディスク用信号処理装置 | |
| JP2576614B2 (ja) | 処理装置 | |
| JP3036417B2 (ja) | 信号処理装置 | |
| JPS6025100A (ja) | 波形記憶装置 | |
| JP3855409B2 (ja) | 信号処理装置 | |
| JP3518357B2 (ja) | 楽音生成方法、楽音生成装置及び楽音生成処理プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP2956550B2 (ja) | 楽音発生装置および楽音発生方法 | |
| JP3022186B2 (ja) | デジタル信号処理装置 | |
| JPH0719246B2 (ja) | デジタル信号処理装置 | |
| JPH0718235Y2 (ja) | オーディオ再生装置 | |
| JP2677062B2 (ja) | 時系列データの編集装置 | |
| JP2766191B2 (ja) | デジタル信号処理装置及び信号処理方法 | |
| JPH09266433A (ja) | 信号処理装置 | |
| JPH0896512A (ja) | Ｃｄプレーヤ | |
| JP3005987B2 (ja) | デジタル信号処理装置 | |
| JPH02179696A (ja) | 処理装置 | |
| JP2931013B2 (ja) | カラオケ装置 |