JPS6025100A - 波形記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、差分記憶方式により記憶回路に差分の２進デ
ータを記憶し、こ−れを再現する比較的小規模で構成可
能な波形記憶装置に関するものである。

（背景技術） アナログ信号の波形を符号化して記憶回路に記憶する波
形記憶装置は、アナログディジタル変換器、データ処理
転送回路、記憶回路、ディジタルアナログ変換回路等で
構成するのが一般的であった。又、デルタ変調方式によ
り構成される波形記憶装置においても、その処理方式は
、専用回路を作成して、処理方式を固定化するのが一般
的であった。従って、装置の処理方式を変えるためには
専用回路を変更ｊる必要があり、装置としての柔軟性は
乏しかった。又、上記の専用回路を集積回路化する場合
等を除いて、構成に必要とされる素子が多くなる欠点か
あった。

（発明の課題） 本発明の目的は、これらの欠点を解決するため、マイク
ロプロセンサー等の演算処理用素子を利用する事で、差
分記憶方式の波形記憶装置を小規模で構成し、且つ装置
の処理方式、をマイクロプロセッサ−を制御するソフト
ウェア−により行なわせろ事で、装置の処理方式に柔軟
性を持たせる事を可能とすることにある。

本発明の装置は次９ごとき特徴を有する。

ｔＯＶ形記憶の処理方式は、マイクロプロセンサーを制
御するソフトウェア自身が負担する事。

（２＋　Ｍ形記憶の処理方式をソフトウェアが負担する
ために処理方式の変更が容易であり、システムとしての
柔軟性がある事。

（３）入力アナログ信号を処理するアナログディジタル
変換回路などの周辺回路を持たず、全体の回路構成が少
ない事。

（４）入力アナログ信号のアナログディジタル変換動作
は、マイクロプロセッサ−及び、それを制御するソフト
ウェアで構成されるフィードバンク系の中に含まれる事
。

（５）入力アナログ信号に対する差分データ記憶及び演
算処理は、マイクロプロセンサーにより行なわれるため
、入力アナログ信号周期は、マイクロプロセッサ−自身
の処理速度で規定される。

（発明の構成および作用） 第１図と第２図は、本発明の実施例であって、第１図は
簡単なブロック図、第２図は詳細なブロック図である。

ａはマイクロプロセッサ−に周期的割込みを与えるため
の割込み発生用タイマー、ｂは演算処理及びメモリーへ
データ転送用のマイクロプロセッサ−１Ｃは波形記憶方
式のアルゴリズム格納用の読み出し専用メモＩＪ−１ｄ
ｋＸ差分データ格納用メモリー、ｅは前値データ保持及
び差分データ入力用の汎用入出力素子、ｆは８ビツトの
ディジタル値をアナログ値に変換するためのラダー型抵
抗ネットワーク、ｇは入力アナログ信号と前値保持デー
タを比較する比較器である。ｈは記憶すべきアナログ波
形を印加するアナログ信号入力用の端子、１は記憶され
たアナログ波形を再現して出力させるためのアナログ信
号出力用の端子である。Ｊはマイクロプロセッサ−が供
給するアドレスバス、ｋはマイクロプロセッサ−とデー
タの送受を行なうためのデータバスである。

以下この装置の動作について説明する。この実施例は比
較器が２個の回路構成をとるものである。

第２図においてａは、ｂの演算、データ転送用マイクロ
プロセンサーに周期的に割込みを与えるための割込み発
生用タイマーであり、入力アナログ信号に対する差分デ
ータの演算処理及び差分データの格納用メモリへの転送
レエ、マイクロプロセッサ−の割込み処理プログラムで
丁べて処理される。

ａの割込み発生用タイマーで、割込み要求が生じると、
ｂのマイクロプロセッサ−は、ｅの汎用入出力素子の８
ビツト出力γ、δからｆのラダー型抵抗ネットワークを
通して生成された前値の保持データ値、即ち、ｇの比較
器のＢ点、Ｄ点の値と１１のアナログ信号入力端子に印
加されているアナログ信号値、即ち、ｇの比較器のＡ点
、０点との比較値、即ち、α、及びβをｋのデータバス
を通して読み込む。

次に、読み込まれた差分データ２ビツトα、及びβは、
ｋのデータバスを通してｄの差分データ格納角メモリー
へ転送される事で、差分データα及びβが格納される。

次に差分データα及びβと前値保持データを利用してｂ
のマイクロプロセッサ−は、次にγ及びδに出力すべき
保持データを演算する。この演算には、通常デルタ変調
方式のアルゴリズムを使用するが、そのアルゴリズムは
、Ｃの読み出し専用メモリーに格納されているので、Ｃ
の読み出し専用メモリーの内容を異なったアルゴリズム
に変更する事で、単一型のデルタ変調、２重積分型のデ
ルタ変調など種々の方式が可能となる。

ｂのマイクロプロセッサ−で演算された保持データは、
ｅの汎用入出力素子で保持される。ａによる次の割込み
要求時−９上記の保持データとその時点でのアナログ信
号入力端子りからのアナログ入力信号がｇの比較器で比
較される事により、次の差分データがα及びβに生成さ
れる。この処理をａのタイマー割込み要求ごとに実行す
る事で、ｄの差分データ格納用メモリーに差分データを
蓄積する方式がこの装置の基本動作であり、システム全
体としてフィードバック系を形成している。

ｄの差分データ格納用メモリーに蓄積された差分テーク
を再現するためには、Ｃの読み出し専用メモリーに格納
されている演算アルゴリズムに従ってｂのマイクロプロ
セッサ−を動作させその演算結果をａのタイマー割込み
ごとにｅの汎用入出力素子のδに出力する事で゛実現で
きる。

第３図は、実施例の動作を説明するだめのグラフであり
、（１）、（２）とも横軸は、時間軸、縦軸は振幅を表
わしている。ａは、比較器に入力するアナログ信号波形
、ｂは、各サンプル時の前値テーク値、Ｃは、ａ−ｂの
値、即ち、差分データである。

波形記憶装置の差分テーク生成のメカニズムは、種々の
方法が考えられるが、単一型デルタ変調方式の場合、１
１番目のサンプル時点の差分テークｃＣ，］〕を決定づ
−るのに、ｎの時点の入力信号値ａ　（ｎ）及び１〕−
１の時点の前値データ値、ｂ（ｎ−１）を使用する。支
、２重積分型デルタ変調方式の場合、Ｃ（６）を決定す
るのに、ａｃ！］〕、ｂ　Ｃｎ、−１）以外にｆｉ−２
時点の前値データ値、即ち、ｂ（ｎ、−２）を使用して
方式を決定する。差分データＣ（６）を決定するのに、
Ｉ］−１時点以外にｎ−２，１１−３と前サンプル、前
々サンプルのデータを多く使用する程、入力波形によｔ
近い波形として記憶可能であり、波形のグラニーラー雑
音は、軽減できるが、前値データｃ〔ｎ〕を演算するた
めの時間が多くががり、使用する入力アナログ信号の周
波数帯域が限定される事になる。

以上説明したように、この波形記憶装置は比較的小規模
の回路構成で装置として機能し、又、波形記憶の処理方
式なソフトウェアが負担するため、処理方式の変更が容
易に行なえシステムとして柔軟性がある等の利点がある
。

又、この実施例では、差分データ入力回路、前値テーク
保持回路及び比較器を２組有する実施例であるが、上記
の３要素を２組有する事で入力アナログ信号に対する比
較レベルが２レベルとなり上記３要素が１組の場合の比
較レベルがルベルに比較して入力信号に対する波形の追
従性が向上するので、追従領域におけるグラニュラ−雑
音の軽減が可能となる。−組に上記の３要素がｎ組とな
ると、１回の割込み処理で生成される差分データがｎビ
ットとなるので、ｎの値が増大すると、入力信号に対す
る追従性は向上し、グラニュラ−雑音の低減は、期待で
きるが、差分テーク蓄積用のメモリーが増大し、且つ、
演算処理時間がより長くなり、入カイｇ号周波数が低下
するので、ｎの値は、必要に応じて決定する事か望まし
い。一般的に言って、音声合成等を目的とした、低周波
領域ではｎ＝２〜３が良いと言える。

（発明の効果） 本発明は、比較的小規模の回路構成で装置として機能し
、又、波形記憶の処理方式をソフトウェアが負担するた
め、処理方式の変更が容易に行なえシステムとして柔軟
性がある。

現在、汎用のマイクロプロセッサ−の平均１命令実行時
間は１〜５マイクロ秒であるので、記憶すべき入力ブナ
ログ信号１周期をｌＯ〜１００回程度サンプリング可能
な低周技領域、即ち、音声、音響分野等については、有
効に利用する事ができる。

【図面の簡単な説明】

第１図と第２図は本発明の実施例のブロック図、第３図
は動作説明図である。 符号の説明；第１図及び第２図 ａ・・・割込み発生用タイマー ｂ・・・マイクロプロセッサ− Ｃ・・・処理アルゴリズム格納用読み出し専用メモリー ｄ・・・差分データ蓄積用メモ＋７− ｅ・・・前値データ保持及び差分テーク入力用の汎用入
出力素子 ｆ・・ラダー型抵抗ネットワーク ｇ・・・比較器 １】・・・信号入力用端子 ビ・・信号出力用端子 Ｊ・・・々イクロブロセンサーのアドレス出力用線ｋ・
・・マイクロプロセッサーのデータ人出力用線符号の説
明；第３図 ａ・・・入力信号波形 ｂ・・・前値保持データ値 Ｃ・・・差分′データ ａ　（、］）は、１１１番のサンプル時の久方信号値１
）　［ｒ＋）は、１１番目のサンプル時の前値保持デー
タ値 ｂ（ｎ−］）は、１１１１１番のサンプル時の前値保持
データ値 Ｃ〔１１〕は、ｎ番目のサンプル時の差分データ値特許
出願人 沖電気工業株式会社 特許出願代理人 弁理士　山　本　恵　−

Claims (1)

【特許請求の範囲】
1. 入力信号と前値データにより生成される差分データを記
   憶回路に記憶し、記憶された差分データを合成１−ろこ
   とにより元の入力信号を再現する波形記憶装置において
   、入力信号と前値データを比較する比較器と、ディジタ
   ル値をアナログ値に変換するラダー型抵抗ネットワーク
   と、上記比較器から出力されろ差分データを記憶する記
   憶回路と、差分データの記憶回路への転送、演算処理を
   行なうマイクロプロセッサ−と、該マイクロフロセッサ
   ーに周期的割込みを与えるための割込み発生用タイマと
   、前値データ保持及び差分データ入力用の汎用入出力素
   子と、上記マイクロプロセッサ−の処理アルゴリズム格
   納用メモリを備えたことを特徴とする波形記憶装置。