JPH09172006A - 半導体素子の素子分離膜の形成方法 - Google Patents
半導体素子の素子分離膜の形成方法Info
- Publication number
- JPH09172006A JPH09172006A JP8309271A JP30927196A JPH09172006A JP H09172006 A JPH09172006 A JP H09172006A JP 8309271 A JP8309271 A JP 8309271A JP 30927196 A JP30927196 A JP 30927196A JP H09172006 A JPH09172006 A JP H09172006A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- oxide film
- pattern
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の素子分離膜の形成方法を提供す
る。 【解決手段】半導体基板の全面に緩衝用の酸化膜を形成
し、前記緩衝用の酸化膜上に酸化防止膜を形成し、この
酸化防止膜をパタニングして不活性領域の前記緩衝用の
酸化膜を露出させるホ−ルを有する酸化防止膜パタ−ン
を形成し、このホ−ルを通して露出した緩衝用の酸化膜
を湿式食刻することにより前記酸化防止膜パタ−ンと半
導体基板との間にアンダ−カットを形成し、結果物の基
板全面に耐酸化性物質層を形成し、酸化防止膜パタ−ン
の上部及び側壁部と不活性領域に形成された耐酸化性物
質層を取り除くことによりアンダ−カットに耐酸化性物
質層パタ−ンを残し、結果物の基板を酸化雰囲気にさら
して不活性領域に素子分離膜を形成する。活性領域の縁
部にオキシナイトライド膜パタ−ンを形成した後に素子
分離膜を形成するためバ−ズビ−クの発生が低減し、酸
化防止膜を緩衝用の酸化膜に対する食刻選択性に優れる
物質で形成することにより半導体基板の損傷が低減す
る。
る。 【解決手段】半導体基板の全面に緩衝用の酸化膜を形成
し、前記緩衝用の酸化膜上に酸化防止膜を形成し、この
酸化防止膜をパタニングして不活性領域の前記緩衝用の
酸化膜を露出させるホ−ルを有する酸化防止膜パタ−ン
を形成し、このホ−ルを通して露出した緩衝用の酸化膜
を湿式食刻することにより前記酸化防止膜パタ−ンと半
導体基板との間にアンダ−カットを形成し、結果物の基
板全面に耐酸化性物質層を形成し、酸化防止膜パタ−ン
の上部及び側壁部と不活性領域に形成された耐酸化性物
質層を取り除くことによりアンダ−カットに耐酸化性物
質層パタ−ンを残し、結果物の基板を酸化雰囲気にさら
して不活性領域に素子分離膜を形成する。活性領域の縁
部にオキシナイトライド膜パタ−ンを形成した後に素子
分離膜を形成するためバ−ズビ−クの発生が低減し、酸
化防止膜を緩衝用の酸化膜に対する食刻選択性に優れる
物質で形成することにより半導体基板の損傷が低減す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に係り、特に半導体基板の活性領域の損傷を防止し
つつ、バ−ズビ−ク（bird′s beak）を低減することの
できる半導体素子の素子分離膜の形成方法に関する。
方法に係り、特に半導体基板の活性領域の損傷を防止し
つつ、バ−ズビ−ク（bird′s beak）を低減することの
できる半導体素子の素子分離膜の形成方法に関する。
【０００２】
【従来の技術】半導体素子の製造において、素子と素子
を電気的に分離させる素子分離膜の形成方法としては、
一般に局部的酸化（以下、ＬＯＣＯＳという）方式が多
用されている。
を電気的に分離させる素子分離膜の形成方法としては、
一般に局部的酸化（以下、ＬＯＣＯＳという）方式が多
用されている。
【０００３】ＬＯＣＯＳ方式で素子分離膜を形成する場
合には、バ−ズビ−クが発生する問題が生ずる。バ−ズ
ビ−クとは、素子分離膜を形成するための酸化工程にお
いて、酸化原子の一部が活性領域まで浸透することによ
り形成された鳥の嘴状の絶縁体である。半導体素子の高
集積化に伴い、素子間を分離するための分離領域は徐々
に小さくなる。これにより、バ−ズビ−クは素子の高集
積化の邪魔をする大きな要因となる。したがって、バ−
ズビ−クの発生を抑えるための様々な方法が提案されて
いる。
合には、バ−ズビ−クが発生する問題が生ずる。バ−ズ
ビ−クとは、素子分離膜を形成するための酸化工程にお
いて、酸化原子の一部が活性領域まで浸透することによ
り形成された鳥の嘴状の絶縁体である。半導体素子の高
集積化に伴い、素子間を分離するための分離領域は徐々
に小さくなる。これにより、バ−ズビ−クは素子の高集
積化の邪魔をする大きな要因となる。したがって、バ−
ズビ−クの発生を抑えるための様々な方法が提案されて
いる。
【０００４】そのうち、一つの方法は素子分離膜の形成
のための酸化工程において、半導体基板と窒化膜とのス
トレスを緩和するために形成する緩衝膜として、酸化物
の代わりにオキシナイトライドを用いる方法である。
のための酸化工程において、半導体基板と窒化膜とのス
トレスを緩和するために形成する緩衝膜として、酸化物
の代わりにオキシナイトライドを用いる方法である。
【０００５】図１Ａ乃至図１Ｄは、従来の素子分離膜の
形成方法を説明する断面図である。
形成方法を説明する断面図である。
【０００６】半導体基板１０の全面に酸化緩衝用のオキ
シナイトライド膜１２を形成した後に、このオキシナイ
トライド膜１２上に酸化防止用の窒化膜１４を形成する
（図１Ａ参照）。
シナイトライド膜１２を形成した後に、このオキシナイ
トライド膜１２上に酸化防止用の窒化膜１４を形成する
（図１Ａ参照）。
【０００７】次に、素子分離膜が形成される領域、即
ち、不活性領域Ｃ上に形成されている窒化膜１４を食刻
して、この不活性領域上のオキシナイトライド膜１２を
露出させるホ−ル１を有する窒化膜パタ−ン１４ａを形
成した後に、この窒化膜パタ−ン１４ａを食刻マスクと
して不活性領域Ｃのオキシナイトライド膜１２を食刻す
ることによりオキシナイトライド膜パタ−ン１２ａを形
成する（図１Ｂ参照）。
ち、不活性領域Ｃ上に形成されている窒化膜１４を食刻
して、この不活性領域上のオキシナイトライド膜１２を
露出させるホ−ル１を有する窒化膜パタ−ン１４ａを形
成した後に、この窒化膜パタ−ン１４ａを食刻マスクと
して不活性領域Ｃのオキシナイトライド膜１２を食刻す
ることによりオキシナイトライド膜パタ−ン１２ａを形
成する（図１Ｂ参照）。
【０００８】次いで、結果物の基板を酸化雰囲気に露出
させることにより不活性領域に素子分離膜１６を形成す
る（図１Ｃ参照）。
させることにより不活性領域に素子分離膜１６を形成す
る（図１Ｃ参照）。
【０００９】図１Ｄは、半導体基板１０上に積層された
物質層（即ち、窒化膜パタ−ン１４ａ（図１Ｃ参照）及
びオキシナイトライド膜パタ−ン１２ａ（図１Ｃ参
照））を取り除いた後の断面図である。
物質層（即ち、窒化膜パタ−ン１４ａ（図１Ｃ参照）及
びオキシナイトライド膜パタ−ン１２ａ（図１Ｃ参
照））を取り除いた後の断面図である。
【００１０】バ−ズビ−クの発生を低減するため、半導
体基板１０と窒化膜１４との間にオキシナイトライド膜
を用いる従来の方法によれば、ストレス緩和用の酸化膜
に浸透するバ−ズビ−クの発生を著しく低減できるが、
半導体基板の表面を損傷させることがある。
体基板１０と窒化膜１４との間にオキシナイトライド膜
を用いる従来の方法によれば、ストレス緩和用の酸化膜
に浸透するバ−ズビ−クの発生を著しく低減できるが、
半導体基板の表面を損傷させることがある。
【００１１】以下、半導体基板の表面を損傷させる原因
を詳しく説明する。オキシナイトライド膜１２に対する
窒化膜１４の食刻選択比は酸化膜に対する窒化膜の食刻
選択比より低い。したがって、不活性領域のオキシナイ
トライド膜を露出させるために窒化膜１４を食刻すると
き（図１Ｂ参照）、窒化膜１４の下部に形成されている
オキシナイトライド膜も共に取り除かれる。これによ
り、このオキシナイトライド膜の下部の半導体基板（図
１ＢのＡ部分）に欠陥が発生する。
を詳しく説明する。オキシナイトライド膜１２に対する
窒化膜１４の食刻選択比は酸化膜に対する窒化膜の食刻
選択比より低い。したがって、不活性領域のオキシナイ
トライド膜を露出させるために窒化膜１４を食刻すると
き（図１Ｂ参照）、窒化膜１４の下部に形成されている
オキシナイトライド膜も共に取り除かれる。これによ
り、このオキシナイトライド膜の下部の半導体基板（図
１ＢのＡ部分）に欠陥が発生する。
【００１２】さらに、素子分離膜１６を形成した後に、
素子分離膜を形成するために積層された物質層を取り除
くとき（図１Ｄ参照）、オキシナイトライド膜に対する
窒化膜の食刻選択比が低いため、活性領域の半導体基板
（Ｂ部分）に欠陥が発生する。
素子分離膜を形成するために積層された物質層を取り除
くとき（図１Ｄ参照）、オキシナイトライド膜に対する
窒化膜の食刻選択比が低いため、活性領域の半導体基板
（Ｂ部分）に欠陥が発生する。
【００１３】
【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされたものであり、素子分離膜の形成の際の
バ−ズビ−クの発生を低減し、また、半導体基板の表面
の損傷を防止するための半導体素子の素子分離膜の形成
方法を提供することを目的とする。
に鑑みてなされたものであり、素子分離膜の形成の際の
バ−ズビ−クの発生を低減し、また、半導体基板の表面
の損傷を防止するための半導体素子の素子分離膜の形成
方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に本発明による素子分離膜の形成方法は、（ａ）半導体
基板の不活性領域に隣接する活性領域の縁部に耐酸化性
物質層パタ−ンを形成する工程と、（ｂ）前記不活性領
域に素子分離膜を形成する工程とを含むことを特徴とす
る。
に本発明による素子分離膜の形成方法は、（ａ）半導体
基板の不活性領域に隣接する活性領域の縁部に耐酸化性
物質層パタ−ンを形成する工程と、（ｂ）前記不活性領
域に素子分離膜を形成する工程とを含むことを特徴とす
る。
【００１５】本発明において、前記（ａ）工程は、（ａ
１）半導体基板の全面に緩衝用の酸化膜を形成し、前記
緩衝用の酸化膜上に酸化防止膜を形成する工程と、（ａ
２）前記酸化防止膜をパタニングすることにより不活性
領域の前記緩衝用の酸化膜を露出させるホ−ルを有する
酸化防止膜パタ−ンを形成する工程と、（ａ３）前記ホ
−ルを通して露出された前記緩衝用の酸化膜を湿式食刻
することにより前記酸化防止膜パタ−ンと半導体基板と
の間にアンダ−カットを形成する工程と、（ａ４）前記
（ａ３）工程により得られた結果物の基板全面に耐酸化
性物質層を形成する工程と、（ａ５）前記酸化防止膜パ
タ−ンの上部及び側壁部と不活性領域上に形成された前
記耐酸化性物質層を取り除くことにより前記アンダ−カ
ットに耐酸化性物質層パタ−ンを形成する工程を含むこ
とを特徴とする。
１）半導体基板の全面に緩衝用の酸化膜を形成し、前記
緩衝用の酸化膜上に酸化防止膜を形成する工程と、（ａ
２）前記酸化防止膜をパタニングすることにより不活性
領域の前記緩衝用の酸化膜を露出させるホ−ルを有する
酸化防止膜パタ−ンを形成する工程と、（ａ３）前記ホ
−ルを通して露出された前記緩衝用の酸化膜を湿式食刻
することにより前記酸化防止膜パタ−ンと半導体基板と
の間にアンダ−カットを形成する工程と、（ａ４）前記
（ａ３）工程により得られた結果物の基板全面に耐酸化
性物質層を形成する工程と、（ａ５）前記酸化防止膜パ
タ−ンの上部及び側壁部と不活性領域上に形成された前
記耐酸化性物質層を取り除くことにより前記アンダ−カ
ットに耐酸化性物質層パタ−ンを形成する工程を含むこ
とを特徴とする。
【００１６】ここで、前記耐酸化性物質層パタ−ンはオ
キシナイトライドよりなることが望ましい。
キシナイトライドよりなることが望ましい。
【００１７】さらに、前記目的を達成するために本発明
による素子分離膜の形成方法は、（ａ）半導体基板の全
面に緩衝用の酸化膜を形成する工程と、（ｂ）前記緩衝
用の酸化膜上に酸化防止膜を形成する工程と、（ｃ）前
記酸化防止膜をパタニングすることにより不活性領域の
前記緩衝用の酸化膜を露出させるホ−ルを有する酸化防
止膜パタ−ンを形成する工程と、（ｄ）前記ホ−ルを通
して露出された前記緩衝用の酸化膜を湿式食刻すること
により前記酸化防止膜パタ−ンと半導体基板との間にア
ンダ−カットを形成する工程と、（ｅ）前記（ｄ）工程
により得られた結果物の基板全面に耐酸化性物質層を形
成する工程と、（ｆ）前記酸化防止膜パタ−ンの上部及
び側壁部と不活性領域に形成されている前記耐酸化性物
質層を取り除くことにより前記アンダ−カットに耐酸化
性物質層パタ−ンを残す工程と、（ｇ）前記（ｆ）工程
の結果物の基板を酸化雰囲気に露出させることにより前
記不活性領域に素子分離膜を形成する段階とを含むこと
を特徴とする。
による素子分離膜の形成方法は、（ａ）半導体基板の全
面に緩衝用の酸化膜を形成する工程と、（ｂ）前記緩衝
用の酸化膜上に酸化防止膜を形成する工程と、（ｃ）前
記酸化防止膜をパタニングすることにより不活性領域の
前記緩衝用の酸化膜を露出させるホ−ルを有する酸化防
止膜パタ−ンを形成する工程と、（ｄ）前記ホ−ルを通
して露出された前記緩衝用の酸化膜を湿式食刻すること
により前記酸化防止膜パタ−ンと半導体基板との間にア
ンダ−カットを形成する工程と、（ｅ）前記（ｄ）工程
により得られた結果物の基板全面に耐酸化性物質層を形
成する工程と、（ｆ）前記酸化防止膜パタ−ンの上部及
び側壁部と不活性領域に形成されている前記耐酸化性物
質層を取り除くことにより前記アンダ−カットに耐酸化
性物質層パタ−ンを残す工程と、（ｇ）前記（ｆ）工程
の結果物の基板を酸化雰囲気に露出させることにより前
記不活性領域に素子分離膜を形成する段階とを含むこと
を特徴とする。
【００１８】本発明において、前記（ｄ）工程の後に、
湿式食刻により露出された半導体基板の表面にパッド酸
化膜を形成する段階をさらに含むことが望ましく、前記
パッド酸化膜は２０Å〜８０Å程度の厚さに形成するこ
とが望ましい。
湿式食刻により露出された半導体基板の表面にパッド酸
化膜を形成する段階をさらに含むことが望ましく、前記
パッド酸化膜は２０Å〜８０Å程度の厚さに形成するこ
とが望ましい。
【００１９】本発明において、前記酸化防止膜は前記緩
衝用の酸化膜に対する食刻選択性に優れる物質、例えば
窒化膜で形成することが望ましい。
衝用の酸化膜に対する食刻選択性に優れる物質、例えば
窒化膜で形成することが望ましい。
【００２０】本発明において、前記耐酸化性物質層を部
分的に取り除く前記（ｆ）工程は湿式食刻で行うことが
望ましい。
分的に取り除く前記（ｆ）工程は湿式食刻で行うことが
望ましい。
【００２１】本発明において、前記耐酸化性物質層はオ
キシナイトライドよりなることが望ましい。
キシナイトライドよりなることが望ましい。
【００２２】
【発明の実施の形態】以下、添付図面に基づいて本発明
の実施の形態を詳しく説明する。
の実施の形態を詳しく説明する。
【００２３】図２Ａ乃至図２Ｅは、本発明の第１の実施
の形態に係る素子分離膜の形成方法を説明する断面図で
ある。
の形態に係る素子分離膜の形成方法を説明する断面図で
ある。
【００２４】図２Ａは、緩衝用の酸化膜２２及び酸化防
止膜２４を形成する工程を示す。具体的には、先ず、半
導体基板２０の全面に酸化物を成長させることにより緩
衝用の酸化膜２２を形成する。その後、緩衝用の酸化膜
２２上に窒化物のような耐酸化物質を塗布することによ
り酸化防止膜２４を形成する。
止膜２４を形成する工程を示す。具体的には、先ず、半
導体基板２０の全面に酸化物を成長させることにより緩
衝用の酸化膜２２を形成する。その後、緩衝用の酸化膜
２２上に窒化物のような耐酸化物質を塗布することによ
り酸化防止膜２４を形成する。
【００２５】この工程において、緩衝用の酸化膜２２は
１６０Å程度の厚さに形成することが好ましい。また、
酸化防止膜２４は、例えば、化学気相蒸着法により１５
００Å程度の厚さに形成することが好ましい。
１６０Å程度の厚さに形成することが好ましい。また、
酸化防止膜２４は、例えば、化学気相蒸着法により１５
００Å程度の厚さに形成することが好ましい。
【００２６】図２Ｂは、活性領域と不活性領域との境界
部分にアンダ−カット（ＵＣ）を形成する工程を示す。
具体的には、酸化防止膜２４を部分的に食刻することに
より、不活性領域（Ｄ）上の緩衝用の酸化膜２２を露出
させるホ−ル１を有する酸化防止膜パタ−ン２４ａを形
成する。その後、ホ−ル１を通して露出された緩衝用の
酸化膜２２を湿式食刻することにより、酸化防止膜パタ
−ン２４ａと半導体基板２０との間にアンダ−カット
（ＵＣ）を形成する。
部分にアンダ−カット（ＵＣ）を形成する工程を示す。
具体的には、酸化防止膜２４を部分的に食刻することに
より、不活性領域（Ｄ）上の緩衝用の酸化膜２２を露出
させるホ−ル１を有する酸化防止膜パタ−ン２４ａを形
成する。その後、ホ−ル１を通して露出された緩衝用の
酸化膜２２を湿式食刻することにより、酸化防止膜パタ
−ン２４ａと半導体基板２０との間にアンダ−カット
（ＵＣ）を形成する。
【００２７】本実施の形態では、酸化防止膜２４を緩衝
用の酸化膜２２に対する食刻選択性に優れる物質（例え
ば、窒化物）で形成し、酸化防止膜を食刻する際に緩衝
用の酸化膜２２を食刻阻止層（Stop-layer）として用い
る。したがって、酸化防止膜を食刻する際に、緩衝用の
酸化膜も共に食刻されて半導体基板の表面が損傷される
従来の問題は発生しない。さらに、アンダ−カット（Ｕ
Ｃ）は、不活性領域（Ｄ）と活性領域（不活性領域以外
の領域：Ｅ）との境界部分に形成されるが、これは湿式
食刻の際に、不活性領域（Ｄ）上の緩衝用の酸化膜が取
り除かれると共に、不活性領域と活性領域との境界部分
に形成されている緩衝用の酸化膜も取り除かれるからで
ある。湿式食刻は周知のように等方性食刻の一種であ
る。
用の酸化膜２２に対する食刻選択性に優れる物質（例え
ば、窒化物）で形成し、酸化防止膜を食刻する際に緩衝
用の酸化膜２２を食刻阻止層（Stop-layer）として用い
る。したがって、酸化防止膜を食刻する際に、緩衝用の
酸化膜も共に食刻されて半導体基板の表面が損傷される
従来の問題は発生しない。さらに、アンダ−カット（Ｕ
Ｃ）は、不活性領域（Ｄ）と活性領域（不活性領域以外
の領域：Ｅ）との境界部分に形成されるが、これは湿式
食刻の際に、不活性領域（Ｄ）上の緩衝用の酸化膜が取
り除かれると共に、不活性領域と活性領域との境界部分
に形成されている緩衝用の酸化膜も取り除かれるからで
ある。湿式食刻は周知のように等方性食刻の一種であ
る。
【００２８】アンダ−カット（ＵＣ）を形成するための
湿式食刻は、例えば、１分当たりの酸化膜の食刻率が１
２００Åの緩衝用の酸化食刻液（Buffered Oxide Etcha
nt;ＢＯＥ）を用いて１０秒間行う。このような条件の
工程によれば、アンダ−カット（ＵＣ）は約２００Å〜
３００Å程度の深さ（即ち、図２Ｂのような横側方向の
長さ）に形成することができる。
湿式食刻は、例えば、１分当たりの酸化膜の食刻率が１
２００Åの緩衝用の酸化食刻液（Buffered Oxide Etcha
nt;ＢＯＥ）を用いて１０秒間行う。このような条件の
工程によれば、アンダ−カット（ＵＣ）は約２００Å〜
３００Å程度の深さ（即ち、図２Ｂのような横側方向の
長さ）に形成することができる。
【００２９】図２Ｃは、アンダ−カット（図２Ｂの“Ｕ
Ｃ”参照）が形成された結果物の基板全面に、例えば３
０００Å程度の厚さにオキシナイトライドを蒸着するこ
とにより、オキシナイトライド膜２６を形成した後の断
面図である。この際、オキシナイトライドは、アンダ−
カットを完全に埋め込むように蒸着すべきである。
Ｃ”参照）が形成された結果物の基板全面に、例えば３
０００Å程度の厚さにオキシナイトライドを蒸着するこ
とにより、オキシナイトライド膜２６を形成した後の断
面図である。この際、オキシナイトライドは、アンダ−
カットを完全に埋め込むように蒸着すべきである。
【００３０】図２Ｄは、アンダ−カットにのみオキシナ
イトライド膜が残るように、酸化防止膜パタ−ン２４ａ
の上部及び側壁部と不活性領域上に形成されたオキシナ
イトライド膜を取り除いた後の断面図である。以下で
は、アンダ−カットに残るオキシナイトライド膜のこと
を”埋め込まれた（plugged)オキシナイトライド膜”２
６ａと称する。
イトライド膜が残るように、酸化防止膜パタ−ン２４ａ
の上部及び側壁部と不活性領域上に形成されたオキシナ
イトライド膜を取り除いた後の断面図である。以下で
は、アンダ−カットに残るオキシナイトライド膜のこと
を”埋め込まれた（plugged)オキシナイトライド膜”２
６ａと称する。
【００３１】埋め込まれたオキシナイトライド膜２６ａ
は、例えば、１分当たりのオキシナイトライド膜の食刻
率が約６０Å〜９０Å程度のＢＯＥを用いて湿式食刻を
３分間行うことにより形成される。
は、例えば、１分当たりのオキシナイトライド膜の食刻
率が約６０Å〜９０Å程度のＢＯＥを用いて湿式食刻を
３分間行うことにより形成される。
【００３２】図２Ｅは、図２Ｄに示す結果物を酸化雰囲
気に露出させることにより不活性領域に素子分離膜２８
を形成した後の断面図である。
気に露出させることにより不活性領域に素子分離膜２８
を形成した後の断面図である。
【００３３】通常のＬＯＣＯＳ方式で素子分離膜を形成
する場合、活性領域に浸透する形状のバ−ズビ−クは、
埋め込まれたオキシナイトライド膜２６ａにより、その
生成が防止される。これは耐酸化性物質よりなる埋め込
まれたオキシナイトライド膜２６ａが緩衝用の酸化膜２
２に酸素が浸透することを防止するからである。
する場合、活性領域に浸透する形状のバ−ズビ−クは、
埋め込まれたオキシナイトライド膜２６ａにより、その
生成が防止される。これは耐酸化性物質よりなる埋め込
まれたオキシナイトライド膜２６ａが緩衝用の酸化膜２
２に酸素が浸透することを防止するからである。
【００３４】素子分離膜２８は、例えば３５００Å程度
の厚さに形成する。
の厚さに形成する。
【００３５】素子分離膜２８を形成した後に酸化防止膜
パタ−ン２４ａ（図２参照）を取り除く際に、緩衝用の
酸化膜２２は食刻阻止層として用いられる。これは、図
２Ｂの説明で述べたように、酸化防止膜パタ−ン２４ａ
は、緩衝用の酸化膜２２に対する食刻選択性に優れる物
質で形成されているからである。したがって、酸化防止
膜パタ−ンを取り除く際に緩衝用の酸化膜も共に食刻さ
れて半導体基板の表面を損傷させる従来の問題は発生し
ない。
パタ−ン２４ａ（図２参照）を取り除く際に、緩衝用の
酸化膜２２は食刻阻止層として用いられる。これは、図
２Ｂの説明で述べたように、酸化防止膜パタ−ン２４ａ
は、緩衝用の酸化膜２２に対する食刻選択性に優れる物
質で形成されているからである。したがって、酸化防止
膜パタ−ンを取り除く際に緩衝用の酸化膜も共に食刻さ
れて半導体基板の表面を損傷させる従来の問題は発生し
ない。
【００３６】図３Ａ乃至図３Ｅは、本発明の第２の実施
の形態に係る素子分離膜の形成方法を説明する断面図で
ある。
の形態に係る素子分離膜の形成方法を説明する断面図で
ある。
【００３７】本実施の形態では、図２Ｂを参照して説明
した方法と同様の方法でアンダ−カット（ＵＣ）を形成
した後（図３Ａ参照）に、アンダ−カット（ＵＣ）と、
酸化防止膜２４ａにより露出された半導体基板の表面
に、例えば２０Å〜８０Å程度の厚さを有するパッド酸
化膜３０を形成する（図３Ｂ参照）。次いで、図２Ｃを
参照して説明した方法と同様の方法でオキシナイトライ
ド膜２６を形成する（図３Ｃ参照）。その後、酸化防止
膜パタ−ン２４ａの上部及び側壁部と不活性領域のパッ
ド酸化膜上に形成されているオキシナイトライド膜を湿
式食刻で取り除いてアンダ−カットに埋め込まれたオキ
シナイトライド膜２６ｂを形成する（図３Ｄ参照）。次
いで、図３Ｄに示す結果物の基板を酸化雰囲気に露出さ
せることにより素子分離膜３２を形成する。
した方法と同様の方法でアンダ−カット（ＵＣ）を形成
した後（図３Ａ参照）に、アンダ−カット（ＵＣ）と、
酸化防止膜２４ａにより露出された半導体基板の表面
に、例えば２０Å〜８０Å程度の厚さを有するパッド酸
化膜３０を形成する（図３Ｂ参照）。次いで、図２Ｃを
参照して説明した方法と同様の方法でオキシナイトライ
ド膜２６を形成する（図３Ｃ参照）。その後、酸化防止
膜パタ−ン２４ａの上部及び側壁部と不活性領域のパッ
ド酸化膜上に形成されているオキシナイトライド膜を湿
式食刻で取り除いてアンダ−カットに埋め込まれたオキ
シナイトライド膜２６ｂを形成する（図３Ｄ参照）。次
いで、図３Ｄに示す結果物の基板を酸化雰囲気に露出さ
せることにより素子分離膜３２を形成する。
【００３８】以上のように、本発明の実施の形態に係る
素子分離膜の形成方法によれば、活性領域と不活性領域
との境界部分にオキシナイトライド膜を形成して素子分
離膜を形成するための酸化工程において、活性領域に形
成されている緩衝用の酸化膜に酸素原子が浸透すること
を防止することにより、バ−ズビ−クの発生を防止する
ことができる。また、酸化防止膜を緩衝用の酸化膜に対
する食刻選択性に優れる物質で形成することにより、半
導体基板の表面損傷も防止することができる。
素子分離膜の形成方法によれば、活性領域と不活性領域
との境界部分にオキシナイトライド膜を形成して素子分
離膜を形成するための酸化工程において、活性領域に形
成されている緩衝用の酸化膜に酸素原子が浸透すること
を防止することにより、バ−ズビ−クの発生を防止する
ことができる。また、酸化防止膜を緩衝用の酸化膜に対
する食刻選択性に優れる物質で形成することにより、半
導体基板の表面損傷も防止することができる。
【００３９】本発明は、上記の特定の実施の形態に限定
されず、本発明の属する技術分野における通常の知識を
持つ者により様々な変形が可能なのは明らかである。
されず、本発明の属する技術分野における通常の知識を
持つ者により様々な変形が可能なのは明らかである。
【００４０】
【発明の効果】本発明に拠れば、素子分離膜の形成の際
のバ−ズビ−クの発生を低減し、また、半導体基板の表
面の損傷を防止することができる。
のバ−ズビ−クの発生を低減し、また、半導体基板の表
面の損傷を防止することができる。
【００４１】
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】従来の素子分離膜の形成方法を説明する断面
図である。
図である。
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】本発明の第１の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
の形成方法を説明するための断面図である。
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】本発明の第２の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
の形成方法を説明するための断面図である。
１ ホール １０ 半導体基板 １２ オキシナイトライド膜 １２ａ オキシナイトライド膜パターン １４ 窒化膜 １４ａ 窒化膜パターン ２０ 半導体基板 ２２ 酸化膜 ２４ 酸化防止膜 ２４ａ 酸化防止膜パターン ２６，２６ｂ オキシナイトライド膜 ３０ パッド酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 申賢哲 大韓民国ソウル特別市松坡区文井洞103− 23番地
Claims (10)
- 【請求項１】 （ａ）半導体基板の不活性領域に隣接す
る活性領域の縁部に耐酸化性物質層パタ−ンを形成する
工程と、 （ｂ）前記不活性領域に素子分離膜を形成する工程と、 を含むことを特徴とする半導体素子の素子分離膜の形成
方法。 - 【請求項２】 前記（ａ）工程は、 （ａ１）半導体基板の全面に緩衝用の酸化膜を形成し、
該緩衝用の酸化膜上に酸化防止膜を形成する工程と、 （ａ２）前記酸化防止膜をパタニングすることにより、
不活性領域上の前記緩衝用の酸化膜を露出させるホ−ル
を有する酸化防止膜パタ−ンを形成する工程と、 （ａ３）前記ホ−ルを通して、露出した前記緩衝用の酸
化膜を湿式食刻することにより、前記酸化防止膜パタ−
ンと半導体基板との間にアンダ−カットを形成する工程
と、 （ａ４）前記（ａ３）工程により得られた結果物の基板
全面に耐酸化性物質層を形成する工程と、 （ａ５）前記酸化防止膜パタ−ンの上部及び側壁部と不
活性領域上に形成された前記耐酸化性物質層を取り除く
ことにより、前記アンダ−カットに耐酸化性物質層パタ
−ンを形成する工程と、 を含むことを特徴とする請求項１に記載の半導体素子の
素子分離膜の形成方法。 - 【請求項３】 前記耐酸化性物質層パタ−ンはオキシナ
イトライドよりなることを特徴とする請求項１に記載の
半導体素子の素子分離膜の形成方法。 - 【請求項４】 （ａ）半導体基板の全面に緩衝用の酸化
膜を形成する工程と、 （ｂ）前記緩衝用の酸化膜上に酸化防止膜を形成する工
程と、 （ｃ）前記酸化防止膜をパタニングすることにより、不
活性領域の前記緩衝用の酸化膜を露出させるホ−ルを有
する酸化防止膜パタ−ンを形成する工程と、 （ｄ）前記ホ−ルを通して、露出した前記緩衝用の酸化
膜を湿式食刻することにより、前記酸化防止膜パタ−ン
と半導体基板との間にアンダ−カットを形成する工程
と、 （ｅ）前記（ｄ）工程により得られた結果物の基板全面
に耐酸化性物質層を形成する工程と、 （ｆ）前記酸化防止膜パタ−ンの上部及び側壁部と不活
性領域上に形成された前記耐酸化性物質層を取り除くこ
とにより、前記アンダ−カットに耐酸化性物質層パタ−
ンを残す工程と、 （ｇ）前記（ｆ）工程の結果物の基板を酸化雰囲気に露
出させることにより、前記不活性領域に素子分離膜を形
成する工程と、 を含むことを特徴とする半導体素子の素子分離膜の形成
方法。 - 【請求項５】 前記（ｄ）工程の後に、湿式食刻により
露出された半導体基板の表面にパッド酸化膜を形成する
工程をさらに含むことを特徴とする請求項４に記載の半
導体素子の素子分離膜の形成方法。 - 【請求項６】 前記パッド酸化膜は、２０Å〜８０Å程
度の厚さに形成することを特徴とする請求項５に記載の
半導体素子の素子分離膜の形成方法。 - 【請求項７】 前記酸化防止膜は、前記緩衝用の酸化膜
に対する食刻選択性に優れる物質で形成することを特徴
とする請求項４に記載の半導体素子の素子分離膜の形成
方法。 - 【請求項８】 前記酸化防止膜は窒化膜で形成すること
を特徴とする請求項７に記載の半導体素子の素子分離膜
の形成方法。 - 【請求項９】 前記耐酸化性物質層を部分的に取り除く
前記（ｆ）工程は、湿式食刻で行うことを特徴とする請
求項４に記載の半導体素子の素子分離膜の形成方法。 - 【請求項１０】 前記耐酸化性物質層はオキシナイトラ
イドよりなることを特徴とする請求項４に記載の半導体
素子の素子分離膜の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-44268 | 1995-11-28 | ||
| KR1019950044268A KR0165483B1 (ko) | 1995-11-28 | 1995-11-28 | 반도체소자의 소자분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172006A true JPH09172006A (ja) | 1997-06-30 |
Family
ID=19436057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8309271A Withdrawn JPH09172006A (ja) | 1995-11-28 | 1996-11-20 | 半導体素子の素子分離膜の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09172006A (ja) |
| KR (1) | KR0165483B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440266B1 (ko) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 필드 산화막 형성 방법 |
-
1995
- 1995-11-28 KR KR1019950044268A patent/KR0165483B1/ko not_active Expired - Fee Related
-
1996
- 1996-11-20 JP JP8309271A patent/JPH09172006A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR0165483B1 (ko) | 1999-02-01 |
| KR970030643A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470783A (en) | Method for integrated circuit device isolation | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| EP0424018A2 (en) | Integrated circuit field isolation process | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| US6013560A (en) | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate | |
| KR0165483B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100567026B1 (ko) | 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법 | |
| JPH0338733B2 (ja) | ||
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| JP2703905B2 (ja) | 半導体装置のアイソレーション形成方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| EP0687001B1 (en) | Device isolation method for a semiconductor device | |
| KR950012543B1 (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR100196422B1 (ko) | 반도체장치의 소자분리 영역의 형성방법 | |
| JPH088245A (ja) | 半導体装置の製造方法 | |
| KR100190053B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100209217B1 (ko) | 반도체 소자 분리 방법 | |
| KR100419877B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JPH1070186A (ja) | 半導体装置の素子分離膜形成方法 | |
| JPH02116131A (ja) | 半導体装置の製造方法 | |
| KR20000065984A (ko) | 반도체 장치의 트렌치 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |