JPH09172021A - 半導体装置、半導体装置の製造方法及び実装方法 - Google Patents
半導体装置、半導体装置の製造方法及び実装方法Info
- Publication number
- JPH09172021A JPH09172021A JP7349355A JP34935595A JPH09172021A JP H09172021 A JPH09172021 A JP H09172021A JP 7349355 A JP7349355 A JP 7349355A JP 34935595 A JP34935595 A JP 34935595A JP H09172021 A JPH09172021 A JP H09172021A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- chip
- conductive member
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体装置上に設けられた各バンプと基板の対
応する各ランドとの接合の信頼性が低い問題があつた。 【解決手段】半導体装置（１０）の一面（１０Ａ）に形
成された複数の電極（１０Ｂ）上にそれぞれ所定の導電
部材（１２′）を供給し、各電極（１０Ｂ）上にそれぞ
れ供給された各導電部材（１２′）を錐形状（１２）に
成型する。これにより、半導体装置（１０）の電極（１
０Ｂ）間ピツチが小さい場合でも、当該半導体装置（１
０）を基板（１１）上に実装した際、半導体装置（１
０）の各バンプ（１２）を基板（１１）の対応する電極
（１１Ａ）に確実に接合させることができるので接続不
良を防止することができ、かくして基板上への実装の信
頼性を向上し得る半導体装置、当該半導体装置の製造方
法及び信頼性を向上し得る実装方法を実現することがで
きる。
応する各ランドとの接合の信頼性が低い問題があつた。 【解決手段】半導体装置（１０）の一面（１０Ａ）に形
成された複数の電極（１０Ｂ）上にそれぞれ所定の導電
部材（１２′）を供給し、各電極（１０Ｂ）上にそれぞ
れ供給された各導電部材（１２′）を錐形状（１２）に
成型する。これにより、半導体装置（１０）の電極（１
０Ｂ）間ピツチが小さい場合でも、当該半導体装置（１
０）を基板（１１）上に実装した際、半導体装置（１
０）の各バンプ（１２）を基板（１１）の対応する電極
（１１Ａ）に確実に接合させることができるので接続不
良を防止することができ、かくして基板上への実装の信
頼性を向上し得る半導体装置、当該半導体装置の製造方
法及び信頼性を向上し得る実装方法を実現することがで
きる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術（図６及び図７） 発明が解決しようとする課題（図８） 課題を解決するための手段 発明の実施の形態（図１〜図５） 発明の効果
【０００２】
【発明の属する技術分野】本発明は半導体装置、半導体
装置の製造方法及び実装方法に関し、例えばベアチツプ
型のＩＣチツプに適用して好適なものである。
装置の製造方法及び実装方法に関し、例えばベアチツプ
型のＩＣチツプに適用して好適なものである。
【０００３】
【従来の技術】近年、電子機器の小型化に伴い、基板へ
の電子部品の高密度実装技術が注目されている。この種
の高密度実装技術として、例えばＩＣチツプをモールド
せずに裸のまま基板上に実装する方法（以下、これをベ
アチツプ実装方法と呼ぶ）が提案され、実施されてい
る。
の電子部品の高密度実装技術が注目されている。この種
の高密度実装技術として、例えばＩＣチツプをモールド
せずに裸のまま基板上に実装する方法（以下、これをベ
アチツプ実装方法と呼ぶ）が提案され、実施されてい
る。
【０００４】実際上このようなベアチツプ実装方法とし
て例えばフリツプチツプ実装法があり、このフリツプチ
ツプ実装法として例えば異方性導電膜を介してＩＣチツ
プと基板とを直接接続するものがある。この異方性導電
膜を用いるフリツプチツプ実装法では、以下の手順によ
りＩＣチツプを基板上に実装している。
て例えばフリツプチツプ実装法があり、このフリツプチ
ツプ実装法として例えば異方性導電膜を介してＩＣチツ
プと基板とを直接接続するものがある。この異方性導電
膜を用いるフリツプチツプ実装法では、以下の手順によ
りＩＣチツプを基板上に実装している。
【０００５】すなわち図６（Ａ）に示すように、例えば
めつき法やボールボンデイング法を用いてＩＣチツプ１
に設けられた各パツド１Ａ上に金（Ａｕ）やはんだ等で
表面が平坦なバンプ２を形成すると共に、基板３上に形
成された各ランド３Ａを覆うように異方性導電膜４を所
定の厚さに形成する。続いて図６（Ｂ）に示すように、
ＩＣチツプ１のパツド１Ａが形成されている回路面１Ｂ
を基板３のランド３Ａが設けられている回路面３Ｂ側に
対向させてＩＣチツプ１を異方性導電膜４に位置決めし
てマウントした後、各バンプ２が異方性導電膜４に埋め
込まれるようにＩＣチツプ１を所定の圧力で基板３に押
し当てることにより、ＩＣチツプ１を基板３上に実装す
る。
めつき法やボールボンデイング法を用いてＩＣチツプ１
に設けられた各パツド１Ａ上に金（Ａｕ）やはんだ等で
表面が平坦なバンプ２を形成すると共に、基板３上に形
成された各ランド３Ａを覆うように異方性導電膜４を所
定の厚さに形成する。続いて図６（Ｂ）に示すように、
ＩＣチツプ１のパツド１Ａが形成されている回路面１Ｂ
を基板３のランド３Ａが設けられている回路面３Ｂ側に
対向させてＩＣチツプ１を異方性導電膜４に位置決めし
てマウントした後、各バンプ２が異方性導電膜４に埋め
込まれるようにＩＣチツプ１を所定の圧力で基板３に押
し当てることにより、ＩＣチツプ１を基板３上に実装す
る。
【０００６】ここで異方性導電膜４は例えばエポキシ樹
脂等の樹脂中に５〜20〔μｍ〕程度の導電性粒子（Ａｕ
等）が分散されてなる導電材料であり、ＩＣチツプ１と
基板３によつて挟み込まれた方向だけに導電性を示すも
のであり、基板３に平行な方向には導電性を示さないも
のである。従つて図７に示すように、異方性導電膜４中
に存在する導電性粒子４ＡによつてＩＣチツプ１及び基
板３のそれぞれ対応するバンプ２及びランド３Ａが電気
的に接合され、これによりＩＣチツプ１と基板３とが電
気的に接続されるようになされている。
脂等の樹脂中に５〜20〔μｍ〕程度の導電性粒子（Ａｕ
等）が分散されてなる導電材料であり、ＩＣチツプ１と
基板３によつて挟み込まれた方向だけに導電性を示すも
のであり、基板３に平行な方向には導電性を示さないも
のである。従つて図７に示すように、異方性導電膜４中
に存在する導電性粒子４ＡによつてＩＣチツプ１及び基
板３のそれぞれ対応するバンプ２及びランド３Ａが電気
的に接合され、これによりＩＣチツプ１と基板３とが電
気的に接続されるようになされている。
【０００７】
【発明が解決しようとする課題】ところで近年、ＩＣの
高集積化に伴つてＩＣチツプ１上に形成される各パツド
１Ｂ間のフアインピツチ化が急速に進展しており、この
ような状況において、上述の異方性導電膜４を用いたフ
リツプチツプ実装法によつてＩＣチツプ１を基板３上に
実装する場合、フアインピツチ化に対応して異方性導電
膜４中の導電性粒子４Ａの数を増やさなければならな
い。
高集積化に伴つてＩＣチツプ１上に形成される各パツド
１Ｂ間のフアインピツチ化が急速に進展しており、この
ような状況において、上述の異方性導電膜４を用いたフ
リツプチツプ実装法によつてＩＣチツプ１を基板３上に
実装する場合、フアインピツチ化に対応して異方性導電
膜４中の導電性粒子４Ａの数を増やさなければならな
い。
【０００８】ところが異方性導電膜４中の導電性粒子４
Ａの数が増えると、図８に示すように、ＩＣチツプ１の
各パツド１Ｂ間及び基板３上の各ランド３Ａ間のピツチ
が小さいため、異方性導電膜４中の導電性粒子４Ａが隣
接するバンプ２間及びランド３Ａ間に跨がつた状態でバ
ンプ２とランド３Ａが接合され、この結果電気的にシヨ
ートするおそれがあつた。
Ａの数が増えると、図８に示すように、ＩＣチツプ１の
各パツド１Ｂ間及び基板３上の各ランド３Ａ間のピツチ
が小さいため、異方性導電膜４中の導電性粒子４Ａが隣
接するバンプ２間及びランド３Ａ間に跨がつた状態でバ
ンプ２とランド３Ａが接合され、この結果電気的にシヨ
ートするおそれがあつた。
【０００９】このような問題を解決する１つの方法とし
て、異方性導電膜４に代えて絶縁膜を用い、ＩＣチツプ
１を基板３に対して所定の圧力で押し当てて各バンプ２
をそれぞれ対応するランド３に直接接合させることによ
りＩＣチツプ１と基板３とを電気的に接続する方法が考
えられる。ところがこの方法では、バンプ２の表面が平
坦であるため各バンプ２によつて絶縁膜を突き破つて各
バンプ２を対応する各ランド３Ａに接合させるとは困難
であり、またバンプ２とランド３Ａ間に絶縁膜が残つて
接続不良を起こすおそれがあつた。
て、異方性導電膜４に代えて絶縁膜を用い、ＩＣチツプ
１を基板３に対して所定の圧力で押し当てて各バンプ２
をそれぞれ対応するランド３に直接接合させることによ
りＩＣチツプ１と基板３とを電気的に接続する方法が考
えられる。ところがこの方法では、バンプ２の表面が平
坦であるため各バンプ２によつて絶縁膜を突き破つて各
バンプ２を対応する各ランド３Ａに接合させるとは困難
であり、またバンプ２とランド３Ａ間に絶縁膜が残つて
接続不良を起こすおそれがあつた。
【００１０】さらにバンプ２の形成方法によつては、パ
ツト１Ｂ上に形成された各バンプ２の高さが不均一にな
り、このような状態でＩＣチツプ１を基板３に実装した
場合、全てのバンプ２を確実にランド３Ａに接合させる
ことができず、接続不良を起こすおそれがあつた。
ツト１Ｂ上に形成された各バンプ２の高さが不均一にな
り、このような状態でＩＣチツプ１を基板３に実装した
場合、全てのバンプ２を確実にランド３Ａに接合させる
ことができず、接続不良を起こすおそれがあつた。
【００１１】本発明は以上の点を考慮してなされたもの
で、基板上への実装の信頼性を向上し得る半導体装置、
当該半導体装置の製造方法及び信頼性を向上し得る実装
方法を提案しようとするものである。
で、基板上への実装の信頼性を向上し得る半導体装置、
当該半導体装置の製造方法及び信頼性を向上し得る実装
方法を提案しようとするものである。
【００１２】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、半導体装置は、当該半導体装
置の一面に設けられた複数の電極と、当該各電極上にそ
れぞれ形成された錐形状のバンプとを有する。
め第１の発明においては、半導体装置は、当該半導体装
置の一面に設けられた複数の電極と、当該各電極上にそ
れぞれ形成された錐形状のバンプとを有する。
【００１３】また第２の発明においては、半導体装置の
一面に形成された複数の電極上にそれぞれ所定の導電部
材を供給し、各電極上にそれぞれ供給された各導電部材
を錐形状に成型する。
一面に形成された複数の電極上にそれぞれ所定の導電部
材を供給し、各電極上にそれぞれ供給された各導電部材
を錐形状に成型する。
【００１４】さらに第３の発明においては、一面に複数
のバンプが形成された半導体装置の当該一面を、それぞ
れ基板上に設けられた対応する接合部を覆うように形成
された絶縁膜に押しつけることにより、各バンプを対応
する各接合部に接合する工程を経て基板上に半導体装置
を実装する実装方法において、半導体装置の一面に形成
された各電極上にそれぞれ所定の導電部材を供給し、各
電極上にそれぞれ供給された各導電部材を錐形状に成型
し、半導体装置を絶縁膜上に位置決めしてマウントした
後、半導体装置を所定の圧力で基板に押しつけることに
より、各導電部材をそれぞれ対応する各接合部に圧着す
る。
のバンプが形成された半導体装置の当該一面を、それぞ
れ基板上に設けられた対応する接合部を覆うように形成
された絶縁膜に押しつけることにより、各バンプを対応
する各接合部に接合する工程を経て基板上に半導体装置
を実装する実装方法において、半導体装置の一面に形成
された各電極上にそれぞれ所定の導電部材を供給し、各
電極上にそれぞれ供給された各導電部材を錐形状に成型
し、半導体装置を絶縁膜上に位置決めしてマウントした
後、半導体装置を所定の圧力で基板に押しつけることに
より、各導電部材をそれぞれ対応する各接合部に圧着す
る。
【００１５】第１の発明においては、半導体装置の各電
極上にそれぞれ形成された各バンプが錐形状であるの
で、当該半導体装置の電極間ピツチが小さい場合でも、
半導体装置を基板上に実装した際、各バンプを基板の対
応する電極に確実に接合させることができるので、接続
不良を確実に防止することができる。
極上にそれぞれ形成された各バンプが錐形状であるの
で、当該半導体装置の電極間ピツチが小さい場合でも、
半導体装置を基板上に実装した際、各バンプを基板の対
応する電極に確実に接合させることができるので、接続
不良を確実に防止することができる。
【００１６】第２の発明においては、半導体装置の一面
に形成された複数の電極上にそれぞれ所定の導電部材を
供給し、各電極上にそれぞれ供給された各導電部材を錐
形状に成型したことにより、当該半導体装置の電極間ピ
ツチが小さい場合でも、半導体装置を基板上に実装した
際、各バンプを基板の対応する電極に確実に接合させる
ことができるので、接続不良を確実に防止することがで
きる。
に形成された複数の電極上にそれぞれ所定の導電部材を
供給し、各電極上にそれぞれ供給された各導電部材を錐
形状に成型したことにより、当該半導体装置の電極間ピ
ツチが小さい場合でも、半導体装置を基板上に実装した
際、各バンプを基板の対応する電極に確実に接合させる
ことができるので、接続不良を確実に防止することがで
きる。
【００１７】第３の発明においては、半導体装置の各電
極上にそれぞれ供給された各導電部材を錐形状に成型
し、半導体装置を絶縁膜上に位置決めしてマウントした
後、半導体装置を所定の圧力で基板に押しつけて、各導
電部材をそれぞれ対応する各接合部に圧着することによ
り、各導電部材を基板の対応する電極に確実に接合させ
ることができるので、接続不良を確実に防止することが
できる。
極上にそれぞれ供給された各導電部材を錐形状に成型
し、半導体装置を絶縁膜上に位置決めしてマウントした
後、半導体装置を所定の圧力で基板に押しつけて、各導
電部材をそれぞれ対応する各接合部に圧着することによ
り、各導電部材を基板の対応する電極に確実に接合させ
ることができるので、接続不良を確実に防止することが
できる。
【００１８】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００１９】図１において、１０は全体として実施例に
よるベアチツプ型のＩＣチツプを示し、基板１１との対
向面１０Ａ上に当該ＩＣチツプ１０と基板１１とを接合
する例えばＡｕでなるバンプ１２が、ＩＣチツプ１０の
対向面１０Ａに設けられた各パツド１０Ｂ上にそれぞれ
ほぼ同じ高さでほぼ円錐形状に形成されている。すなわ
ちこのＩＣチツプ１０は、当該ＩＣチツプ１０を基板１
１上に実装した際、各パツド１０Ｂ上にそれぞれ形成さ
れた各バンプ１２が、基板１１の対応するランド１１Ａ
とそれぞれ直接接合することにより基板１１上に実装さ
れ得るようになされている。
よるベアチツプ型のＩＣチツプを示し、基板１１との対
向面１０Ａ上に当該ＩＣチツプ１０と基板１１とを接合
する例えばＡｕでなるバンプ１２が、ＩＣチツプ１０の
対向面１０Ａに設けられた各パツド１０Ｂ上にそれぞれ
ほぼ同じ高さでほぼ円錐形状に形成されている。すなわ
ちこのＩＣチツプ１０は、当該ＩＣチツプ１０を基板１
１上に実装した際、各パツド１０Ｂ上にそれぞれ形成さ
れた各バンプ１２が、基板１１の対応するランド１１Ａ
とそれぞれ直接接合することにより基板１１上に実装さ
れ得るようになされている。
【００２０】この場合、図２に示すように、各バンプ１
２は全体としてほぼ円錐形状に形成されており、ＩＣチ
ツプ１０を基板１１上に実装した際、各バンプ１２の円
錐部１２Ａが基板１１の対応する各ランド１１Ａを覆う
ように形成された絶縁膜１３を突き破ることにより、基
板１１上の対応するランド１１Ａにそれぞれ接合し得る
ようになされている。
２は全体としてほぼ円錐形状に形成されており、ＩＣチ
ツプ１０を基板１１上に実装した際、各バンプ１２の円
錐部１２Ａが基板１１の対応する各ランド１１Ａを覆う
ように形成された絶縁膜１３を突き破ることにより、基
板１１上の対応するランド１１Ａにそれぞれ接合し得る
ようになされている。
【００２１】実際上このＩＣチツプ１０は、以下の工程
により製造することができる。すなわちまずＩＣチツプ
１０上に設けられた各パツド１０Ｂ上にボールボンデイ
ング法によつてＡｕでなる導電部材１２′を供給（図３
（Ａ））した後、先端部２０Ａに円錐形状の凹部２０Ｂ
が設けられたセラミツクスでなるバンプ成型装置２０
（図４（Ａ））を導電部材１２′の真上から導電部材１
２′に近接する方向に降下移動させて（図３（Ｂ））、
バンプ成型装置２０の凹部２０Ｂを導電部材１２′に所
定の圧力で押し当てる（図３（Ｃ））。その後バンプ成
型装置２０を導電部材１２′から離反する方向に上昇さ
せる（図３（Ｄ））。
により製造することができる。すなわちまずＩＣチツプ
１０上に設けられた各パツド１０Ｂ上にボールボンデイ
ング法によつてＡｕでなる導電部材１２′を供給（図３
（Ａ））した後、先端部２０Ａに円錐形状の凹部２０Ｂ
が設けられたセラミツクスでなるバンプ成型装置２０
（図４（Ａ））を導電部材１２′の真上から導電部材１
２′に近接する方向に降下移動させて（図３（Ｂ））、
バンプ成型装置２０の凹部２０Ｂを導電部材１２′に所
定の圧力で押し当てる（図３（Ｃ））。その後バンプ成
型装置２０を導電部材１２′から離反する方向に上昇さ
せる（図３（Ｄ））。
【００２２】ここで図４（Ａ）に示すように、バンプ成
型装置２０には駆動部２１が設けられており、バンプ成
型装置２０は駆動部２１の制御に基づいて、導電部材１
２′の突起部１２Ａ′がバンプ成型装置２０の凹部２０
Ｂ内に嵌め込まれるように位置決めされるようになされ
ている。この場合、各導電部材１２′はボールボンデイ
ング法によつて形成されることにより、図３（Ａ）に示
すように突起部１２Ａ′が形成され、しかも導電部材１
２′として展延性に優れたＡｕを用いているので、バン
プ成型装置２０によつて突起部１２Ａ′を容易に円錐部
１２Ａに成型し得る。
型装置２０には駆動部２１が設けられており、バンプ成
型装置２０は駆動部２１の制御に基づいて、導電部材１
２′の突起部１２Ａ′がバンプ成型装置２０の凹部２０
Ｂ内に嵌め込まれるように位置決めされるようになされ
ている。この場合、各導電部材１２′はボールボンデイ
ング法によつて形成されることにより、図３（Ａ）に示
すように突起部１２Ａ′が形成され、しかも導電部材１
２′として展延性に優れたＡｕを用いているので、バン
プ成型装置２０によつて突起部１２Ａ′を容易に円錐部
１２Ａに成型し得る。
【００２３】従つてバンプ成型装置２０の凹部２０Ｂを
各導電部材１２′に所定の圧力で押し当てることによ
り、導電部材１２′の突起部１２Ａ′をバンプ成型装置
２０の凹部２０Ｂに応じた円錐形状の円錐部１２Ａを有
するバンプ１２に成型することができると共に、各バン
プ１２の高さをほぼ同じ高さに形成することができる。
かくして図１に示すようなほぼ同じ高さで円錐形状でな
るバンプ１２を有するＩＣチツプ１０を製造することが
できる。
各導電部材１２′に所定の圧力で押し当てることによ
り、導電部材１２′の突起部１２Ａ′をバンプ成型装置
２０の凹部２０Ｂに応じた円錐形状の円錐部１２Ａを有
するバンプ１２に成型することができると共に、各バン
プ１２の高さをほぼ同じ高さに形成することができる。
かくして図１に示すようなほぼ同じ高さで円錐形状でな
るバンプ１２を有するＩＣチツプ１０を製造することが
できる。
【００２４】以上の構成において、このＩＣチツプ１０
は、以下の工程により基板１１上に実装することができ
る。すなわちまず図５（Ａ）に示すように、ＩＣチツプ
１０の回路面１０Ａ側を基板１１の絶縁膜１３側に対向
させてＩＣチツプ１０を絶縁膜１３上に位置決めしてマ
ウントした後、ＩＣチツプ１０を例えば１バンプ当たり
20ｇ／Ｆ〜50ｇ／Ｆの圧力で基板１１に押しつける。
は、以下の工程により基板１１上に実装することができ
る。すなわちまず図５（Ａ）に示すように、ＩＣチツプ
１０の回路面１０Ａ側を基板１１の絶縁膜１３側に対向
させてＩＣチツプ１０を絶縁膜１３上に位置決めしてマ
ウントした後、ＩＣチツプ１０を例えば１バンプ当たり
20ｇ／Ｆ〜50ｇ／Ｆの圧力で基板１１に押しつける。
【００２５】この場合、図５（Ｂ）に示すように、この
ＩＣチツプ１０は、各バンプ１２の円錐部１２Ａが絶縁
膜１３を突き破つて対応するランド１１Ａにそれぞれ当
接した後、図５（Ｃ）に示すように、対応する各ランド
１１Ａの表面にならつてほぼ平坦に変形されて対応する
ランド１１Ａと面接触し、これによりＩＣチツプ１０と
基板１１とが接続される。
ＩＣチツプ１０は、各バンプ１２の円錐部１２Ａが絶縁
膜１３を突き破つて対応するランド１１Ａにそれぞれ当
接した後、図５（Ｃ）に示すように、対応する各ランド
１１Ａの表面にならつてほぼ平坦に変形されて対応する
ランド１１Ａと面接触し、これによりＩＣチツプ１０と
基板１１とが接続される。
【００２６】従つてこのＩＣチツプ１０では、円錐形状
でなるバンプ１２によつて絶縁膜１３を突き破ることが
できるので、各バンプ１２を基板１１の対応するランド
１１Ｂにそれぞれ直接接合させることができ、これによ
り、ＩＣチツプ１０のパツド１０Ｂ間のピツチが小さい
場合でも、ＩＣチツプ１０を基板１１上に実装した際、
各パツド１２を基板１１の対応する各ランド１１Ａ上に
確実に接合させることができるので、接続不良を確実に
回避することができる。
でなるバンプ１２によつて絶縁膜１３を突き破ることが
できるので、各バンプ１２を基板１１の対応するランド
１１Ｂにそれぞれ直接接合させることができ、これによ
り、ＩＣチツプ１０のパツド１０Ｂ間のピツチが小さい
場合でも、ＩＣチツプ１０を基板１１上に実装した際、
各パツド１２を基板１１の対応する各ランド１１Ａ上に
確実に接合させることができるので、接続不良を確実に
回避することができる。
【００２７】また円錐形状でなるバンプ１２によつて絶
縁膜１３を突き破ることができるので各バンプ１２と各
ランド１１Ａとの間に絶縁膜１３が残ることを防止する
ことができ、これにより接続不良を回避することができ
る。さらにＩＣチツプ１０の各バンプ１０Ｂと基板１１
の各ランド１１Ａとを面接触させることができるので、
各バンプ１０Ｂとランド１１Ａとの接合の信頼性を一段
と向上させることができる。
縁膜１３を突き破ることができるので各バンプ１２と各
ランド１１Ａとの間に絶縁膜１３が残ることを防止する
ことができ、これにより接続不良を回避することができ
る。さらにＩＣチツプ１０の各バンプ１０Ｂと基板１１
の各ランド１１Ａとを面接触させることができるので、
各バンプ１０Ｂとランド１１Ａとの接合の信頼性を一段
と向上させることができる。
【００２８】さらにバンプ１２を円錐状に成型したこと
により、各ランド１１Ａが絶縁膜１３で覆われた基板１
１に適用し得るので、従来のように異方性導電膜４で覆
われた基板３に比して、ＩＣチツプが基板に実装された
実装基板の製造コストを低減することができる。さらに
ＩＣチツプ１０の各パツド１０Ｂ上にバンプ成型装置２
０を用いて円錐形状のバンプ１２を形成したことによ
り、ＩＣチツプ１０の各パツド１０Ｂ上にほぼ同じ高さ
を有するバンプ１２を形成し得るので、ＩＣチツプ１０
の各パツドと基板１１の対応するランド１１Ａとを一段
と確実に接合することができる。
により、各ランド１１Ａが絶縁膜１３で覆われた基板１
１に適用し得るので、従来のように異方性導電膜４で覆
われた基板３に比して、ＩＣチツプが基板に実装された
実装基板の製造コストを低減することができる。さらに
ＩＣチツプ１０の各パツド１０Ｂ上にバンプ成型装置２
０を用いて円錐形状のバンプ１２を形成したことによ
り、ＩＣチツプ１０の各パツド１０Ｂ上にほぼ同じ高さ
を有するバンプ１２を形成し得るので、ＩＣチツプ１０
の各パツドと基板１１の対応するランド１１Ａとを一段
と確実に接合することができる。
【００２９】以上の構成によれば、ＩＣチツプ１０の各
パツド１２上にボールボンデイング法によつて展延性に
優れたＡｕでなる導電部材１２′を供給し、バンプ成型
装置２０の凹部２０Ｂを各導電部材１２′の突起部１２
Ａ′に押し当てて各導電部材１２′をほぼ同じ高さの円
錐形状でなるバンプ１２に成型することにより、ＩＣチ
ツプ１０のパツド１０Ｂ間のピツチが小さい場合でも、
ＩＣチツプ１０を基板１１に実装した際、ＩＣチツプ１
０の各バンプ１２を基板１１の対応する各ランド１１Ａ
に確実に接合させることができるので接続不良を確実に
防止し得、かくして基板１１上への実装の信頼性を向上
し得るＩＣチツプ１０と、基板１１上への実装の信頼性
を向上し得るＩＣチツプ１０の製造方法と、信頼性を向
上し得る実装方法とを実現することができる。
パツド１２上にボールボンデイング法によつて展延性に
優れたＡｕでなる導電部材１２′を供給し、バンプ成型
装置２０の凹部２０Ｂを各導電部材１２′の突起部１２
Ａ′に押し当てて各導電部材１２′をほぼ同じ高さの円
錐形状でなるバンプ１２に成型することにより、ＩＣチ
ツプ１０のパツド１０Ｂ間のピツチが小さい場合でも、
ＩＣチツプ１０を基板１１に実装した際、ＩＣチツプ１
０の各バンプ１２を基板１１の対応する各ランド１１Ａ
に確実に接合させることができるので接続不良を確実に
防止し得、かくして基板１１上への実装の信頼性を向上
し得るＩＣチツプ１０と、基板１１上への実装の信頼性
を向上し得るＩＣチツプ１０の製造方法と、信頼性を向
上し得る実装方法とを実現することができる。
【００３０】なお上述の実施例においては、円錐形状の
凹部２０Ｂを有するバンプ成型装置２０を用いて、バン
プ成型装置２０の当該凹部２０Ｂを導電部材１２′の突
起部１２Ａ′に押し当てることにより各導電部材１２′
の突起部１２Ａ′を円錐形状に成型して円錐部１２Ａを
有するバンプ１２に成型した場合について述べたが、本
発明はこれに限らず、図４（Ｂ）に示すように、先端部
３０Ａに四角錐状の凹部３０Ｂを有するバンプ成型装置
３０を用いて、バンプ成型装置３０の当該凹部３０Ｂを
導電部材１２′の突起部１２Ａ′に押し当てることによ
り各導電部材１２′の突起部１２Ａ′を四角錐形状に成
型して四角錐部を有するバンプ１２に成型してもよい。
凹部２０Ｂを有するバンプ成型装置２０を用いて、バン
プ成型装置２０の当該凹部２０Ｂを導電部材１２′の突
起部１２Ａ′に押し当てることにより各導電部材１２′
の突起部１２Ａ′を円錐形状に成型して円錐部１２Ａを
有するバンプ１２に成型した場合について述べたが、本
発明はこれに限らず、図４（Ｂ）に示すように、先端部
３０Ａに四角錐状の凹部３０Ｂを有するバンプ成型装置
３０を用いて、バンプ成型装置３０の当該凹部３０Ｂを
導電部材１２′の突起部１２Ａ′に押し当てることによ
り各導電部材１２′の突起部１２Ａ′を四角錐形状に成
型して四角錐部を有するバンプ１２に成型してもよい。
【００３１】この場合、バンプ成型装置３０は、駆動部
３１の制御に基づいて導電部材１２′の突起部１２Ａ′
がバンプ成型装置３０の凹部３０Ｂ内に嵌め込まれるよ
うに位置決めする。
３１の制御に基づいて導電部材１２′の突起部１２Ａ′
がバンプ成型装置３０の凹部３０Ｂ内に嵌め込まれるよ
うに位置決めする。
【００３２】また上述の実施例においては、加工性に優
れたセラミツクスでなるバンプ成型装置２０を用いた場
合について述べたが、本発明はこれに限らず、ステンレ
スや鉄等、要はバンプ１２に用いる材料より硬いもので
あればこの他種々の材料でなるバンプ成型装置を用いて
もよい。さらに上述の実施例においては、ＩＣチツプ１
０の各パツド１０Ｂ上にそれぞれ供給された各導電部材
１２′をほぼ円錐形状のバンプ１２に成型した場合につ
いて述べたが、本発明はこれに限らず、三角錐形状や四
角錐形状等、要は錐形状であればこの他種々の錐形状に
形成してもよい。この場合、バンプ成型装置の凹部を所
望の錐形状に合わせて作成する。
れたセラミツクスでなるバンプ成型装置２０を用いた場
合について述べたが、本発明はこれに限らず、ステンレ
スや鉄等、要はバンプ１２に用いる材料より硬いもので
あればこの他種々の材料でなるバンプ成型装置を用いて
もよい。さらに上述の実施例においては、ＩＣチツプ１
０の各パツド１０Ｂ上にそれぞれ供給された各導電部材
１２′をほぼ円錐形状のバンプ１２に成型した場合につ
いて述べたが、本発明はこれに限らず、三角錐形状や四
角錐形状等、要は錐形状であればこの他種々の錐形状に
形成してもよい。この場合、バンプ成型装置の凹部を所
望の錐形状に合わせて作成する。
【００３３】さらに上述の実施例においては、ＩＣチツ
プ１０の回路面１０Ａ上に形成された各パツド１０Ｂ上
に供給する導電部材としてＡｕを用いた場合について述
べたが、本発明はこれに限らず、ＩＣチツプ１０の回路
面１０Ａ上に形成された各パツド１０Ｂ上に供給する導
電部材として、Ａｕにパラジウムを混ぜたものやはんだ
等、要は錐形状に形成し易い展延性に優れたものであれ
ばこの他種々の導電部材を各パツド１０Ｂ上に供給して
もよい。
プ１０の回路面１０Ａ上に形成された各パツド１０Ｂ上
に供給する導電部材としてＡｕを用いた場合について述
べたが、本発明はこれに限らず、ＩＣチツプ１０の回路
面１０Ａ上に形成された各パツド１０Ｂ上に供給する導
電部材として、Ａｕにパラジウムを混ぜたものやはんだ
等、要は錐形状に形成し易い展延性に優れたものであれ
ばこの他種々の導電部材を各パツド１０Ｂ上に供給して
もよい。
【００３４】さらに上述の実施例においては、ＩＣチツ
プ１０を１バンプ当たり20ｇ／Ｆ〜50ｇ／Ｆの圧力で基
板１１に押しつけた場合について述べたが、本発明はこ
れに限らず、要は各バンプ１２が絶縁膜１３を突き破つ
て基板１１の対応する各ランド１１Ａに接合させること
ができれば、この他種々の圧力値でＩＣチツプ１０を基
板１１に押しつけるようにしてもよい。
プ１０を１バンプ当たり20ｇ／Ｆ〜50ｇ／Ｆの圧力で基
板１１に押しつけた場合について述べたが、本発明はこ
れに限らず、要は各バンプ１２が絶縁膜１３を突き破つ
て基板１１の対応する各ランド１１Ａに接合させること
ができれば、この他種々の圧力値でＩＣチツプ１０を基
板１１に押しつけるようにしてもよい。
【００３５】さらに上述の実施例においては、半導体装
置としてベアチツプ型のＩＣチツプ１０に本発明を適用
した場合について述べたが、本発明はこれに限らず、半
導体装置としてこの他種々の半導体装置に適用し得る。
さらに上述の実施例においては、ボールボンデイング法
によつてＩＣチツプ１０の各パツド１０Ｂ上にそれぞれ
Ａｕでなる導電部材１２′を供給した場合について述べ
たが、本発明はこれに限らず、ＩＣチツプ１０の各パツ
ド１０Ｂ上にそれぞれ導電部材を供給する方法として
は、この他種々の方法を適用し得る。
置としてベアチツプ型のＩＣチツプ１０に本発明を適用
した場合について述べたが、本発明はこれに限らず、半
導体装置としてこの他種々の半導体装置に適用し得る。
さらに上述の実施例においては、ボールボンデイング法
によつてＩＣチツプ１０の各パツド１０Ｂ上にそれぞれ
Ａｕでなる導電部材１２′を供給した場合について述べ
たが、本発明はこれに限らず、ＩＣチツプ１０の各パツ
ド１０Ｂ上にそれぞれ導電部材を供給する方法として
は、この他種々の方法を適用し得る。
【００３６】
【発明の効果】上述のように第１の発明によれば、半導
体装置は、その一面に設けられた複数の電極と、当該各
電極上に錐形状に成型されたバンプとを有することによ
り、当該半導体装置の電極間ピツチが小さい場合でも、
半導体装置を基板上に実装した際、各バンプを基板の対
応する電極に確実に接合させることができるので接続不
良を確実に防止することができ、かくして基板への実装
の信頼性を向上し得る半導体装置を実現することができ
る。
体装置は、その一面に設けられた複数の電極と、当該各
電極上に錐形状に成型されたバンプとを有することによ
り、当該半導体装置の電極間ピツチが小さい場合でも、
半導体装置を基板上に実装した際、各バンプを基板の対
応する電極に確実に接合させることができるので接続不
良を確実に防止することができ、かくして基板への実装
の信頼性を向上し得る半導体装置を実現することができ
る。
【００３７】また第２の発明によれば、半導体装置の一
面に形成された複数の電極上にそれぞれ所定の導電部材
を供給し、各電極上にそれぞれ供給された各導電部材を
錐形状に成型することにより、当該半導体装置の電極間
ピツチが小さい場合でも、半導体装置を基板上に実装し
た際、各バンプを基板の対応する電極に確実に接合させ
ることができるので接続不良を確実に防止することがで
き、かくして基板への実装の信頼性を向上し得る半導体
装置の製造方法を実現することができる。
面に形成された複数の電極上にそれぞれ所定の導電部材
を供給し、各電極上にそれぞれ供給された各導電部材を
錐形状に成型することにより、当該半導体装置の電極間
ピツチが小さい場合でも、半導体装置を基板上に実装し
た際、各バンプを基板の対応する電極に確実に接合させ
ることができるので接続不良を確実に防止することがで
き、かくして基板への実装の信頼性を向上し得る半導体
装置の製造方法を実現することができる。
【００３８】さらに第３の発明においては、一面に複数
のバンプが形成された半導体装置の当該一面を、それぞ
れ基板上に設けられた対応する接合部を覆うように形成
された絶縁膜に押しつけることにより、各バンプを対応
する各接合部に接合する工程を経て基板上に半導体装置
を実装する実装方法において、半導体装置の一面に形成
された各電極上にそれぞれ所定の導電部材を供給し、各
電極上にそれぞれ供給された各導電部材を錐形状に成型
し、半導体装置を絶縁膜上に位置決めしてマウントした
後、半導体装置を所定の圧力で基板に押しつけて、各導
電部材をそれぞれ対応する各接合部に圧着することによ
り、半導体装置及び基板の電極間ピツチが小さい場合で
も各導電部材を基板の対応する電極に確実に接合させる
ことができるので接続不良を確実に防止することがで
き、かくして信頼性を向上し得る実装方法を実現するこ
とができる。
のバンプが形成された半導体装置の当該一面を、それぞ
れ基板上に設けられた対応する接合部を覆うように形成
された絶縁膜に押しつけることにより、各バンプを対応
する各接合部に接合する工程を経て基板上に半導体装置
を実装する実装方法において、半導体装置の一面に形成
された各電極上にそれぞれ所定の導電部材を供給し、各
電極上にそれぞれ供給された各導電部材を錐形状に成型
し、半導体装置を絶縁膜上に位置決めしてマウントした
後、半導体装置を所定の圧力で基板に押しつけて、各導
電部材をそれぞれ対応する各接合部に圧着することによ
り、半導体装置及び基板の電極間ピツチが小さい場合で
も各導電部材を基板の対応する電極に確実に接合させる
ことができるので接続不良を確実に防止することがで
き、かくして信頼性を向上し得る実装方法を実現するこ
とができる。
【図１】本発明の実施例によるＩＣチツプの構成を示す
略線的断面図である。
略線的断面図である。
【図２】本発明の実施例によるバンプの形状の説明に供
する断面図である。
する断面図である。
【図３】本発明の実施例によるＩＣチツプの製造工程を
示す略線的断面図である。
示す略線的断面図である。
【図４】バンプ成型装置の概略構成を示す略線的断面図
である。
である。
【図５】ＩＣチツプの基板への実装工程を示す略線的断
面図である。
面図である。
【図６】従来の異方性導電膜を用いたフリツプチツプ実
装によるＩＣチツプの基板への実装工程を示す略線的断
面図である。
装によるＩＣチツプの基板への実装工程を示す略線的断
面図である。
【図７】従来の異方性導電膜を用いたフリツプチツプ実
装におけるバンプとランドの接続状態の説明に供する略
線的断面図である。
装におけるバンプとランドの接続状態の説明に供する略
線的断面図である。
【図８】フアインピツチ化による電気的シヨートの説明
に供する略線的断面図である。
に供する略線的断面図である。
１、１０……ＩＣチツプ、１Ａ、１０Ｂ……パツド、１
Ｂ、３Ｂ、１０Ａ、１１Ｂ……回路面、２、１２……バ
ンプ、３、１１……基板、３Ａ、１１Ａ……ランド、４
……異方性導電膜、１２′……導電部材、１３……絶縁
膜、２０、３０……バンプ成型装置、２０Ａ、３０Ａ…
…バンプ成型装置の先端部、２０Ｂ……円錐形状の凹
部、３０Ｂ……四角錐形状の凹部。
Ｂ、３Ｂ、１０Ａ、１１Ｂ……回路面、２、１２……バ
ンプ、３、１１……基板、３Ａ、１１Ａ……ランド、４
……異方性導電膜、１２′……導電部材、１３……絶縁
膜、２０、３０……バンプ成型装置、２０Ａ、３０Ａ…
…バンプ成型装置の先端部、２０Ｂ……円錐形状の凹
部、３０Ｂ……四角錐形状の凹部。
Claims (8)
- 【請求項１】一面に設けられた複数の電極と、 各上記電極上にそれぞれ形成された錐形状のバンプとを
具えることを特徴とする半導体装置。 - 【請求項２】各上記バンプは、金でなることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】半導体装置の一面に形成された複数の電極
上にそれぞれ所定の導電部材を供給する第１の工程と、 各上記電極上にそれぞれ供給された各上記導電部材を錐
形状に成型する第２の工程とを具えることを特徴とする
半導体装置の製造方法。 - 【請求項４】上記第１の工程では、 ボールボンデイング法によつて各上記電極上にそれぞれ
上記導電部材を供給する ことを特徴とする請求項３に
記載の半導体装置の製造方法。 - 【請求項５】上記第２の工程では、 一面に錐形状の凹部が設けられた治具の上記凹部を上記
導電部材に押し当てることにより各上記導電部材を錐形
状に成型することを特徴とする請求項３に記載の半導体
装置の製造方法。 - 【請求項６】各上記導電部材は、金でなることを特徴と
する請求項３に記載の半導体装置の製造方法。 - 【請求項７】一面に複数のバンプが形成された半導体装
置の当該一面を、それぞれ上記基板上に設けられた対応
する接合部を覆うように形成された絶縁膜に押しつける
ことにより、各上記バンプを対応する各上記接合部に接
合する工程を経て上記基板上に上記半導体装置を実装す
る実装方法において、 上記半導体装置の上記一面に形成された各上記電極上に
それぞれ所定の導電部材を供給する第１の工程と、 各上記電極上にそれぞれ供給された各上記導電部材を錐
形状に成型する第２の工程と、 上記半導体装置を上記絶縁膜上に位置決めしてマウント
した後、上記半導体装置を所定の圧力で上記基板に押し
つけることにより、各上記導電部材をそれぞれ対応する
各上記接合部に圧着する第３の工程とを具えることを特
徴とする実装方法。 - 【請求項８】各上記導電部材は、金でなることを特徴と
する請求項７に記載の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7349355A JPH09172021A (ja) | 1995-12-19 | 1995-12-19 | 半導体装置、半導体装置の製造方法及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7349355A JPH09172021A (ja) | 1995-12-19 | 1995-12-19 | 半導体装置、半導体装置の製造方法及び実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172021A true JPH09172021A (ja) | 1997-06-30 |
Family
ID=18403213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7349355A Pending JPH09172021A (ja) | 1995-12-19 | 1995-12-19 | 半導体装置、半導体装置の製造方法及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172021A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117075A (ja) * | 1997-04-28 | 1999-01-22 | Nitto Denko Corp | 半導体装置 |
| WO1999004424A1 (fr) * | 1997-07-15 | 1999-01-28 | Hitachi, Ltd. | Dispositif a semi-conducteur, et structure de montage et procede de fabrication associes |
| WO2001006558A1 (en) * | 1999-07-16 | 2001-01-25 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
| US6495922B2 (en) | 2000-03-14 | 2002-12-17 | Kabushiki Kaisha Toshiba | Semiconductor device with pointed bumps |
| US6975036B2 (en) * | 2002-04-01 | 2005-12-13 | Nec Electronics Corporation | Flip-chip semiconductor device utilizing an elongated tip bump |
| DE102006036728A1 (de) * | 2006-08-05 | 2008-02-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einem Substrat |
-
1995
- 1995-12-19 JP JP7349355A patent/JPH09172021A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117075A (ja) * | 1997-04-28 | 1999-01-22 | Nitto Denko Corp | 半導体装置 |
| WO1999004424A1 (fr) * | 1997-07-15 | 1999-01-28 | Hitachi, Ltd. | Dispositif a semi-conducteur, et structure de montage et procede de fabrication associes |
| KR100426914B1 (ko) * | 1997-07-15 | 2004-04-13 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 디바이스 및 그 제조 방법 |
| EP1022775A4 (en) * | 1997-07-15 | 2005-05-11 | Hitachi Ltd | SEMICONDUCTOR DEVICE, AND MOUNTING STRUCTURE, AND MANUFACTURING METHOD THEREOF |
| US7390732B1 (en) | 1997-07-15 | 2008-06-24 | Hitachi, Ltd. | Method for producing a semiconductor device with pyramidal bump electrodes bonded onto pad electrodes arranged on a semiconductor chip |
| US7090482B2 (en) | 1999-07-16 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device package manufacturing method and semiconductor device package manufactured by the method |
| WO2001006558A1 (en) * | 1999-07-16 | 2001-01-25 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
| US6780668B1 (en) | 1999-07-16 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
| US6495922B2 (en) | 2000-03-14 | 2002-12-17 | Kabushiki Kaisha Toshiba | Semiconductor device with pointed bumps |
| US6975036B2 (en) * | 2002-04-01 | 2005-12-13 | Nec Electronics Corporation | Flip-chip semiconductor device utilizing an elongated tip bump |
| US7579211B2 (en) | 2002-04-01 | 2009-08-25 | Nec Electronics Corporation | Flip-chip semiconductor device utilizing an elongated tip bump |
| DE102006036728A1 (de) * | 2006-08-05 | 2008-02-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einem Substrat |
| US8042724B2 (en) | 2006-08-05 | 2011-10-25 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate |
| DE102006036728B4 (de) * | 2006-08-05 | 2017-01-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176043B2 (en) | Microelectronic packages and methods therefor | |
| US8067267B2 (en) | Microelectronic assemblies having very fine pitch stacking | |
| US5764486A (en) | Cost effective structure and method for interconnecting a flip chip with a substrate | |
| US8093697B2 (en) | Microelectronic packages and methods therefor | |
| KR0137909B1 (ko) | 와이어본딩장치용의 캐필러리 및 캐필러리를 사용한 전기접속범프의 형성방법 | |
| JP2001267359A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3660275B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2000022300A (ja) | 配線基板および電子ユニット | |
| JPH0799202A (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JP2928822B2 (ja) | 半導体装置およびその接続方法 | |
| JP2000150556A (ja) | バンプ電極形成方法 | |
| JP3777840B2 (ja) | 半導体装置の実装方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH04116944A (ja) | 半導体素子の実装方法 | |
| JP2003031617A (ja) | 半導体装置の実装構造とその製造方法 | |
| JPH11284019A (ja) | 半導体装置 | |
| JPH10340906A (ja) | 表面実装型電子部品及びその製造方法並びにその実装方法 | |
| JP3914332B2 (ja) | 半導体装置の製造方法 | |
| JPH118269A (ja) | 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置 | |
| JPH08186117A (ja) | ワイヤボンディング装置用キャピラリーとバンプの形成方法 |