JPH11284019A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11284019A
JPH11284019A JP10083970A JP8397098A JPH11284019A JP H11284019 A JPH11284019 A JP H11284019A JP 10083970 A JP10083970 A JP 10083970A JP 8397098 A JP8397098 A JP 8397098A JP H11284019 A JPH11284019 A JP H11284019A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
printed wiring
conductive
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10083970A
Other languages
English (en)
Inventor
Shoji Nonomura
彰二 野々村
Kazuhiko Sasahara
和彦 笹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10083970A priority Critical patent/JPH11284019A/ja
Publication of JPH11284019A publication Critical patent/JPH11284019A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07253—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/074—Connecting or disconnecting of anisotropic conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/261—Functions other than electrical connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明の課題は、異方性導電接合材料を介し
てプリント配線板にフリップチップ実装された状態にお
いて、プリント配線板との安定した電気的接続性を得る
ことの可能な半導体装置を提供することにある。 【解決手段】 本発明の半導体装置１は、バンプ４の底
部に、プリント配線板１０の電極１１と当接する凸部４
Ａを設けるとともに、この凸部４Ａの周囲に該凸部４Ａ
がプリント配線板１０の電極１１に当接した状態におい
て異方性導電ペースト２０の導電粒子２１を捕捉して収
容する凹部４Ｂを設けている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ベアＩＣチップの
電極パッドに導電性突起物を形成して成り、導電性突起
物とプリント配線板上の電極とを異方性導電接合材料を
介して接合することで、プリント配線板にフリップチッ
プ実装される半導体装置に関し、詳しくは半導体装置に
おける導電性突起物の形状に関するものである。
【０００２】
【従来の技術】プリント配線板に半導体装置を実装する
方法の１つとして、フリップチップ実装方法（フリップ
チップボンディング法）がある。
【０００３】このフリップチップ実装方法では、図７
（ａ）および（ｂ）に示す如く、プリント配線板Ａの上
面に供給した異方性導電ペーストＢに、ベアＩＣチップ
Ｃａの電極パッドＣｂにバンプ（導電性突起物）Ｃｃを
形成して成る半導体装置Ｃを搭載し、加圧加熱ツールＴ
によって半導体装置Ｃを加圧するとともに異方性導電ペ
ーストＢを加熱することで、半導体装置ＣのバンプＣｃ
とプリント配線板Ａの電極Ａａとの間に、異方性導電ペ
ーストＢに含まれる導電粒子Ｂａを挟み込むとともに、
異方性導電ペーストＢを熱硬化させることによって、プ
リント配線板Ａに半導体装置Ｃを固定させている。
【０００４】
【発明が解決しようとする課題】ところで、従来の半導
体装置Ｃにおいて、ベアＩＣチップＣａの電極パッドＣ
ｂに形成されるバンプＣｃには、図８（ａ）に示すスト
レートウォールバンプＣｃ、図８（ｂ）に示すマッシュ
ルームバンＣｃ、および図８（ｃ）に示すボールバンプ
Ｃｃ等の種類が有るものの、何れの種類のバンプＣｃに
おいても、その底部は平坦な形状に構成されている。
【０００５】このため、プリント配線板Ａに半導体装置
Ｃを実装する際、図９（ａ）および（ｂ）に示す如く、
加圧加熱ツールＴにより半導体装置Ｃを加圧する工程で
は、異方性導電ペーストＢにおけるバインダＢｂの流動
性に起因して、プリント配線板Ａの電極Ａａと半導体装
置ＣのバンプＣｃとの間から、異方性導電ペーストＢ中
の導電粒子Ｂａが流れ出してしまう。
【０００６】この結果、プリント配線板Ａの電極Ａａと
半導体装置ＣのバンプＣｃとの間に介在する導電粒子Ｂ
ａの数が減少し、これによって電極ＡａとバンプＣｃと
の電気的接続性能が低下することとなり、プリント配線
板Ａと半導体装置Ｃとの電気的接続の信頼性が低下する
不都合があった。
【０００７】本発明は上記実状に鑑みて、異方性導電接
合材料を介してプリント配線板にフリップチップ実装さ
れた状態において、プリント配線板との安定した電気的
接続性を得ることの可能な半導体装置の提供を目的とす
るものである。
【０００８】
【課題を解決するための手段】上記目的を達成するべ
く、本発明に関わる半導体装置は、ベアＩＣチップの電
極パッドに導電性突起物を形成して成り、該導電性突起
物とプリント配線板上の電極とを異方性導電接合材料を
介して接合することにより、プリント配線板にフリップ
チップ実装される半導体装置において、導電性突起物の
底部に、プリント配線板上の電極と当接する凸部を設け
るとともに、この凸部の周囲に該凸部がプリント配線板
上の電極に当接した状態において異方性導電接合材料の
導電粒子を捕捉して収容する凹部を設けている。
【０００９】
【発明の実施の形態】以下、実施例を示す図面に基づい
て、本発明を詳細に説明する。図１に示す如く、本発明
に関わる半導体装置１は、ベアＩＣチップ２における個
々の電極パッド３，３…に、それぞれバンプ（導電性突
起物）４，４…を形成することによって構成されてい
る。
【００１０】図２〜図４に示す如く、半導体装置１にお
けるバンプ４は、ボールバンプ（図８(ｃ)参照）に近似
した扁平な球体の如き外観を呈しており、このバンプ４
の底部には、中央に凸部４Ａが突設されているととも
に、この凸部４Ａの周囲を巡る態様で環状の凹部４Ｂが
形成されている。言い換えれば、バンプ４の底面にドー
ム状の凹部４Ｂを形成し、この凹部４Ｂの中央に凸部４
Ａを突設した如き形状を呈している。
【００１１】また、上記バンプ４における凸部４Ａの底
面４Ａａは、平面に形成されているとともに、凹部４Ｂ
における深さ寸法Ｄ（図３）は、後述する如く半導体装
置１がプリント配線板に実装された状態において、異方
性導電ペーストにおける導電粒子の粒径よりも小さく設
定されている。
【００１２】なお、上述した如き形状を呈するバンプ４
は、ワイヤボンディング法によって形成されるボールバ
ンプと同じく、既知のワイヤボンディング装置（図示せ
ず）を用いて形成される。
【００１３】上述した如き構成の半導体装置１を、プリ
ント配線板にフリップチップ実装する場合、先ず、図５
（ａ）に示す如く、ボンディング装置（図示せず）の加
圧加熱ツールＴに、バンプ４を下方に向けた姿勢で半導
体装置１をセットする。
【００１４】また、ボンディング装置（図示せず）にセ
ットしたプリント配線板１０の表面に、電極１１，１１
…を覆う態様で異方性導電ペースト（異方性導電接合材
料）２０を供給する。
【００１５】なお、異方性導電ペースト２０は、既知の
如く多数個の導電粒子２１，２１…を、例えばエポキシ
樹脂系の熱硬化型接着剤から成るペースト状のバインダ
２２と混練することによって構成されている。
【００１６】上述した半導体装置１、プリント配線板１
０および異方性導電ペースト２０のセットが完了した
後、図５（ｂ）に示す如く、加圧加熱ツールＴを下降さ
せて半導体装置１を加圧し、半導体装置１のバンプ４を
プリント配線板１０の電極１１に圧接させるとともに、
加圧加熱ツールＴによって異方性導電ペースト２０を加
熱する。
【００１７】これにより、半導体装置１のバンプ４とプ
リント配線板１０の電極１１との間に、異方性導電ペー
スト２０の導電粒子２１が挟み込まれ、かつ異方性導電
ペースト２０が熱硬化することによって、互いに電気的
に接続された状態でプリント配線板１０に半導体装置１
が固定されることとなる。
【００１８】ここで、加圧加熱ツールＴによって半導体
装置１を加圧する工程では、バンプ４における凹部４Ｂ
の下方域に位置していた導電粒子２１が、半導体装置１
の下降に伴ってバンプ４の凹部４Ｂに捕捉されることと
なる。
【００１９】また、加圧加熱ツールＴによって半導体装
置１を加圧する工程では、半導体装置１の下降に伴っ
て、バンプ４における凸部４Ａの底面４Ａａと、プリン
ト配線板１０の電極１１との間から流れ出した導電粒子
２１が、バンプ４の凹部４Ｂに捕捉されることとなる。
【００２０】かくして、図６に示す如く、プリント配線
板１０に半導体装置１が実装されている状態では、半導
体装置１におけるバンプ４と、プリント配線板１０にお
ける電極１１との間に、数多くの導電粒子２１，２１…
が介在することとなる。
【００２１】このように、バンプ４と電極１１との間
に、数多くの導電粒子２１が介在することによって、バ
ンプ４と電極１１との電気的接続性能が向上し、もって
半導体装置１とプリント配線板１０との安定した電気的
接続性を得ることができ、延いてはプリント配線板１０
と半導体装置１との電気的接続の信頼性が向上すること
となる。
【００２２】また、図６に示す如く、バンプ４における
凸部４Ａの底面４Ａａが、プリント配線板１０の電極１
１に当接している状態では、バンプ４における凹部４Ｂ
の深さ寸法（図３中の符号Ｄ）が、導電粒子２１の粒径
よりも小さく設定されていることから、導電粒子２１，
２１…はバンプ４と電極１１との間で押し潰される格好
となり、これによって導電粒子２１はバンプ４と電極１
１とに圧接され、もってプリント配線板１０と半導体装
置１との確実な電気的接続が行なわれる。
【００２３】なお、上述した実施例では、プリント配線
板１０に半導体装置１をフリップチップ実装するための
異方性導電接合材料として、異方性導電ペースト２０を
採用しているが、異方性導電接合材料として異方性導電
フィルムを採用しても良いことは言うまでもない。
【００２４】
【発明の効果】以上、詳述した如く、本発明に関わる半
導体装置は、ベアＩＣチップの電極パッドに導電性突起
物を形成して成り、該導電性突起物とプリント配線板上
の電極とを異方性導電接合材料を介して接合することに
より、プリント配線板にフリップチップ実装される半導
体装置において、導電性突起物の底部に、プリント配線
板上の電極と当接する凸部を設けるとともに、この凸部
の周囲に該凸部がプリント配線板上の電極に当接した状
態において異方性導電接合材料の導電粒子を捕捉して収
容する凹部を設けている。
【００２５】上記構成によれば、導電性突起物の底部に
設けた凹部に、異方性導電接合材料の導電粒子が捕捉・
収容されることで、プリント配線板に半導体装置を実装
した状態において、半導体装置の導電性突起物とプリン
ト配線板の電極との間に、数多くの導電粒子が介在する
こととなり、導電性突起物と電極との電気的接続性能が
向上する。
【００２６】したがって、本発明に関わる半導体装置に
よれば、異方性導電接合材料を介してプリント配線板に
フリップチップ実装された状態において、プリント配線
板との安定した電気的接続性を得ることが可能となり、
さらにプリント配線板との電気的接続の信頼性が向上す
ることとなる。
【図面の簡単な説明】
【図１】本発明に関わる半導体装置を示す外観側面図。
【図２】（ａ）および（ｂ）は、本発明に関わる半導体
装置を示す要部側面図および要部底面図。
【図３】本発明に関わる半導体装置を示す要部断面側面
図。
【図４】本発明に関わる半導体装置の導電性突起物を示
す外観斜視図。
【図５】（ａ）および（ｂ）は、本発明の半導体装置を
プリント配線板に実装する工程を示す概念図。
【図６】本発明の半導体装置をプリント配線板に実装し
た状態を示す概念図。
【図７】従来の半導体装置をプリント配線板に実装する
工程を示す概念図。
【図８】（ａ）、（ｂ）および（ｃ）は、それぞれ従来
の半導体装置におけるバンプを示す要部側面図。
【図９】従来の従来の半導体装置をプリント配線板に実
装する際の導電粒子の挙動を示す概念図。
【符号の説明】
１…半導体装置、 ２…ベアＩＣチップ、 ３…電極パッド、 ４…バンプ（導電性突起物）、 ４Ａ…凸部、 ４Ｂ…凹部、 １０…プリント配線板、 １１…電極、 ２０…異方性導電ペースト（異方性導電接合材料）、 ２１…導電粒子。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ベアＩＣチップの電極パッドに導電性突
    起物を形成して成り、該導電性突起物とプリント配線板
    上の電極とを異方性導電接合材料を介して接合すること
    により、前記プリント配線板にフリップチップ実装され
    る半導体装置であって、 前記導電性突起物の底部に、前記プリント配線板上の電
    極と当接する凸部を有するとともに、前記凸部の周囲に
    該凸部が前記プリント配線板上の電極に当接した状態に
    おいて前記異方性導電接合材料の導電粒子を捕捉して収
    容する凹部を備えて成ることを特徴とする半導体装置。
  2. 【請求項２】 前記導電性突起物における凹部の深さ
    寸法は、半導体装置がプリント配線板に実装された状態
    における、異方性導電接合材料の導電粒子の粒径よりも
    小さいことを特徴とする請求項１記載の半導体装置。
JP10083970A 1998-03-30 1998-03-30 半導体装置 Pending JPH11284019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10083970A JPH11284019A (ja) 1998-03-30 1998-03-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10083970A JPH11284019A (ja) 1998-03-30 1998-03-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH11284019A true JPH11284019A (ja) 1999-10-15

Family

ID=13817408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10083970A Pending JPH11284019A (ja) 1998-03-30 1998-03-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH11284019A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098637A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
JP2006163450A (ja) * 2004-12-02 2006-06-22 Fujitsu Ltd Ｒｆｉｄタグおよびその製造方法
JP2012049398A (ja) * 2010-08-27 2012-03-08 Fujifilm Corp 導電接合構造、実装構造体及び導電接合方法
JP2014003182A (ja) * 2012-06-19 2014-01-09 Fuji Electric Co Ltd 接合方法及び接合部材

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098637A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
JP2006163450A (ja) * 2004-12-02 2006-06-22 Fujitsu Ltd Ｒｆｉｄタグおよびその製造方法
JP2012049398A (ja) * 2010-08-27 2012-03-08 Fujifilm Corp 導電接合構造、実装構造体及び導電接合方法
JP2014003182A (ja) * 2012-06-19 2014-01-09 Fuji Electric Co Ltd 接合方法及び接合部材

Similar Documents

Publication Publication Date Title
JP3420917B2 (ja) 半導体装置
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
US6177730B1 (en) Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
KR20030081451A (ko) 범프레스 반도체 장치
JP2000277649A (ja) 半導体装置及びその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3981817B2 (ja) 半導体装置の製造方法
JP2000022300A (ja) 配線基板および電子ユニット
JP3501281B2 (ja) 半導体装置
JP3370842B2 (ja) 半導体装置の実装構造
JP2001267366A (ja) 半導体実装方法およびプリント回路基板
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JP3319269B2 (ja) 電子部品接合方法
JP2000252320A (ja) 半導体装置およびその製造方法
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JPH1116946A (ja) 半導体装置の実装方法
JP2003234427A (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JPH05235213A (ja) 半導体装置及び半導体装置の放熱経路形成方法
JPH10340906A (ja) 表面実装型電子部品及びその製造方法並びにその実装方法
JP2002158327A (ja) 電子回路装置の製造方法
KR101088814B1 (ko) 플립 칩 패키지 및 그의 제조방법
JPH10256306A (ja) 回路板の製造法
JPH10233406A (ja) Ｉｃチップのボンディング装置