JPH09172371A - Ｐｌｌ回路に設けたチャージポンプの制御方法及びｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【課題】ロックアップタイムを短くすることができると
ともに、低消費電力化を図ることができるＰＬＬ回路を
提供する。 【解決手段】位相比較器１は基準信号ｆr と比較信号ｆ
p を入力し、両信号ｆr，ｆp の位相ずれを検出し、位
相がずれると、その位相差に応じた位相差信号φＲ，φ
Ｐをチャージポンプ部２に出力する。チャージポンプ部
２は、２個のチャージポンプ２ａ，２ｂから構成されて
いる。又、前記位相比較器１は基準信号ｆr と比較信号
ｆp の位相が一致するまで出力されるロック検出信号Ｌ
Ｄを生成しチャージポンプ駆動制御回路３に出力する。
チャージポンプ駆動制御回路３は、そのロック検出信号
ＬＤの時間に応じてチャージポンプ２ａ，２ｂの中から
順次チャージポンプを動作させて行く。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はチャージポンプに係
り、詳しくはＰＬＬ回路に設けられたチャージポンプに
関する。

【０００２】近年、移動体通信器のディジタル化に伴
い、移動体通信器に設けられたＰＬＬシンセサイザ回路
の高速ロックアップ化、即ちロックアップタイムを短縮
化することが図られている。その一つの方法としてＰＬ
Ｌ回路を構成しているチャージポンプの駆動能力を上げ
ることが行われている。しかし、チャージポンプの駆動
能力を上げることにより消費電力が増大することにな
り、低消費電力化を図る工夫が求められている。

【０００３】

【従来の技術】一般に、ＰＬＬ回路は、高速ロックアッ
プ化、即ちロックアップタイムを短縮することが要求さ
れている。つまり、設定周波数を切り換えた場合、出力
信号の周波数がその切り換えられた設定周波数に固定さ
れるまでの時間を短縮することが要求されている。

【０００４】高速ロックアップ化を図る方法として、設
定周波数の切り換え時にチャージポンプの駆動能力を上
げるとよい。従来では、チャージポンプの駆動能力は、
固定のため、コードレス電話、携帯電話、ＰＨＳ等のア
プリケーション毎に要求最大チャネル間隔と要求最大ロ
ックアップタイムを実現できるようにチャージポンプの
駆動能力を設定していた。又、チャージポンプの駆動能
力を上げるために、複数のチャージポンプを設け同時に
駆動させることも提案されている（特開平６ー２７６０
９０）。

【０００５】

【発明が解決しようとする課題】ところで、上記した各
アプリケーション毎に設計されたＰＬＬ回路において
は、そのチャージポンプの駆動能力が要求最大チャネル
間隔と要求最大ロックアップタイムを実現することがで
きるように設定されていることから、常にチャージポン
プは最大の消費電力を消費して駆動していることにな
る。従って、チャネル切り換えが小幅でロックアップタ
イムも短い場合でもチャージポンプは最大の消費電力を
消費して駆動していることになる。その結果、無駄な消
費電力を使用することになり低電圧、低消費電力を求め
られている携帯電話等は問題となる。これは、前記した
複数のチャージポンプを設け同時に駆動させる場合も同
様な問題を有していた。

【０００６】又、ＰＬＬ回路は、各アプリケーションに
対して汎用性のあるものが製造コスト等を考えると有利
である。しかしながら、汎用性のあるＰＬＬ回路は、前
記したように各アプリケーションにも対応できるように
チャージポンプの駆動能力を検討する必要がある。従っ
て、前記したようこの場合においても大きな駆動能力を
チャージポンプに要求しないアプリケーションに使用さ
れるＰＬＬ回路においては無駄な電力が使用されること
になり低消費電力化を図る上で問題となる。

【０００７】本発明は上記問題点を解決するためになさ
れたものであって、その目的はロックアップタイムの短
縮化を図ることができるとともに、消費電力の低減を図
ることができ、しかも、汎用性のあるチャージポンプの
制御方法及びＰＬＬ回路を提供することにある。

【０００８】

【課題を解決するための手段】請求項１の発明は、基準
信号と比較信号の位相が位相比較器にて比較され、その
比較結果に基づいて前記位相比較器から出力される位相
差信号を入力し、その位相差信号に応じた出力電圧を出
力端子に出力する複数個のチャージポンプからなるチャ
ージポンプ部を備えたＰＬＬ回路に設けたチャージポン
プの制御方法であって、前記基準信号と比較信号の位相
が一致するまでに要する時間に相対して位相差信号に基
づいて動作するチャージポンプの数を増加させてチャー
ジポンプ部の駆動能力を上げるようにした。

【０００９】請求項２の発明は、請求項１に記載のＰＬ
Ｌ回路に設けたチャージポンプの制御方法おいて、前記
基準信号と比較信号の位相が一致するまでに要する時間
は、前記位相比較器にて生成される基準信号と比較信号
の位相が一致するまで出力されるロック検出信号を前記
基準信号を生成するするために使用される水晶発振器か
らの発振信号にて計時するものである。

【００１０】請求項３の発明は、図１の原理説明図に示
すように、位相比較器１は基準信号ｆr と比較信号ｆp
を入力し、両信号ｆr ，ｆp の位相ずれを検出し、位相
がずれると、その位相差に応じた位相差信号φＲ，φＰ
をチャージポンプ部２に出力する。チャージポンプ部２
は、２個のチャージポンプ２ａ，２ｂから構成されてい
る。

【００１１】又、前記位相比較器１は基準信号ｆr と比
較信号ｆp の位相が一致するまで出力されるロック検出
信号ＬＤを生成しチャージポンプ駆動制御回路３に出力
する。チャージポンプ駆動制御回路３は、そのロック検
出信号ＬＤに基づいてチャージポンプ２ａ，２ｂの中か
ら順次チャージポンプを動作させる。

【００１２】請求項４の発明は、請求項３に記載のＰＬ
Ｌ回路において、前記チャージポンプ駆動制御回路は、
前記位相比較器からのロック検出信号と前記基準信号を
生成するするために使用される水晶発振器からの発振信
号とを入力し、前記ロック検出信号の時間を前記発振信
号にて計時し、前記ロック検出信号の時間に対応して駆
動させる前記チャージポンプを選択するための選択信号
を生成する選択信号発生回路と、前記選択信号発生回路
からの選択信号に基づいて複数個のチャージポンプの中
から順次チャージポンプを選択し、その選択されたチャ
ージポンプを前記位相差信号に基づいて動作させるよう
にしたセレクタ回路とからなる。

【００１３】請求項５の発明は、請求項３又は請求項４
に記載のＰＬＬ回路において、複数個のチャージポンプ
は、それぞれ駆動能力が同じものである。 （作用）請求項１の発明によれば、基準信号と比較信号
の位相が一致するまでに要する時間に相対して位相差信
号に基づいて動作するチャージポンプの数を増加させ
る。従って、チャージポンプ部の駆動能力は基準信号と
比較信号の位相が一致するまでに要する時間が長くなる
ほど上がる。従って、駆動能力の上昇によってロックア
ップタイムは短くなる。又、例えば、チャネル切り替え
が小幅でロックアップタイムが許容範囲の短い場合、つ
まり、一致するまでの前記時間が短い場合には最小数の
チャージポンプが動作するだけとなり、不必要に駆動能
力を上げて余分数のチャージポンプを駆動させることは
なく無駄な消費電力を消費することはない。

【００１４】請求項２の発明によれば、請求項１に記載
のＰＬＬ回路に設けたチャージポンプの制御方法おい
て、前記位相比較器にて生成される基準信号と比較信号
の位相が一致するまで出力されるロック検出信号が出力
されている時に発振信号が出力されている数が、前記基
準信号と比較信号の位相が一致するまでに要する時間と
なる。従って、ＰＬＬ回路に付帯する水晶発振器の発振
信号を利用することからＰＬＬ回路の回路規模を大きく
することはない。

【００１５】請求項３の発明によれば、ロック検出信号
ＬＤに基づいてチャージポンプ駆動制御回路３は、チャ
ージポンプ２ａ，２ｂの中から順次チャージポンプ２
ａ，２ｂを動作させる。従って、駆動能力の上昇によっ
てロックアップタイムは短くなる。又、例えば、チャネ
ル切り替えが小幅でロックアップタイムが許容範囲の短
い場合、つまり、一致するまでの前記時間が短い場合に
は最小数のチャージポンプが動作するだけとなり、不必
要に駆動能力を上げて余分数のチャージポンプを駆動さ
せることはなく無駄な消費電力を消費することはない。

【００１６】請求項４の発明によれば、選択信号発生回
路は前記位相比較器からのロック検出信号と前記基準信
号を生成するするために使用される水晶発振器からの発
振信号とを入力する。そして、選択信号発生回路は、前
記ロック検出信号の時間を前記発振信号にて計時し、前
記ロック検出信号の時間に対応して駆動させる前記チャ
ージポンプを選択するための選択信号を生成する。セレ
クタ回路は前記複数個のチャージポンプと位相比較器と
の間に設けられ前記選択信号発生回路からの選択信号に
基づいて複数個のチャージポンプの中から順次チャージ
ポンプを選択する。そして、セレクタ回路はその選択し
たチャージポンプを位相差信号に基づいて動作させる。

【００１７】請求項５の発明によれば、複数個のチャー
ジポンプは、それぞれ駆動能力が同じものであることか
ら、チャージポンプ部の駆動能力は、２倍、３倍と増加
する。また、各チャージポンプの回路定数は同じとなる
ため、ＰＬＬ回路を製造するにあたっては、余分な製造
プロセスが増加することはない。

【００１８】

【発明の実施の形態】以下、本発明を具体化した一実施
例を図２〜図６に従って説明する。図２は、ＰＬＬ回路
のブロック回路を示す。ＰＬＬ回路は、水晶発振器１
１、基準分周器１２、比較分周器１３、位相比較器１
４、チャージポンプ部１５、ローパスフィルタ（ＬＰ
Ｆ）１６、電圧制御発振器（ＶＣＯ）１７、選択信号発
生回路１８、及び、セレクタ回路１９とから構成されて
いる。そして、本実施の形態においては、水晶発振器１
１を除く各回路は１チップの半導体集積回路装置内に形
成され、水晶発振器１１は外付け回路にて形成されてい
る。

【００１９】基準分周器１２は、水晶発振器１１からの
所定の発振信号Ｒefinを図６に示す基準周波数の基準信
号ｆr に分周し、その基準信号ｆr を位相比較器１４に
供給する。比較分周器１３は、ＶＣＯ１７からの出力信
号ｆvco を分周して図６に示す比較信号ｆp を位相比較
器１４に供給する。又、比較分周器１３は、出力信号ｆ
vco の周波数を切り替える、いわゆるチャネル切り替え
が行われるときにはその分周比が変更されるようになっ
ている。

【００２０】位相比較器１４は、前記基準信号ｆr と比
較信号ｆp の位相を比較する。そして、位相比較器１４
は、比較信号ｆp の位相と基準信号ｆr の位相が一致し
ている時、Ｈレベルの第１の位相差信号φＲ、Ｌレベル
の第２の位相差信号φＰを出力する。又、位相比較器１
４は、比較信号ｆp の位相が基準信号ｆr の位相より進
んでいる時、図６に示すようにＨレベルとなる第２の位
相差信号φＰをチャージポンプ部１５に出力する。本実
施の形態では、位相比較器１４は、比較信号ｆp のＨレ
ベルの立ち上がりから基準信号ｆr の立ち上がりまでの
間、Ｈレベルとなる第２の位相差信号φＰを出力する。
尚、この時、位相比較器１４は、Ｈレベルとなる第１の
位相差信号φＲを出力している。

【００２１】反対に、位相比較器１４は、比較信号ｆp
の位相が基準信号ｆr の位相より遅れている時、図６に
示すようにＬレベルとなる第１の位相差信号φＲをチャ
ージポンプ部１５に出力する。本実施の形態では、位相
比較器１４は、基準信号ｆrのＬレベルの立ち下がりか
ら比較信号ｆp の立ち下がりまでの間、Ｌレベルとなる
第１の位相差信号φＲを出力する。尚、この時、位相比
較器１４は、Ｌレベルとなる第２の位相差信号φＰを出
力している。

【００２２】又、位相比較器１４は、ロック検出信号Ｌ
Ｄを生成する。ロック検出信号ＬＤは、基準信号ｆr と
比較信号ｆp の位相のずれが生じてから一致するまでの
間だけ出力される信号である。そして、本実施の形態で
は、位相比較基１４は、図６に示すように、最初の位相
のずれが生じて最初のＨレベルの第２の位相差信号φＰ
（又は、Ｌレベルの第１の位相差信号φＲ）が出力さ
れ、その最初の第２の位相差信号φＰがＨレベルからＬ
レベルに立ち下がった時（又は、その最初の第１の位相
差信号φＲがＬレベルからＨレベルに立ち上がった時）
から基準信号ｆrと比較信号ｆp の位相が一致するまで
Ｈレベルのロック検出信号ＬＤを出力する。従って、基
準信号ｆr と比較信号ｆp の位相のずれが生じてから一
致するまでの時間が長ければ長いほど、位相比較器１４
は、Ｈレベルのロック検出信号ＬＤを長く出力し続ける
ことになる。

【００２３】前記第１及び第２の位相差信号φＲ，φＰ
は、チャージポンプ部１５に供給される。チャージポン
プ部１５は、図３に示すように、４個の第１〜第４チャ
ージポンプＣＨＰ１〜ＣＨＰ４とから構成されてる。第
１〜第４チャージポンプＣＨＰ１〜ＣＨＰ４は、共に同
じ回路構成なので、第１チャージポンプＣＨＰ１につい
てのみ説明し他の第２〜第４チャージポンプＣＨＰ２〜
ＣＨＰ４について省略する。

【００２４】第１チャージポンプＣＨＰ１は、ＰＮＰト
ランジスタＴ１とＮＰＮトランジスタＴ２を有してい
る。ＰＮＰトランジスタＴ１は、エミッタ端子が電源Ｖ
CCに接続され、コレクタ端子がＮＰＮトランジスタＴ２
のコレクタ端子に接続されている。ＰＮＰトランジスタ
Ｔ１のコレクタ端子とＮＰＮトランジスタＴ２のコレク
タ端子を接続するノードから引き出される出力端子は、
次段のＬＰＦ１６に接続されている。又、ＰＮＰトラン
ジスタＴ１のベース端子とエミッタ端子間には、抵抗Ｒ
１が接続されている。ＮＰＮトランジスタＴ２は、エミ
ッタ端子がグランドに接地されている。又、ＮＰＮトラ
ンジスタＴ２のベース端子とエミッタ端子間には、抵抗
Ｒ２が接続されている。

【００２５】そして、第１チャージポンプＣＨＰ１にお
いて、ＰＮＰトランジスタＴ１のベース端子には第１の
位相差信号φＲが入力され、ＮＰＮトランジスタＴ２の
ベース端子には第２の位相差信号φＰが入力される。そ
して、第１及び第２の位相差信号φＲ，φＰが共にＬレ
ベルの時（比較信号ｆp の位相が基準信号ｆr の位相よ
り遅れている時）、ＰＮＰトランジスタＴ１はオンし、
ＮＰＮトランジスタＴ２はオフする。この時、第１チャ
ージポンプＣＨＰ１の出力端子からＬＰＦ１６に電源電
圧ＶCCからの電流が流れ、第１チャージポンプＣＨＰ１
の出力端子の電圧Ｄ01、即ちＬＰＦ１６に設けられた図
示しないコンデンサの充電電圧を上昇させる。

【００２６】反対に、第１及び第２の位相差信号φＲ，
φＰが共にＨレベルの時（比較信号ｆp の位相が基準信
号ｆr の位相より進んでいる時）、ＰＮＰトランジスタ
Ｔ１はオフし、ＮＰＮトランジスタＴ２はオンする。こ
の時、ＬＰＦ１６から第１チャージポンプＣＨＰ１に電
流が流れ込み、第１チャージポンプＣＨＰ１の出力端子
の電圧Ｄ01、即ちＬＰＦ１６のコンデンサの充電電圧を
低下させる。

【００２７】尚、第２〜第４チャージポンプＣＨＰ２〜
ＣＨＰ４におけるＰＮＰトランジスタＴ１とＮＰＮトラ
ンジスタＴ２のベース端子には、セレクタ回路１９を介
してそれぞれ第１及び第２の位相差信号φＰに対応する
信号φＲ１〜φＲ３，φＰ１〜φＰ３が入力される。

【００２８】セレクタ回路１９は、３個の第１〜第３イ
ンバータ２１〜２３、３個の第１〜第３ナンド回路２４
〜２６、及び、３個の第１〜第３アンド回路２７〜２９
を有している。

【００２９】第１ナンド回路２４は２つの入力端子を備
え、一方の入力端子には第１インバータ２１を介して前
記第１の位相差信号φＲを入力する。第１ナンド回路２
４の他方の入力端子は、選択信号発生回路１８からの第
１選択信号Ａを入力する。又、第１ナンド回路２４の出
力端子は、第２チャージポンプＣＨＰ２のＰＮＰトラン
ジスタＴ１のベース端子に接続されている。第１アンド
回路２７は、２つの入力端子を備え、一方の入力端子に
は前記第２の位相差信号φＰを入力する。第１アンド回
路２７の他方の入力端子は、選択信号発生回路１８から
の第１選択信号Ａを入力する。又、第１アンド回路２７
の出力端子は、第２チャージポンプＣＨＰ２のＮＰＮト
ランジスタＴ２のベース端子に接続されている。

【００３０】従って、第１選択信号ＡがＨレベルの時、
位相比較器１４からの第１及び第２の位相差信号φＲ，
φＰと対応する信号φＲ１，φＰ１が第２チャージポン
プＣＨＰ２に入力される。第２チャージポンプＣＨＰ２
は、この信号φＲ１，φＰ１に基づいて第２チャージポ
ンプＣＨＰ２の出力端子の電圧Ｄ02、即ちＬＰＦ１６に
設けられたコンデンサの充電電圧を第１チャージポンプ
ＣＨＰ１と同期して制御する。

【００３１】第２ナンド回路２５は２つの入力端子を備
え、一方の入力端子には第２インバータ２２を介して前
記第１の位相差信号φＲを入力する。第２ナンド回路２
５の他方の入力端子は、選択信号発生回路１８からの第
２選択信号Ｂを入力する。又、第２ナンド回路２５の出
力端子は、第３チャージポンプＣＨＰ３のＰＮＰトラン
ジスタＴ１のベース端子に接続されている。第２アンド
回路２８は、２つの入力端子を備え、一方の入力端子に
は前記第２の位相差信号φＰを入力する。第２アンド回
路２８の他方の入力端子は、選択信号発生回路１８から
の第２選択信号Ｂを入力する。又、第２アンド回路２８
の出力端子は、第３チャージポンプＣＨＰ３のＮＰＮト
ランジスタＴ２のベース端子に接続されている。

【００３２】従って、第２選択信号ＢがＨレベルの時、
位相比較器１４からの第１及び第２の位相差信号φＲ，
φＰと対応する信号φＲ２，φＰ２が第３チャージポン
プＣＨＰ３に入力される。第３チャージポンプＣＨＰ３
は、この信号φＲ２，φＰ２に基づいて第３チャージポ
ンプＣＨＰ３の出力端子の電圧Ｄ03、即ちＬＰＦ１６に
設けられたコンデンサの充電電圧を第１チャージポンプ
ＣＨＰ１と同期して制御する。

【００３３】第３ナンド回路２６は２つの入力端子を備
え、一方の入力端子には第３インバータ２３を介して前
記第１の位相差信号φＲを入力する。第３ナンド回路２
６の他方の入力端子は、選択信号発生回路１８からの第
３選択信号Ｃを入力する。又、第３ナンド回路２６の出
力端子は、第４チャージポンプＣＨＰ４のＰＮＰトラン
ジスタＴ１のベース端子に接続されている。第３アンド
回路２９は、２つの入力端子を備え、一方の入力端子に
は前記第２の位相差信号φＰを入力する。第３アンド回
路２９の他方の入力端子は、選択信号発生回路１８から
の第３選択信号Ｃを入力する。又、第３アンド回路２９
の出力端子は、第４チャージポンプＣＨＰ４のＮＰＮト
ランジスタＴ２のベース端子に接続されている。

【００３４】従って、第３選択信号ＢがＨレベルの時、
位相比較器１４からの第１及び第２の位相差信号φＲ，
φＰと対応する信号φＲ３，φＰ３が第３チャージポン
プＣＨＰ３に入力される。第４チャージポンプＣＨＰ４
は、この信号φＲ３，φＰ３に基づいて第４チャージポ
ンプＣＨＰ４の出力端子の電圧Ｄ04、即ちＬＰＦ１６に
設けられたコンデンサの充電電圧を第１チャージポンプ
ＣＨＰ１と同期して制御する。

【００３５】次に、前記セレクタ回路１９に出力される
第１〜第３選択信号Ａ，Ｂ，Ｃを生成する選択信号発生
回路１８について説明する。選択信号発生回路１８は、
３個の第１〜第３フリップフロップ（ＦＦ）３１〜３３
及び２個のアンド回路３４，３５を有している。第１〜
第３ＦＦ３１〜３３は、Ｄ形のフリップフロップであ
る。第１ＦＦ３１は、データ入力端子及びリセット入力
端子に前記位相比較器１４からのロック検出信号ＬＤを
入力する。又、第１ＦＦ３１は、制御入力端子に前記水
晶発振器１１からの発振信号Ｒefinを入力する。第１Ｆ
Ｆ３１は、発振信号Ｒefinの立ち上がりに応答してその
時のデータ入力端子に入力されているロック検出信号Ｌ
Ｄの状態を出力端子から出力する。つまり、Ｈレベルの
ロック検出信号ＬＤが出力されている状態において、発
振信号Ｒefinが入力されると、第１ＦＦ３１はＨレベル
の出力信号が出力端子から出力される。このＨレベルの
出力信号は、第１選択信号Ａとして前記第１ナンド回路
２４及び第１アンド回路２７に出力される。又、第１Ｆ
Ｆ３１は、Ｈレベルのロック検出信号ＬＤがＨレベルか
らＬレベルに立ち下がると、リセットされ出力端子から
出力される出力信号（第１選択信号Ａ）をＬレベルにす
る。

【００３６】第２ＦＦ３２は、データ入力端子に前記第
１選択信号Ａを入力し、リセット入力端子に前記ロック
検出信号ＬＤを入力する。又、第２ＦＦ３２は、制御入
力端子に前記発振信号Ｒefinを入力する。第２ＦＦ３２
は、発振信号Ｒefinの立ち上がりに応答してその時のデ
ータ入力端子に入力されている第１選択信号Ａの状態を
出力端子から出力する。つまり、Ｈレベルの第１選択信
号Ａが出力されている状態において、発振信号Ｒefinが
入力されると、第２ＦＦ３２はＨレベルの出力信号が出
力端子から出力される。又、第２ＦＦ３２は、Ｈレベル
のロック検出信号ＬＤがＨレベルからＬレベルに立ち下
がると、リセットされ出力端子から出力される出力信号
をＬレベルにする。

【００３７】第２ＦＦ３２の出力信号は、アンド回路３
４に出力される。アンド回路３４は、前記第１ＦＦ３１
からの第１選択信号Ａを入力する。そして、アンド回路
３４は、Ｈレベルの第１選択信号Ａを入力している状態
で第２ＦＦ３２からＨレベルの出力信号を入力すると、
Ｈレベルの出力信号を第２選択信号Ｂとして前記第２ナ
ンド回路２５及び第２アンド回路２８に出力する。

【００３８】第３ＦＦ３３は、データ入力端子に第２Ｆ
Ｆ３２の出力信号を入力し、リセット入力端子に前記ロ
ック検出信号ＬＤを入力する。又、第３ＦＦ３３は、制
御入力端子に前記発振信号Ｒefinを入力する。第３ＦＦ
３３は、発振信号Ｒefinの立ち上がりに応答してその時
のデータ入力端子に入力されている第２ＦＦ３２の出力
信号の状態を出力端子から出力する。つまり、Ｈレベル
の出力信号が出力されている状態において、発振信号Ｒ
efinが入力されると、第３ＦＦ３３はＨレベルの出力信
号が出力端子から出力される。又、第３ＦＦ３３は、Ｈ
レベルのロック検出信号ＬＤがＨレベルからＬレベルに
立ち下がると、リセットされ出力端子から出力される出
力信号をＬレベルにする。

【００３９】第３ＦＦ３３の出力信号は、アンド回路３
５に出力される。アンド回路３５は、前記第２ＦＦ３２
からの第２選択信号Ｂを入力する。そして、アンド回路
３５は、Ｈレベルの第２選択信号Ｂを入力している状態
で第３ＦＦ３３からＨレベルの出力信号を入力すると、
Ｈレベルの出力信号を第３選択信号Ｃとして前記第３ナ
ンド回路２６及び第３アンド回路２９に出力する。

【００４０】従って、選択信号発生回路１８は、図４に
示すように、位相比較器１４からＨレベルのロック検出
信号ＬＤが出力されると、その検出信号ＬＤが出力され
た後の最初の発振信号Ｒefinに応答してＨレベルの第１
選択信号Ａを出力する。続いて、選択信号発生回路１８
は、２番目の発振信号Ｒefinに応答してＨレベルの第２
選択信号Ｂを出力する。従って、この時点で、選択信号
発生回路１８は、Ｈレベルの第１及び第２選択信号Ａ，
Ｂを出力する。尚、２番目の発振信号Ｒefinが出力する
前に、ロック検出信号ＬＤがＬレベルになると、第１Ｆ
Ｆ３１はリセットされ、第１選択信号ＡはＬレベルとな
って消失するため、第２ＦＦ３２の出力信号は、Ｌレベ
ルのままとなる。

【００４１】続いて、選択信号発生回路１８は、３番目
の発振信号Ｒefinに応答してＨレベルの第３選択信号Ｃ
を出力する。従って、この時点で、選択信号発生回路１
８は、Ｈレベルの第１〜第３選択信号Ａ〜Ｃを出力す
る。尚、３番目の発振信号Ｒefinが出力する前に、ロッ
ク検出信号ＬＤがＬレベルになると、第１及び第２ＦＦ
３１，３２はリセットされ、第１及び第２選択信号Ａ，
ＢはＬレベルとなって消失するため、第３ＦＦ３３の出
力信号は、Ｌレベルのままとなる。

【００４２】つまり、Ｈレベルのロック検出信号ＬＤが
長く続く場合、最初にＨレベルの第１選択信号Ａが出力
されて、第１及び第２の位相差信号φＲ，φＰは第１及
び第２チャージポンプＣＨＰ１、ＣＨＰ２に出力され
る。続いて、第２選択信号Ｂが新たに加わると、第１及
び第２の位相差信号φＲ，φＰは第１〜第３チャージポ
ンプＣＨＰ１〜ＣＨＰ３に出力される。さらに、第３選
択信号Ｃが新たに加わると、第１及び第２の位相差信号
φＲ，φＰは第１〜第４チャージポンプＣＨＰ１〜ＣＨ
Ｐ４に出力される。即ち、アンロックの状態が長いと、
それに対応して動作させる第１〜第４チャージポンプＣ
ＨＰ１〜ＣＨＰ４の数が増加することになる。

【００４３】従って、第１及び第２チャージポンプＣＨ
Ｐ１、ＣＨＰ２が選択され動作すると、ＬＰＦ１６に対
して第１及び第２チャージポンプＣＨＰ１、ＣＨＰ２が
並列に接続されたことになる。従って、第１及び第２の
位相差信号φＲ，φＰが共にＬレベルの時、第１及び第
２チャージポンプＣＨＰ１，ＣＨＰ２の出力端子からＬ
ＰＦ１６に電源電圧ＶCCからの電流が流れ、第１及び第
２チャージポンプＣＨＰ１，ＣＨＰ２の出力端子の電圧
Ｄ01，Ｄ02（＝Ｄ0 ）、即ち、ＬＰＦ１６に設けられた
コンデンサの充電電圧を２倍の駆動能力で上昇させる。
反対に、第１及び第２の位相差信号φＲ，φＰが共にＨ
レベルの時、ＬＰＦ１６から第１及び第２チャージポン
プＣＨＰ１，ＣＨＰ２に電流が流れ込み、第１〜第２チ
ャージポンプＣＨＰ１，ＣＨＰ２の出力端子の電圧Ｄ0
1，Ｄ02（＝Ｄ0 ）、即ち、ＬＰＦ１６のコンデンサの
充電電圧を２倍の駆動能力で低下させる。

【００４４】又、第１〜第３チャージポンプＣＨＰ１〜
ＣＨＰ３が選択され動作すると、ＬＰＦ１６に対して第
１〜第３チャージポンプＣＨＰ１〜ＣＨＰ３が並列に接
続されたことになる。従って、第１及び第２の位相差信
号φＲ，φＰが共にＬレベルの時、第１〜第３チャージ
ポンプＣＨＰ１〜ＣＨＰ３の出力端子からＬＰＦ１６に
電源電圧ＶCCからの電流が流れ、第１〜第３チャージポ
ンプＣＨＰ１〜ＣＨＰ３の出力端子の電圧Ｄ01〜Ｄ03
（＝Ｄ0 ）、即ち、ＬＰＦ１６に設けられたコンデンサ
の充電電圧を３倍の駆動能力で上昇させる。反対に、第
１及び第２の位相差信号φＲ，φＰが共にＨレベルの
時、ＬＰＦ１６から第１〜第３チャージポンプＣＨＰ１
〜ＣＨＰ３に電流が流れ込み、第１〜第３チャージポン
プＣＨＰ１〜ＣＨＰ３の出力端子の電圧Ｄ01〜Ｄ03（＝
Ｄ0 ）、即ち、ＬＰＦ１６のコンデンサの充電電圧を３
倍の駆動能力で低下させる。

【００４５】又、第１〜第４チャージポンプＣＨＰ１〜
ＣＨＰ４が選択され動作すると、ＬＰＦ１６に対して第
１〜第４チャージポンプＣＨＰ１〜ＣＨＰ４が並列に接
続されたことになる。従って、第１及び第２の位相差信
号φＲ，φＰが共にＬレベルの時、第１〜第３チャージ
ポンプＣＨＰ１〜ＣＨＰ３の出力端子からＬＰＦ１６に
電源電圧ＶCCからの電流が流れ、第１〜第４チャージポ
ンプＣＨＰ１〜ＣＨＰ４の出力端子の電圧Ｄ01〜Ｄ04
（＝Ｄ0 ）、即ち、ＬＰＦ１６に設けられたコンデンサ
の充電電圧を４倍の駆動能力で上昇させる。反対に、第
１及び第２の位相差信号φＲ，φＰが共にＨレベルの
時、ＬＰＦ１６から第１〜第４チャージポンプＣＨＰ１
〜ＣＨＰ４に電流が流れ込み、第１〜第４チャージポン
プＣＨＰ１〜ＣＨＰ４の出力端子の電圧Ｄ01〜Ｄ04（＝
Ｄ0 ）、即ち、ＬＰＦ１６のコンデンサの充電電圧を４
倍の駆動能力で低下させる。

【００４６】前記ＬＰＦ１６は、その時の第１〜第４チ
ャージポンプＣＨＰ１〜ＣＨＰ４の出力端子の電圧Ｄ0
に対応するＬＰＦ１６内のコンデンサの充電電圧をＶＣ
Ｏ１７に出力する。ＶＣＯ１７は、このコンデンサの充
電電圧値に応じた周波数の出力信号ｆvco を生成し比較
分周器１３に帰還する。

【００４７】次に、上記のように構成されたＰＬＬ回路
の作用を説明する。ある周波数にロックしていた出力信
号ｆvco の周波数を変更する場合、比較分周器１３の分
周比が所定の値に変更される。これによって、基準分周
器１２の基準信号ｆr の各パルスに対応する比較信号ｆ
p の各パルスの位相が変化するとともに、比較信号ｆp
の周波数が変化する。

【００４８】そして、図６に示すように、比較信号ｆp
の位相が基準信号ｆr の位相より進むと、位相比較器１
４は、Ｈレベルとなる第２の位相差信号φＰ（第１の位
相差信号φＲはＨレベルのままである）をチャージポン
プ部１５に出力する。即ち、位相比較器１４は、比較信
号ｆp のＨレベルの立ち上がりから遅れて出力さる基準
信号ｆr の立ち上がりまでの間、Ｈレベルとなる第２の
位相差信号φＰを出力する。

【００４９】この第１及び第２の位相差信号φＲ，φＰ
は、第１チャージポンプＣＨＰ１に出力されるととも
に、セレクタ回路１９に出力される。この時点において
は、選択信号発生回路１８から第１〜第３選択信号Ａ〜
Ｃが出力されていないので、セレクタ回路１９は、位相
比較器１４からの位相差信号φＲ，φＰを第２〜第４チ
ャージポンプＣＨＰ２〜ＣＨＰ４に出力しない。

【００５０】従って、第１チャージポンプＣＨＰ１のみ
動作し、ＮＰＮトランジスタＴ１がオンする。そして、
ＬＰＦ１６から第１チャージポンプＣＨＰ１に電流が流
れ込み、第１チャージポンプＣＨＰ１〜ＣＨＰ４の出力
端子の電圧Ｄ01（＝Ｄ0 ）、即ち、ＬＰＦ１６のコンデ
ンサの充電電圧を低下させる。ＶＣＯ１７は、このコン
デンサの充電電圧値に応じた周波数の出力信号ｆvco を
生成し比較分周器１３に帰還する。

【００５１】第２の位相差信号φＰがＨレベルがＬレベ
ルになると、位相比較器１４は、Ｈレベルのロック検出
信号ＬＤを出力する。即ち、位相比較器１４は、比較信
号ｆp と基準信号ｆr の位相が一致するまでの間、Ｈレ
ベルとなるロック検出信号ＬＤを選択信号発生回路１８
に出力する。

【００５２】選択信号発生回路１８は、Ｈレベルのロッ
ク検出信号ＬＤを入力すると水晶発振器１１からの発振
信号Ｒefinに応答して第１ＦＦ３１からＨレベルの第１
選択信号Ａを出力する。この第１選択信号Ａに基づいて
セレクタ回路１９の第１ナンド回路２４及び第１アンド
回路２７を開き、第１ナンド回路２４は第１の位相差信
号φＲに相当する信号φＲ1 を、第１アンド回路２７は
第２の位相差信号φＰに相当する信号φＰ1 を第２チャ
ージポンプＣＨＰ２にそれぞれ出力することができる状
態となる。

【００５３】この状態で次の比較信号ｆp と基準信号ｆ
r の位相比較が位相比較器１４にて行われ、比較信号ｆ
p の位相が基準信号ｆr の位相より遅れると、位相比較
器１４はＬレベルとなる第１の位相差信号φＲ（第２の
位相差信号φＰはＨレベルのままである）をチャージポ
ンプ部１５に出力する。即ち、位相比較器１４は、基準
信号ｆr のＬレベルの立ち下がりから遅れて出力さる比
較信号ｆp の立ち下がりまでの間、Ｌレベルとなる第１
の位相差信号φＲを出力する。

【００５４】この第１及び第２の位相差信号φＲ，φＰ
は、第１チャージポンプＣＨＰ１に出力される。又、こ
の第１及び第２の位相差信号φＲ，φＰは、第１及び第
２の位相差信号φＲ１，φＰ１となって第２チャージポ
ンプＣＨＰ２に出力される。

【００５５】従って、第１及び第２チャージポンプＣＨ
Ｐ１，ＣＨＰ２が動作し、ＰＮＰトランジスタＴ２がオ
ンする。そして、ＬＰＦ１６から第１及び第２チャージ
ポンプＣＨＰ１，ＣＨＰ２の出力端子からＬＰＦ１６に
電流が流れ、第１及び第２チャージポンプＣＨＰ１，Ｃ
ＨＰ２の出力端子の電圧Ｄ01，Ｄ02（＝Ｄ0 ）、即ち、
ＬＰＦ１６のコンデンサの充電電圧を２倍の駆動能力で
上昇させる。

【００５６】ＶＣＯ１７は、このコンデンサの充電電圧
値に応じた周波数の出力信号ｆvcoを生成し比較分周器
１３に帰還する。以後、Ｈレベルのロック検出信号ＬＤ
が出力されている間、即ち、位相比較器１４は、比較信
号ｆp と基準信号ｆr の位相が一致するまでの間、発振
信号Ｒefinに応答して、選択信号発生回路１８にて第２
選択信号Ｂ、次に第３選択信号Ｃが生成され、第３チャ
ージポンプＣＨＰ３、次に第４チャージポンプＣＨＰ４
を順次動作可能にして行く。つまり、チャージポンプ部
１５の駆動能力は、発振信号Ｒefinが出力される毎に２
倍、３倍、４倍と増加させながら、ＰＬＬ回路は速やか
に比較信号ｆp と基準信号ｆr の位相が一致する出力信
号ｆvco を生成する。又、チャージポンプ部１５の駆動
能力が２倍、３倍と増加する途中において、比較信号ｆ
p と基準信号ｆr の位相が一致すると、即ちＨレベルの
ロック検出信号ＬＤがＬレベルに消失すると、直ちに第
２〜第４チャージポンプＣＨＰ２〜ＣＨＰ４が非選択と
なる。そして、再び両信号ｆP ，ｆr の位相がずれる
と、チャージポンプ部１５は再び第１チャージポンプＣ
ＨＰ１から動作を行う。

【００５７】次に、上記のように構成した実施の形態の
特徴を以下に述べる。 （１）本実施の形態によれば、チャージポンプ部１５の
駆動能力は、２倍、３倍、４倍と増加させるようにし
た。従って、ロックアップタイムを短くすることができ
る。

【００５８】（２）本実施の形態によれば、チャージポ
ンプ部１５の駆動能力は、比較信号ｆp と基準信号ｆr
の位相が一致するまでに要する時間に相対して２倍、３
倍、４倍と増加させるようにした。つまり、本実施の形
態では、常にチャージポンプ部１５の駆動能力を最初か
ら最大の駆動能力で動作させないで、徐々に上げるよう
にした。従って、例えば、チャネル切り替えが小幅でロ
ックアップタイムが許容範囲の短い場合には最小数のチ
ャージポンプを動作するだけでよく、不必要に駆動能力
を上げて余分数のチャージポンプを駆動させて無駄な消
費電力を消費することはない。

【００５９】（３）又、前記したように、チャージポン
プ部１５の駆動能力は比較信号ｆpと基準信号ｆr の位
相が一致するまでに要する時間に相対して増加するよう
にした。従って、チャージポンプの駆動能力をあまり要
求しないアプリケーションに使用されるＰＬＬ回路や、
チャージポンプの大きな駆動能力を要求するアプリケー
ションに使用されるＰＬＬ回路等の両タイプのＰＬＬ回
路にも使用できる。その結果、本実施の形態のＰＬＬ回
路は、汎用性があり、しかも低消費電力のＰＬＬ回路を
提供することができる。

【００６０】（４）本実施の形態では、チャージポンプ
部１５の各チャージポンプＣＨＰ１〜ＣＨＰ４は、同じ
構成で同じ各素子の回路定数も同じであるため、ＰＬＬ
回路を製造するにあたって製造プロセスを増加すること
がなく製造上においても有利となる。

【００６１】（５）又、本実施の形態では、比較信号ｆ
p と基準信号ｆr の位相が一致するまでに要する時間、
即ちロック検出信号ＬＤを計時するのに、ＰＬＬ回路に
付帯する水晶発振器１１の発振信号Ｒefinを利用した。
従って、ロック検出信号ＬＤを計時するのに、専用の信
号を生成する発振回路を設ける必要がないので、その分
だけ回路規模を小さくすることができる。

【００６２】尚、本発明は上記実施の形態に限定される
ものではなく、以下の態様で実施してもよい。 （１）上記実施の形態では、４個の第１〜第４チャージ
ポンプＣＨＰ１〜ＣＨＰ４を用いたが。これに限定され
るものではなく、例えば、２個、３個、又は５個以上と
適宜変更して実施してもよい。

【００６３】（２）前記実施の形態では、発振信号Ｒef
inが出力される毎に２倍、３倍、４倍と駆動能力を増加
させたが、例えば発振信号Ｒefinが２つ出力される毎に
増加させる等、駆動能力の増加させるタイミングを適宜
変更して実施してもよい。

【００６４】（３）前記実施の形態では、駆動能力を増
加させるタイミングを水晶発振器１１からの発振信号Ｒ
efinを用いたが、ＰＬＬ回路が形成された半導体集積回
路中に設けられたタイマ、又は、外部装置からのクロッ
ク信号等を利用して実施してもよい。

【００６５】（４）前記実施の形態では、最初の位相の
ずれが生じて最初のＨレベルの第２の位相差信号φＰ
（又は、Ｌレベルの第１の位相差信号φＲ）が出力さ
れ、その最初の第２の位相差信号φＰがＨレベルからＬ
レベルに立ち下がった時（又は、その最初の第１の位相
差信号φＲがＬレベルからＨレベルに立ち上がった時）
から基準信号ｆr と比較信号ｆp の位相が一致するまで
Ｈレベルのロック検出信号ＬＤを出力するようにした。
これを、最初の位相のずれが生じて最初のＨレベルの第
２の位相差信号φＰ（又は、Ｌレベルの第１の位相差信
号φＲ）が出力された時からＨレベルのロック検出信号
ＬＤを出力するようにしてもよい。この場合、２番目の
発振信号Ｒefinから順に選択信号Ａ〜Ｃを発生させる必
要がある。

【００６６】

【発明の効果】請求項１の発明によれば、ロックアップ
タイムを短くすることができるとともに、低消費電力化
を図ることができる。

【００６７】請求項２の発明によれば、請求項１の発明
の効果に加えてＰＬＬ回路に付帯する発振信号を利用す
るため、ＰＬＬ回路の回路規模を大きくすることはな
い。請求項３の発明によれば、ロックアップタイムを短
くすることができるとともに、低消費電力化を図ること
ができる。

【００６８】請求項４の発明によれば、請求項３の発明
の効果に加えてＰＬＬ回路に付帯する水晶発振器からの
発振信号を利用するため、ＰＬＬ回路の回路規模を大き
くすることはない。

【００６９】請求項５の発明によれば、ＰＬＬ回路を製
造するにあたっては、非常に簡単となる。

【図面の簡単な説明】

【図１】 本発明の原理説明図。

【図２】 一実施の形態のＰＬＬ回路を示す回路図。

【図３】 チャージポンプ部、選択信号発生回路及びセ
レクタ回路を示す回路図。

【図４】 選択信号発生回路の動作を説明するためのタ
イムチャート。

【図５】 セレクタ回路の動作を説明するためのタイム
チャート。

【図６】 ＰＬＬ回路の動作を説明するためのタイムチ
ャート。

【符号の説明】

１ 位相比較器 ２ チャージポンプ部 ２ａ，２ｂ チャージポンプ ３ チャージポンプ駆動制御回路 ｆr 基準信号 ｆp 比較信号 φＲ，φＰ 位相差信号 ＬＤ ロック検出信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鷲見 秀司 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 青木 考樹 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基準信号と比較信号の位相が位相比較器
   にて比較され、その比較結果に基づいて前記位相比較器
   から出力される位相差信号を入力し、その位相差信号に
   応じた出力電圧を出力端子に出力する複数個のチャージ
   ポンプからなるチャージポンプ部を備えたＰＬＬ回路に
   設けたチャージポンプの制御方法であって、 前記基準信号と比較信号の位相が一致するまでに要する
   時間に相対して位相差信号に基づいて動作するチャージ
   ポンプの数を増加させてチャージポンプ部の駆動能力を
   上げるようにしたＰＬＬ回路に設けたチャージポンプの
   制御方法。
2. 【請求項２】 請求項１に記載のＰＬＬ回路に設けたチ
   ャージポンプの制御方法において、 前記基準信号と比較信号の位相が一致するまでに要する
   時間は、前記位相比較器にて生成される基準信号と比較
   信号の位相が一致するまで出力されるロック検出信号
   を、前記基準信号を生成するするために使用される水晶
   発振器からの発振信号にて計時するものであるＰＬＬ回
   路に設けたチャージポンプの制御方法。
3. 【請求項３】 基準信号と比較信号の位相が位相比較器
   にて比較され、その比較結果に基づいて前記位相比較器
   から出力される位相差信号を入力し、その位相差信号に
   応じた出力電圧を出力端子に出力する複数個のチャージ
   ポンプからなるチャージポンプ部を備えたＰＬＬ回路で
   あって、 前記位相比較器にて基準信号と比較信号の位相が一致す
   るまで出力されるロック検出信号を生成するとともに、
   そのロック検出信号に基づいて複数個のチャージポンプ
   の中から順次チャージポンプを動作させチャージポンプ
   部の駆動能力を上げるようにしたチャージポンプ駆動制
   御回路を設けたＰＬＬ回路。
4. 【請求項４】 請求項３に記載のＰＬＬ回路において、
   前記チャージポンプ駆動制御回路は、 前記位相比較器からのロック検出信号と前記基準信号を
   生成するするために使用される水晶発振器からの発振信
   号とを入力し、前記ロック検出信号の時間を前記発振信
   号にて計時し、前記ロック検出信号の時間に対応して駆
   動させる前記チャージポンプを選択するための選択信号
   を生成する選択信号発生回路と、 前記選択信号発生回路からの選択信号に基づいて複数個
   のチャージポンプの中からチャージポンプを選択し、そ
   の選択されたチャージポンプを前記位相差信号に基づい
   て動作させるようにしたセレクタ回路とからなるＰＬＬ
   回路。
5. 【請求項５】 請求項３又は請求項４に記載のＰＬＬ回
   路において、複数個のチャージポンプは、それぞれ駆動
   能力が同じものであるＰＬＬ回路。