JPH0917780A - 半導体装置の素子分離膜の形成方法 - Google Patents
半導体装置の素子分離膜の形成方法Info
- Publication number
- JPH0917780A JPH0917780A JP8147483A JP14748396A JPH0917780A JP H0917780 A JPH0917780 A JP H0917780A JP 8147483 A JP8147483 A JP 8147483A JP 14748396 A JP14748396 A JP 14748396A JP H0917780 A JPH0917780 A JP H0917780A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor device
- element isolation
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の素子分離膜の形成に際し、バー
ズビークの発生を抑え、小さくても十分な厚さのフィー
ルド酸化膜を形成する。 【解決手段】 シリコン基板（１）の上にパッド酸化膜
（２）を形成し、それを窒素含有ガス雰囲気中で熱処理
をすることによりパッド酸化膜を通して窒素原子を注入
して、パッド酸化膜のシリコン基板との境界付近に窒素
原子層（３）を蓄積させ、次いでパッド酸化膜の上に窒
化膜（４）を形成してから、フィールド酸化膜予定部位
をエッチングしてシリコン基板を露出させ、その部位の
窒化膜およびパッド酸化膜の側壁に窒化膜スペーサ
（５）を形成し、追ってシリコン基板にトレンチを掘
り、熱酸化によりシリコン基板のトレンチ部分にフィー
ルド酸化膜を形成する。
ズビークの発生を抑え、小さくても十分な厚さのフィー
ルド酸化膜を形成する。 【解決手段】 シリコン基板（１）の上にパッド酸化膜
（２）を形成し、それを窒素含有ガス雰囲気中で熱処理
をすることによりパッド酸化膜を通して窒素原子を注入
して、パッド酸化膜のシリコン基板との境界付近に窒素
原子層（３）を蓄積させ、次いでパッド酸化膜の上に窒
化膜（４）を形成してから、フィールド酸化膜予定部位
をエッチングしてシリコン基板を露出させ、その部位の
窒化膜およびパッド酸化膜の側壁に窒化膜スペーサ
（５）を形成し、追ってシリコン基板にトレンチを掘
り、熱酸化によりシリコン基板のトレンチ部分にフィー
ルド酸化膜を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造工程において、素子と素子とを隔離する素子分離膜の
形成方法に関するもので、特にＮＨ3 アニーリングを利
用した素子分離膜の形成方法に関するものである。
造工程において、素子と素子とを隔離する素子分離膜の
形成方法に関するもので、特にＮＨ3 アニーリングを利
用した素子分離膜の形成方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造工程における素子間の
電気的絶縁のために、従来は酸化マスク層を使用して素
子分離領域を局部的に選択酸化させるＬＯＣＯＳ法が使
用されてきたが、素子の活性領域を減少させるバーズビ
ークの形成が問題となり、このバーズビークを減少させ
るためにＬＯＣＯＳ法を変形させたＯＳＥＬＯ（ｏｆｆ
−ｓｅｔ ＬＯＣＯＳ）法やＭＯＳＥＬＯ（ｍｏｄｉｆ
ｉｅｄ ＯＳＥＬＯ）法が最近使用され始めている。
電気的絶縁のために、従来は酸化マスク層を使用して素
子分離領域を局部的に選択酸化させるＬＯＣＯＳ法が使
用されてきたが、素子の活性領域を減少させるバーズビ
ークの形成が問題となり、このバーズビークを減少させ
るためにＬＯＣＯＳ法を変形させたＯＳＥＬＯ（ｏｆｆ
−ｓｅｔ ＬＯＣＯＳ）法やＭＯＳＥＬＯ（ｍｏｄｉｆ
ｉｅｄ ＯＳＥＬＯ）法が最近使用され始めている。
【０００３】ところで、そのＯＳＥＬＯ法のプロセス
は、ＬＯＣＯＳ工程中に素子分離膜のフィールド酸化膜
を形成するための熱酸化工程の前に（すなわち、パッド
酸化膜および酸化防止層がパターニングされて素子分離
領域となる半導体基板が露出された状態で）スペーサ用
の窒化膜を薄く蒸着し、その窒化膜をスペーサ蝕刻して
窒化膜スペーサを形成し、次いでシリコン基板を３０〜
７０ｎｍ（ナノメートル）程度蝕刻してトレンチを形成
した後、トレンチの底部分に熱酸化を実施するプロセス
であり、窒化膜スペーサの存在により酸化防止層の側壁
の底部に食い入るバーズビークを防止するものである。
は、ＬＯＣＯＳ工程中に素子分離膜のフィールド酸化膜
を形成するための熱酸化工程の前に（すなわち、パッド
酸化膜および酸化防止層がパターニングされて素子分離
領域となる半導体基板が露出された状態で）スペーサ用
の窒化膜を薄く蒸着し、その窒化膜をスペーサ蝕刻して
窒化膜スペーサを形成し、次いでシリコン基板を３０〜
７０ｎｍ（ナノメートル）程度蝕刻してトレンチを形成
した後、トレンチの底部分に熱酸化を実施するプロセス
であり、窒化膜スペーサの存在により酸化防止層の側壁
の底部に食い入るバーズビークを防止するものである。
【０００４】
【発明が解決しようとする課題】しかし、バーズビーク
を減少するためには、窒化膜スペーサの厚さを厚くしな
ければならず、一方これがあまりに厚過ぎると、フィー
ルド酸化膜が形成される空間がせまくなって、フィール
ド酸化膜の厚さが減少してしまい、素子間の隔離効果が
低下するし、だからといって窒化膜スペーサの厚さを薄
くすると、バーズビークの形成が大きくなる問題点があ
る。
を減少するためには、窒化膜スペーサの厚さを厚くしな
ければならず、一方これがあまりに厚過ぎると、フィー
ルド酸化膜が形成される空間がせまくなって、フィール
ド酸化膜の厚さが減少してしまい、素子間の隔離効果が
低下するし、だからといって窒化膜スペーサの厚さを薄
くすると、バーズビークの形成が大きくなる問題点があ
る。
【０００５】したがって、この発明は、素子間の必要な
隔離効果を確保し、バーズビークを減少させる、半導体
装置の素子分離膜の形成方法を提供することを目的とす
る。
隔離効果を確保し、バーズビークを減少させる、半導体
装置の素子分離膜の形成方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、半導体装置の素子分離膜の形成方法に
おいて、シリコン基板を提供する段階と、上記シリコン
基板上に酸化膜を形成する段階と、上記シリコン基板を
窒素含有ガスで熱処理することにより上記酸化膜に窒素
を注入する段階を含んでなることを特徴とする。
に、この発明は、半導体装置の素子分離膜の形成方法に
おいて、シリコン基板を提供する段階と、上記シリコン
基板上に酸化膜を形成する段階と、上記シリコン基板を
窒素含有ガスで熱処理することにより上記酸化膜に窒素
を注入する段階を含んでなることを特徴とする。
【０００７】さらに、半導体装置の素子分離膜の形成方
法において、シリコン基板を提供する段階と、上記シリ
コン基板上に酸化膜を形成する段階と、上記シリコン基
板を窒素含有ガスで熱処理することにより上記酸化膜に
窒素原子を注入する段階と、上記酸化膜上に窒化膜を形
成する段階と、上記窒化膜と酸化膜をパターニングして
上記シリコン基板の素子分離領域を露出させる段階と、
上記窒化膜及び酸化膜のパターン縁部の側壁に窒化膜ス
ペーサを形成した後に、シリコン基板のその部分をエチ
ングしてトレンチを形成する段階と、その露出されたシ
リコン基板を熱酸化させる段階を含んでなることを特徴
とする。
法において、シリコン基板を提供する段階と、上記シリ
コン基板上に酸化膜を形成する段階と、上記シリコン基
板を窒素含有ガスで熱処理することにより上記酸化膜に
窒素原子を注入する段階と、上記酸化膜上に窒化膜を形
成する段階と、上記窒化膜と酸化膜をパターニングして
上記シリコン基板の素子分離領域を露出させる段階と、
上記窒化膜及び酸化膜のパターン縁部の側壁に窒化膜ス
ペーサを形成した後に、シリコン基板のその部分をエチ
ングしてトレンチを形成する段階と、その露出されたシ
リコン基板を熱酸化させる段階を含んでなることを特徴
とする。
【０００８】
【発明の作用】この発明では、パッド酸化膜のシリコン
基板との境界付近に窒素原子を蓄積させて、フィールド
酸化膜の形成時に酸素原子がパッド酸化膜に容易に拡散
して行かないようにしている。そのため、その部分にバ
ーズビークが形成されにくい。
基板との境界付近に窒素原子を蓄積させて、フィールド
酸化膜の形成時に酸素原子がパッド酸化膜に容易に拡散
して行かないようにしている。そのため、その部分にバ
ーズビークが形成されにくい。
【０００９】
【発明の実施の形態】以下、添付の図面を参照して、こ
の発明の一実施形態を詳細に説明する。図１〜図５は、
この発明の一実施形態による素子分離膜の形成工程の進
行順を示す半導体装置の断面図である。
の発明の一実施形態を詳細に説明する。図１〜図５は、
この発明の一実施形態による素子分離膜の形成工程の進
行順を示す半導体装置の断面図である。
【００１０】まず、図１は、シリコン基板１を酸化させ
てパッド酸化膜２を５〜５０ｎｍ（ナノメートル）の厚
さに形成して、高温での安定化のためにＮ2 ガスとＮＨ
3 またはＮＯ2 ガスに長時間露出させるアニーリング工
程を行った状態の断面図で、パッド酸化膜２のシリコン
基板１との境界付近にＮＨ3 による小量の窒素原子の層
３が存在することになる。ここに、パッド酸化膜２は、
ストレス防止を目的とするものである。この場合のＮＨ
3 アニーリングの条件は、ＮＨ3 の濃度を全体ガスの５
０％以上、温度を８００〜１１００℃、圧力を１０〜１
００ｔｏｒｒ、時間を３０分〜２時間とする。
てパッド酸化膜２を５〜５０ｎｍ（ナノメートル）の厚
さに形成して、高温での安定化のためにＮ2 ガスとＮＨ
3 またはＮＯ2 ガスに長時間露出させるアニーリング工
程を行った状態の断面図で、パッド酸化膜２のシリコン
基板１との境界付近にＮＨ3 による小量の窒素原子の層
３が存在することになる。ここに、パッド酸化膜２は、
ストレス防止を目的とするものである。この場合のＮＨ
3 アニーリングの条件は、ＮＨ3 の濃度を全体ガスの５
０％以上、温度を８００〜１１００℃、圧力を１０〜１
００ｔｏｒｒ、時間を３０分〜２時間とする。
【００１１】次いで、図２に示すように、上記パッド酸
化膜２の上にシリコン基板１の酸化防止層としての窒化
膜４を１００〜２００ｎｍの厚さに蒸着した後、素子分
離領域パターンマスクを使用して所定のフィールド領域
（素子分離領域）となる箇所の窒化膜４およびパッド酸
化膜２をエッチングにより除去して、パターニングす
る。この時、小量の窒素原子３が存在するパッド酸化膜
２のシリコン基板１との境界層も併せてエッチング除去
する。
化膜２の上にシリコン基板１の酸化防止層としての窒化
膜４を１００〜２００ｎｍの厚さに蒸着した後、素子分
離領域パターンマスクを使用して所定のフィールド領域
（素子分離領域）となる箇所の窒化膜４およびパッド酸
化膜２をエッチングにより除去して、パターニングす
る。この時、小量の窒素原子３が存在するパッド酸化膜
２のシリコン基板１との境界層も併せてエッチング除去
する。
【００１２】次いで、図３に示すように、スペーサ用の
窒化膜を１０〜５０ｎｍの薄い厚さに蒸着した後、湿式
エッチングにより垂直な側壁部を除く残り部分を除去し
て、側壁部に窒化膜スペーサ５を形成し、追ってシリコ
ン基板１の露出部分をさらに２０〜７０ｎｍの深さにエ
ッチングして、トレンチを形成する。
窒化膜を１０〜５０ｎｍの薄い厚さに蒸着した後、湿式
エッチングにより垂直な側壁部を除く残り部分を除去し
て、側壁部に窒化膜スペーサ５を形成し、追ってシリコ
ン基板１の露出部分をさらに２０〜７０ｎｍの深さにエ
ッチングして、トレンチを形成する。
【００１３】次いで、図４に示すように、高温で熱酸化
工程を実施し、シリコン基板１のトレンチ内の露出部分
を酸化させることにより、２５０〜３５０ｎｍの厚さを
有する素子分離膜としてのフィールド酸化膜６を形成す
る。
工程を実施し、シリコン基板１のトレンチ内の露出部分
を酸化させることにより、２５０〜３５０ｎｍの厚さを
有する素子分離膜としてのフィールド酸化膜６を形成す
る。
【００１４】最後に、図５に示すように、酸化防止層と
しての窒化膜パターン４および窒化膜スペーサ５を湿式
エッチングで完全に除去した後、犠牲酸化工程を経て最
終的なフィールド酸化膜６を得る。ここに、犠牲酸化工
程は、基板の表面の損傷部位および不純物を除去する洗
浄工程として、熱酸化工程で犠牲酸化膜を形成した後再
び洗浄して犠牲酸化膜を除去する工程である。
しての窒化膜パターン４および窒化膜スペーサ５を湿式
エッチングで完全に除去した後、犠牲酸化工程を経て最
終的なフィールド酸化膜６を得る。ここに、犠牲酸化工
程は、基板の表面の損傷部位および不純物を除去する洗
浄工程として、熱酸化工程で犠牲酸化膜を形成した後再
び洗浄して犠牲酸化膜を除去する工程である。
【００１５】以上、図１〜図５による説明は、この発明
をＯＳＥＬＯ法によるプロセスに適用した場合である
が、この発明は、それ以外にも、ＭＯＳＥＬＯ法のよう
に、スペーサ窒化膜を使用しながらシリコン基板にトレ
ンチを形成した後、熱酸化工程によりフィールド酸化膜
を形成する、あらゆる局部酸化プロセスに適用すること
ができる。
をＯＳＥＬＯ法によるプロセスに適用した場合である
が、この発明は、それ以外にも、ＭＯＳＥＬＯ法のよう
に、スペーサ窒化膜を使用しながらシリコン基板にトレ
ンチを形成した後、熱酸化工程によりフィールド酸化膜
を形成する、あらゆる局部酸化プロセスに適用すること
ができる。
【００１６】
【発明の効果】以上説明したように、この発明によれ
ば、窒素原子層の存在により酸素原子の拡散を抑えるの
で、バーズビークの形成を抑えながら、十分な厚さのフ
ィールド酸化膜を形成することができる。したがって、
小面積でも、分離のよい活性領域を確保することがで
き、半導体装置における素子の高集積化に寄与すること
ができる。
ば、窒素原子層の存在により酸素原子の拡散を抑えるの
で、バーズビークの形成を抑えながら、十分な厚さのフ
ィールド酸化膜を形成することができる。したがって、
小面積でも、分離のよい活性領域を確保することがで
き、半導体装置における素子の高集積化に寄与すること
ができる。
【図１】 この発明の一実施形態による半導体装置の素
子分離膜の形成工程における半導体装置の断面図であ
る。
子分離膜の形成工程における半導体装置の断面図であ
る。
【図２】 この発明の一実施形態による半導体装置の素
子分離膜の形成工程における半導体装置の断面図であ
る。
子分離膜の形成工程における半導体装置の断面図であ
る。
【図３】 この発明の一実施形態による半導体装置の素
子分離膜の形成工程における半導体装置の断面図であ
る。
子分離膜の形成工程における半導体装置の断面図であ
る。
【図４】 この発明の一実施形態による半導体装置の素
子分離膜の形成工程における半導体装置の断面図であ
る。
子分離膜の形成工程における半導体装置の断面図であ
る。
【図５】 この発明の一実施形態による半導体装置の素
子分離膜の形成工程における半導体装置の断面図であ
る。
子分離膜の形成工程における半導体装置の断面図であ
る。
１…シリコン基板、２…パッド酸化膜、３…窒素原子
層、４…窒化膜、５…窒化膜スペーサ、６…フィールド
酸化膜。
層、４…窒化膜、５…窒化膜スペーサ、６…フィールド
酸化膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジュー ムンシク 大韓民国 467−860 キョウンキド イチ ヨンクン ブバリュブ アミ−リ サン 136−１ ヒュンダイ エレクトロニクス インダストリイズ カンパニー リミテ ッド内
Claims (17)
- 【請求項１】 半導体装置の素子分離膜の形成方法であ
って、 シリコン基板を提供する段階と、 上記シリコン基板上に酸化膜を形成する段階と、 上記シリコン基板を窒素含有ガスの雰囲気中で熱処理す
ることにより、上記酸化膜に窒素を注入する段階とを含
んでなることを特徴とする方法。 - 【請求項２】 請求項１に記載の半導体装置の素子分離
膜の形成方法であって、 上記窒素含有ガスは、ＮＨ3またはＮＯ2であることを特
徴とする方法。 - 【請求項３】 請求項１に記載の半導体装置の素子分離
膜の形成方法であって、 上記熱処理する段階は、８００℃〜１１００℃の範囲内
の温度で行われることを特徴とする方法。 - 【請求項４】 請求項１に記載の半導体装置の素子分離
膜の形成方法であって、 上記熱処理する段階は、３０分〜２時間の範囲の時間行
われることを特徴とする方法。 - 【請求項５】 請求項２に記載の半導体装置の素子分離
膜の形成方法であって、 上記窒素含有ガスは、さらにＮ2 ガスを含有しているこ
とを特徴とする方法。 - 【請求項６】 請求項５に記載の半導体装置の素子分離
膜の形成方法であって、 上記窒素含有ガスは、濃度が５０％以上であることを特
徴とする方法。 - 【請求項７】 請求項１に記載の半導体装置の素子分離
膜の形成方法であって、 上記熱処理する段階は、１０ｔｏｒｒ〜１００ｔｏｒｒ
の範囲内の圧力の下で行われることを特徴とする方法。 - 【請求項８】 請求項１に記載の半導体装置の素子分離
膜の形成方法であって、 上記酸化膜の厚さは、５〜５０ｎｍであることを特徴と
する方法。 - 【請求項９】 半導体装置の素子分離膜の形成方法であ
って、 シリコン基板を提供する段階と、 上記シリコン基板上に酸化膜を形成する段階と、 上記シリコン基板を窒素含有ガスの雰囲気中で熱処理す
ることにより、上記酸化膜に窒素を注入する段階と、 上記酸化膜上に窒化膜を形成する段階と、 上記窒化膜および酸化膜をパターニングして部分的に除
去することにより、上記シリコン基板の素子分離領域を
露出させる段階と、 上記窒化膜および酸化膜の除去された境界部分の側壁に
窒化膜スペーサを形成する段階と、 上記シリコン基板の露出された部分をエチングすること
により、シリコン基板にトレンチを形成する段階と、 上記トレンチ部分の露出されたシリコン基板を熱酸化さ
せる段階とを含んでなることを特徴とする方法。 - 【請求項１０】 請求項９に記載の半導体装置の素子分
離膜の形成方法であって、 上記シリコン基板に形成されたトレンチの深さは、２０
〜７０ｎｍであることを特徴とする方法。 - 【請求項１１】 請求項９に記載の半導体装置の素子分
離膜の形成方法であって、 上記窒素含有ガスは、ＮＨ3またはＮＯ2であることを特
徴とする方法。 - 【請求項１２】 請求項９に記載の半導体装置の素子分
離膜の形成方法であって、 上記熱処理する段階は、８００℃〜１１００℃の範囲内
の温度で行われることを特徴とする方法。 - 【請求項１３】 請求項９に記載の半導体装置の素子分
離膜の形成方法であって、 上記熱処理する段階は、３０分〜２時間の範囲の時間行
われることを特徴とする方法。 - 【請求項１４】 請求項１１に記載の半導体装置の素子
分離膜の形成方法であって、 上記窒素含有ガスは、さらにＮ2 ガスを含有しているこ
とを特徴とする方法。 - 【請求項１５】 請求項１４に記載の半導体装置の素子
分離膜の形成方法であって、 上記窒素含有ガスは、濃度が５０％以上であることを特
徴とする方法。 - 【請求項１６】 請求項９に記載の半導体装置の素子分
離膜の形成方法であって、 上記熱処理する段階は、１０ｔｏｒｒ〜１００ｔｏｒｒ
の範囲内の圧力の下で行われることを特徴とする方法。 - 【請求項１７】 請求項９に記載の半導体装置の素子分
離膜の形成方法であって、 上記酸化膜の厚さは、５〜５０ｎｍであることを特徴と
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017885A KR100190363B1 (ko) | 1995-06-28 | 1995-06-28 | 반도체 소자의 소자분리 방법 |
| KR1995P17885 | 1995-06-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917780A true JPH0917780A (ja) | 1997-01-17 |
Family
ID=19418567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8147483A Pending JPH0917780A (ja) | 1995-06-28 | 1996-06-10 | 半導体装置の素子分離膜の形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0917780A (ja) |
| KR (1) | KR100190363B1 (ja) |
| CN (1) | CN1075666C (ja) |
| DE (1) | DE19625404B4 (ja) |
| GB (1) | GB2302758A (ja) |
| TW (1) | TW297944B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439107B1 (ko) * | 1997-12-29 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19731203A1 (de) * | 1997-07-21 | 1999-02-11 | Siemens Ag | CMOS-Schaltung und Verfahren zu ihrer Herstellung |
| CN104299984A (zh) * | 2013-07-19 | 2015-01-21 | 北大方正集团有限公司 | 一种半导体器件及其制造方法 |
| KR20160000007U (ko) | 2014-06-24 | 2016-01-04 | 안숙희 | 유압 바이스용 받침블록 |
| CN105390409B (zh) * | 2014-09-04 | 2018-06-26 | 北大方正集团有限公司 | 鸟嘴长度的测试方法及装置 |
| KR20190131343A (ko) | 2018-05-16 | 2019-11-26 | 현대중공업 주식회사 | 선박 |
| CN113838797B (zh) * | 2021-11-26 | 2022-03-04 | 广州粤芯半导体技术有限公司 | 局部氧化物层的制备方法、半导体器件的制备方法 |
| CN119317139B (zh) * | 2024-12-13 | 2025-04-01 | 荣芯半导体(淮安)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0075875A3 (en) * | 1981-09-28 | 1986-07-02 | General Electric Company | Method of making integrated circuits comprising dielectric isolation regions |
| JPS61174737A (ja) * | 1985-01-30 | 1986-08-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US5256895A (en) * | 1987-02-24 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation |
| US4764248A (en) * | 1987-04-13 | 1988-08-16 | Cypress Semiconductor Corporation | Rapid thermal nitridized oxide locos process |
| GB2238658B (en) * | 1989-11-23 | 1993-02-17 | Stc Plc | Improvements in integrated circuits |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| KR960005553B1 (ko) * | 1993-03-31 | 1996-04-26 | 현대전자산업주식회사 | 필드산화막 형성 방법 |
| US5382533A (en) * | 1993-06-18 | 1995-01-17 | Micron Semiconductor, Inc. | Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection |
| JPH0730113A (ja) * | 1993-07-09 | 1995-01-31 | Sony Corp | Ｍｏｓ型トランジスタの製造方法 |
| KR970003893B1 (ko) * | 1993-10-25 | 1997-03-22 | 삼성전자 주식회사 | 반도체 장치의 소자 분리 방법 |
-
1995
- 1995-06-28 KR KR1019950017885A patent/KR100190363B1/ko not_active Expired - Fee Related
-
1996
- 1996-05-16 TW TW085105772A patent/TW297944B/zh active
- 1996-06-10 JP JP8147483A patent/JPH0917780A/ja active Pending
- 1996-06-12 GB GB9612263A patent/GB2302758A/en not_active Withdrawn
- 1996-06-25 DE DE19625404A patent/DE19625404B4/de not_active Expired - Fee Related
- 1996-06-27 CN CN96110232A patent/CN1075666C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439107B1 (ko) * | 1997-12-29 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003811A (ko) | 1997-01-29 |
| GB9612263D0 (en) | 1996-08-14 |
| DE19625404B4 (de) | 2005-12-29 |
| TW297944B (ja) | 1997-02-11 |
| CN1145532A (zh) | 1997-03-19 |
| CN1075666C (zh) | 2001-11-28 |
| KR100190363B1 (ko) | 1999-06-01 |
| GB2302758A (en) | 1997-01-29 |
| DE19625404A1 (de) | 1997-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2683318B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH05206115A (ja) | 酸化物分離領域の製造方法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JP3974269B2 (ja) | 半導体装置のトレンチ隔離形成方法 | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPS6173346A (ja) | 半導体構造の製造方法 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| JPH0254657B2 (ja) | ||
| GB2302758A (en) | Semiconductor device and method of manufacture | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JPH098020A (ja) | 半導体装置の製造方法 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
| JP2000133702A (ja) | 後続のｃｍｏｓ酸化処理工程の期間中浅いトレンチ分離体の中で酸化物成長を排除する方法 | |
| JPH07302791A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| US6465326B2 (en) | Methods of forming field oxide and active area regions on a semiconductor substrate | |
| JP3484410B2 (ja) | 半導体装置における素子分離領域の形成方法 | |
| KR0143579B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPH07254594A (ja) | 半導体装置の製造方法 | |
| KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH07249619A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001121 |