JPH0730113A - Ｍｏｓ型トランジスタの製造方法 - Google Patents
Ｍｏｓ型トランジスタの製造方法Info
- Publication number
- JPH0730113A JPH0730113A JP19411893A JP19411893A JPH0730113A JP H0730113 A JPH0730113 A JP H0730113A JP 19411893 A JP19411893 A JP 19411893A JP 19411893 A JP19411893 A JP 19411893A JP H0730113 A JPH0730113 A JP H0730113A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- gate electrode
- improved
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート電極の側端部と半導体基板との境界部
分におけるゲート酸化膜の耐圧特性を向上させ、ホット
キャリア耐性も向上させて、信頼性を高める。 【構成】 ゲート電極１３を形成した後に、Ｎ2 Ｏを主
成分とする雰囲気を含むファーネス中で、酸窒化を行
う。この結果、ゲート酸化膜１２の膜質が改善されると
共に膜厚が厚くなって、耐圧特性が向上する。また、ゲ
ート酸化膜１２と半導体基板１１との界面付近１９に窒
素が含有され、半導体基板１１の主にドレイン近傍の高
電界領域からゲート酸化膜１２へホットキャリアが注入
されるのを窒素が抑制するので、ホットキャリア耐性も
向上する。
分におけるゲート酸化膜の耐圧特性を向上させ、ホット
キャリア耐性も向上させて、信頼性を高める。 【構成】 ゲート電極１３を形成した後に、Ｎ2 Ｏを主
成分とする雰囲気を含むファーネス中で、酸窒化を行
う。この結果、ゲート酸化膜１２の膜質が改善されると
共に膜厚が厚くなって、耐圧特性が向上する。また、ゲ
ート酸化膜１２と半導体基板１１との界面付近１９に窒
素が含有され、半導体基板１１の主にドレイン近傍の高
電界領域からゲート酸化膜１２へホットキャリアが注入
されるのを窒素が抑制するので、ホットキャリア耐性も
向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上にゲート
酸化膜を介してゲート電極を有するＭＯＳ型トランジス
タの製造方法に関するものである。
酸化膜を介してゲート電極を有するＭＯＳ型トランジス
タの製造方法に関するものである。
【０００２】
【従来の技術】ＭＯＳ型トランジスタの製造過程でゲー
ト電極を形成する際には、高エネルギの荷電粒子を利用
するドライエッチングによって多結晶Ｓｉ膜等をパター
ニングするのが、近年では一般的である。ところが、こ
のドライエッチング時に、荷電粒子の照射によるボンド
の切断やチャージアップ等によって、ゲート酸化膜が相
当な損傷を受ける。
ト電極を形成する際には、高エネルギの荷電粒子を利用
するドライエッチングによって多結晶Ｓｉ膜等をパター
ニングするのが、近年では一般的である。ところが、こ
のドライエッチング時に、荷電粒子の照射によるボンド
の切断やチャージアップ等によって、ゲート酸化膜が相
当な損傷を受ける。
【０００３】また、ソース／ドレインを形成するための
その後のイオン注入によっても、特にゲート電極の側端
部におけるゲート酸化膜が大きな損傷を受ける。更に、
半導体基板と同一導電型で半導体基板よりも高濃度であ
り、且つソース／ドレインよりもゲート電極下に入り込
んでいる、ポケットと称されるパンチスルー防止用の拡
散領域を、斜めイオン注入によって形成する際にも、ゲ
ート電極の側端部におけるゲート酸化膜が損傷を受け
る。
その後のイオン注入によっても、特にゲート電極の側端
部におけるゲート酸化膜が大きな損傷を受ける。更に、
半導体基板と同一導電型で半導体基板よりも高濃度であ
り、且つソース／ドレインよりもゲート電極下に入り込
んでいる、ポケットと称されるパンチスルー防止用の拡
散領域を、斜めイオン注入によって形成する際にも、ゲ
ート電極の側端部におけるゲート酸化膜が損傷を受け
る。
【０００４】ゲート酸化膜が損傷を受けると、ＴＤＤＢ
特性等のゲート酸化膜の耐圧特性が劣化して、主にドレ
イン近傍の高電界領域とゲート電極との間でリーク電流
が流れる。そこで、従来は、ゲート電極を形成した後
に、酸素雰囲気を含むファーネス中で酸化を行って、ゲ
ート電極の側端部におけるゲート酸化膜を補強してい
た。
特性等のゲート酸化膜の耐圧特性が劣化して、主にドレ
イン近傍の高電界領域とゲート電極との間でリーク電流
が流れる。そこで、従来は、ゲート電極を形成した後
に、酸素雰囲気を含むファーネス中で酸化を行って、ゲ
ート電極の側端部におけるゲート酸化膜を補強してい
た。
【０００５】
【発明が解決しようとする課題】しかし、従来のファー
ネス中における処理では、単に追酸化を行っているだけ
で、ゲート酸化膜の膜質を十分には回復させることがで
きず、ゲート酸化膜の耐圧を十分には確保することが難
しかった。従って、従来の方法では、信頼性の高いＭＯ
Ｓ型トランジスタを製造することが難しかった。
ネス中における処理では、単に追酸化を行っているだけ
で、ゲート酸化膜の膜質を十分には回復させることがで
きず、ゲート酸化膜の耐圧を十分には確保することが難
しかった。従って、従来の方法では、信頼性の高いＭＯ
Ｓ型トランジスタを製造することが難しかった。
【０００６】
【課題を解決するための手段】請求項１のＭＯＳ型トラ
ンジスタの製造方法は、ゲート電極１３を形成した後
に、Ｎ2 Ｏを主成分とする雰囲気を含むファーネス中
で、前記ゲート電極１３の側端部と半導体基板１１との
境界部分を酸窒化する工程を有している。
ンジスタの製造方法は、ゲート電極１３を形成した後
に、Ｎ2 Ｏを主成分とする雰囲気を含むファーネス中
で、前記ゲート電極１３の側端部と半導体基板１１との
境界部分を酸窒化する工程を有している。
【０００７】請求項２のＭＯＳ型トランジスタの製造方
法は、前記酸窒化を施したゲート酸化膜１２を覆って、
絶縁膜１６から成るＬＤＤ構造用の側壁を前記ゲート電
極１３に形成する工程を有している。
法は、前記酸窒化を施したゲート酸化膜１２を覆って、
絶縁膜１６から成るＬＤＤ構造用の側壁を前記ゲート電
極１３に形成する工程を有している。
【０００８】
【作用】請求項１のＭＯＳ型トランジスタの製造方法で
は、ゲート電極１３の側端部と半導体基板１１との境界
部分を酸窒化しているので、この境界部分におけるゲー
ト酸化膜１２の膜質が改善されると共に、この境界部分
におけるゲート酸化膜１２がバーズビーク状に厚くなっ
てゲート−ドレイン間の電界を弱めることができ、ＴＤ
ＤＢ特性等のゲート酸化膜１２の耐圧特性が向上する。
は、ゲート電極１３の側端部と半導体基板１１との境界
部分を酸窒化しているので、この境界部分におけるゲー
ト酸化膜１２の膜質が改善されると共に、この境界部分
におけるゲート酸化膜１２がバーズビーク状に厚くなっ
てゲート−ドレイン間の電界を弱めることができ、ＴＤ
ＤＢ特性等のゲート酸化膜１２の耐圧特性が向上する。
【０００９】また、ゲート電極１３の側端部下における
ゲート酸化膜１２と半導体基板１１との界面付近１９に
窒素が含有され、半導体基板１１の主にドレイン近傍の
高電界領域からゲート酸化膜１２へホットキャリアが注
入されて界面準位や電子トラップが形成されるのを窒素
が抑制するので、ホットキャリア耐性も向上する。
ゲート酸化膜１２と半導体基板１１との界面付近１９に
窒素が含有され、半導体基板１１の主にドレイン近傍の
高電界領域からゲート酸化膜１２へホットキャリアが注
入されて界面準位や電子トラップが形成されるのを窒素
が抑制するので、ホットキャリア耐性も向上する。
【００１０】なお、Ｎ2 Ｏを主成分とする雰囲気中で酸
窒化を行っているので、Ｎ2 のみを含む雰囲気の場合の
様に窒化が進行し過ぎることがなく、大きな応力が発生
することがない。また、ファーネス中で処理を行ってい
るので、高速窒化の場合の様な急熱急冷がなく、このこ
とによっても、大きな応力が発生することがない。従っ
て、応力の発生による信頼性の低下はない。
窒化を行っているので、Ｎ2 のみを含む雰囲気の場合の
様に窒化が進行し過ぎることがなく、大きな応力が発生
することがない。また、ファーネス中で処理を行ってい
るので、高速窒化の場合の様な急熱急冷がなく、このこ
とによっても、大きな応力が発生することがない。従っ
て、応力の発生による信頼性の低下はない。
【００１１】請求項２のＭＯＳ型トランジスタの製造方
法では、半導体基板１１との界面付近１９が酸窒化され
たゲート酸化膜１２を残したまま、絶縁膜１６から成る
ＬＤＤ構造用の側壁を形成しているので、ホットキャリ
ア耐性が高く、ホットキャリアの注入による相互コンダ
クタンスの劣化等が少ない。
法では、半導体基板１１との界面付近１９が酸窒化され
たゲート酸化膜１２を残したまま、絶縁膜１６から成る
ＬＤＤ構造用の側壁を形成しているので、ホットキャリ
ア耐性が高く、ホットキャリアの注入による相互コンダ
クタンスの劣化等が少ない。
【００１２】
【実施例】以下、ＬＤＤ構造のＭＯＳ型トランジスタの
製造に適用した本発明の一実施例を、図１を参照しなが
ら説明する。本実施例でも、図１（ａ）に示す様に、シ
リコン基板等である半導体基板１１の表面にゲート酸化
膜１２を形成し、多結晶シリコン膜等をエッチングして
ゲート酸化膜１２上にゲート電極１３を形成するまで
は、従来公知の工程を実行する。
製造に適用した本発明の一実施例を、図１を参照しなが
ら説明する。本実施例でも、図１（ａ）に示す様に、シ
リコン基板等である半導体基板１１の表面にゲート酸化
膜１２を形成し、多結晶シリコン膜等をエッチングして
ゲート酸化膜１２上にゲート電極１３を形成するまで
は、従来公知の工程を実行する。
【００１３】しかし、本実施例では、次に、Ｎ2 Ｏを主
成分とする雰囲気を含み温度が９５０℃前後であるファ
ーネス中で、ゲート電極１３下におけるチャネル長方向
の中央部を除いて、全体を酸窒化する。これによって、
図１（ｂ）に示す様に、ゲート酸化膜１２のうちで、ゲ
ート電極１３下におけるチャネル長方向の両端部つまり
ゲート電極１３の側端部下の部分がバーズビーク状に厚
くなると共に、ゲート電極１３下以外の部分が数ｎｍ厚
くなり、ゲート電極１３の表面にも、膜厚が数ｎｍの酸
窒化された酸化膜１４が形成される。
成分とする雰囲気を含み温度が９５０℃前後であるファ
ーネス中で、ゲート電極１３下におけるチャネル長方向
の中央部を除いて、全体を酸窒化する。これによって、
図１（ｂ）に示す様に、ゲート酸化膜１２のうちで、ゲ
ート電極１３下におけるチャネル長方向の両端部つまり
ゲート電極１３の側端部下の部分がバーズビーク状に厚
くなると共に、ゲート電極１３下以外の部分が数ｎｍ厚
くなり、ゲート電極１３の表面にも、膜厚が数ｎｍの酸
窒化された酸化膜１４が形成される。
【００１４】また、ゲート電極１３下におけるチャネル
長方向の中央部を除いて、ゲート酸化膜１２と半導体基
板１１との界面付近にも、数原子％の窒素が含有され
る。なお、酸窒化のうちの酸化の割合を高めるために
は、雰囲気にＯ2 を添加し、酸窒化のうちの窒化の割合
を高めるためには、雰囲気にＮ2 を添加すればよい。
長方向の中央部を除いて、ゲート酸化膜１２と半導体基
板１１との界面付近にも、数原子％の窒素が含有され
る。なお、酸窒化のうちの酸化の割合を高めるために
は、雰囲気にＯ2 を添加し、酸窒化のうちの窒化の割合
を高めるためには、雰囲気にＮ2 を添加すればよい。
【００１５】次に、酸窒化したゲート酸化膜１２及び酸
化膜１４を残したまま、ゲート電極１３をマスクにした
不純物のイオン注入を行って、図１（ｃ）に示す様に、
ＬＤＤ構造用の低濃度拡散領域１５を形成する。
化膜１４を残したまま、ゲート電極１３をマスクにした
不純物のイオン注入を行って、図１（ｃ）に示す様に、
ＬＤＤ構造用の低濃度拡散領域１５を形成する。
【００１６】次に、図１（ｄ）に示す様に、酸化膜１６
をＣＶＤ法で全面に堆積させ、酸化膜１６、１４及びゲ
ート酸化膜１２の全面をエッチバックして、酸化膜１６
から成る側壁をゲート電極１３に形成する。そして、ゲ
ート電極１３と酸化膜１６とをマスクにした不純物のイ
オン注入を行って、ソース／ドレインとしての高濃度拡
散領域１７を形成する。最後に、活性化アニールで高濃
度拡散領域１７及び低濃度拡散領域１５の不純物を電気
的に活性化させて、ＬＤＤ構造のＭＯＳ型トランジスタ
１８を完成させる。
をＣＶＤ法で全面に堆積させ、酸化膜１６、１４及びゲ
ート酸化膜１２の全面をエッチバックして、酸化膜１６
から成る側壁をゲート電極１３に形成する。そして、ゲ
ート電極１３と酸化膜１６とをマスクにした不純物のイ
オン注入を行って、ソース／ドレインとしての高濃度拡
散領域１７を形成する。最後に、活性化アニールで高濃
度拡散領域１７及び低濃度拡散領域１５の不純物を電気
的に活性化させて、ＬＤＤ構造のＭＯＳ型トランジスタ
１８を完成させる。
【００１７】以上の様な実施例では、ファーネス中で酸
窒化を行っているので、ゲート電極１３の側端部と半導
体基板１１との境界部分におけるゲート酸化膜１２が追
酸化によって補強されるのみならず、この境界部分にお
けるゲート酸化膜１２の膜質が改善されて、ＴＤＤＢ特
性等の耐圧特性が向上する。
窒化を行っているので、ゲート電極１３の側端部と半導
体基板１１との境界部分におけるゲート酸化膜１２が追
酸化によって補強されるのみならず、この境界部分にお
けるゲート酸化膜１２の膜質が改善されて、ＴＤＤＢ特
性等の耐圧特性が向上する。
【００１８】また、ゲート電極１３下におけるチャネル
長方向の中央部を除いて、ゲート酸化膜１２と半導体基
板１１との界面付近１９にも、数原子％の窒素が含有さ
れるので、半導体基板１１の主にドレイン近傍の高電界
領域からゲート酸化膜１２へホットキャリアが注入され
て界面準位や電子トラップが形成されるのを窒素が抑制
し、ホットキャリア耐性も向上する。
長方向の中央部を除いて、ゲート酸化膜１２と半導体基
板１１との界面付近１９にも、数原子％の窒素が含有さ
れるので、半導体基板１１の主にドレイン近傍の高電界
領域からゲート酸化膜１２へホットキャリアが注入され
て界面準位や電子トラップが形成されるのを窒素が抑制
し、ホットキャリア耐性も向上する。
【００１９】なお、以上の実施例は本発明をＬＤＤ構造
のＭＯＳ型トランジスタの製造に適用したものである
が、本発明は非ＬＤＤ構造のＭＯＳ型トランジスタの製
造にも適用することができる。
のＭＯＳ型トランジスタの製造に適用したものである
が、本発明は非ＬＤＤ構造のＭＯＳ型トランジスタの製
造にも適用することができる。
【００２０】
【発明の効果】請求項１のＭＯＳ型トランジスタの製造
方法では、ゲート電極の側端部と半導体基板との境界部
分におけるゲート酸化膜の耐圧特性が向上し、ホットキ
ャリア耐性も向上するので、信頼性の高いＭＯＳ型トラ
ンジスタを製造することができる。
方法では、ゲート電極の側端部と半導体基板との境界部
分におけるゲート酸化膜の耐圧特性が向上し、ホットキ
ャリア耐性も向上するので、信頼性の高いＭＯＳ型トラ
ンジスタを製造することができる。
【００２１】請求項２のＭＯＳ型トランジスタの製造方
法では、絶縁膜から成るＬＤＤ構造用の側壁を形成して
も、ホットキャリアの注入による相互コンダクタンスの
劣化等が少ないので、信頼性の高いＬＤＤ構造のＭＯＳ
型トランジスタを製造することができる。
法では、絶縁膜から成るＬＤＤ構造用の側壁を形成して
も、ホットキャリアの注入による相互コンダクタンスの
劣化等が少ないので、信頼性の高いＬＤＤ構造のＭＯＳ
型トランジスタを製造することができる。
【図１】本発明の一実施例を工程順に示す側断面図であ
る。
る。
１１ 半導体基板 １２ ゲート酸化膜 １３ ゲート電極 １６ 酸化膜
Claims (2)
- 【請求項１】 ゲート電極を形成した後に、Ｎ2 Ｏを主
成分とする雰囲気を含むファーネス中で、前記ゲート電
極の側端部と半導体基板との境界部分を酸窒化する工程
を有するＭＯＳ型トランジスタの製造方法。 - 【請求項２】 前記酸窒化を施したゲート酸化膜を覆っ
て、絶縁膜から成るＬＤＤ構造用の側壁を前記ゲート電
極に形成する工程を有する請求項１記載のＭＯＳ型トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19411893A JPH0730113A (ja) | 1993-07-09 | 1993-07-09 | Ｍｏｓ型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19411893A JPH0730113A (ja) | 1993-07-09 | 1993-07-09 | Ｍｏｓ型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730113A true JPH0730113A (ja) | 1995-01-31 |
Family
ID=16319220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19411893A Pending JPH0730113A (ja) | 1993-07-09 | 1993-07-09 | Ｍｏｓ型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730113A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0821405A3 (en) * | 1996-07-25 | 1998-07-29 | Nec Corporation | MOSFET gate insulation and process for production thereof |
| EP0789400A3 (en) * | 1996-02-07 | 1998-11-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US5990517A (en) * | 1997-03-06 | 1999-11-23 | Fujitsu Limited | Semiconductor memory device containing nitrogen in a gate oxide film |
| US6232187B1 (en) | 1996-05-22 | 2001-05-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US6498374B1 (en) * | 1999-07-01 | 2002-12-24 | Kabushiki Kaisha Toshiba | MOS semiconductor device having gate insulating film containing nitrogen |
| KR20030057875A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US6670636B2 (en) | 2000-06-15 | 2003-12-30 | Seiko Epson Corporation | Substrate device, method of manufacturing the same, and electro-optical device |
| DE19625404B4 (de) * | 1995-06-28 | 2005-12-29 | Hyundai Electronics Industries Co., Ltd., Ichon | Verfahren zur Herstellung einer Feldoxidschicht in einer Halbleitervorrichtung |
| KR100762224B1 (ko) * | 2001-06-29 | 2007-10-01 | 주식회사 하이닉스반도체 | 반도체장치의 트랜지스터 제조방법 |
| CN100426525C (zh) * | 1996-02-07 | 2008-10-15 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US7507632B2 (en) | 2006-02-06 | 2009-03-24 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
-
1993
- 1993-07-09 JP JP19411893A patent/JPH0730113A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19625404B4 (de) * | 1995-06-28 | 2005-12-29 | Hyundai Electronics Industries Co., Ltd., Ichon | Verfahren zur Herstellung einer Feldoxidschicht in einer Halbleitervorrichtung |
| EP0789400A3 (en) * | 1996-02-07 | 1998-11-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US5972783A (en) * | 1996-02-07 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device having a nitrogen diffusion layer |
| CN100426525C (zh) * | 1996-02-07 | 2008-10-15 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US6232187B1 (en) | 1996-05-22 | 2001-05-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| EP0821405A3 (en) * | 1996-07-25 | 1998-07-29 | Nec Corporation | MOSFET gate insulation and process for production thereof |
| US6057217A (en) * | 1996-07-25 | 2000-05-02 | Nec Corporation | Process for production of semiconductor device with foreign element introduced into silicon dioxide film |
| US6979658B2 (en) | 1997-03-06 | 2005-12-27 | Fujitsu Limited | Method of fabricating a semiconductor device containing nitrogen in a gate oxide film |
| US7005393B2 (en) | 1997-03-06 | 2006-02-28 | Fujitsu Limited | Method of fabricating a semiconductor device containing nitrogen in an oxide film |
| US5990517A (en) * | 1997-03-06 | 1999-11-23 | Fujitsu Limited | Semiconductor memory device containing nitrogen in a gate oxide film |
| US6498374B1 (en) * | 1999-07-01 | 2002-12-24 | Kabushiki Kaisha Toshiba | MOS semiconductor device having gate insulating film containing nitrogen |
| US6670636B2 (en) | 2000-06-15 | 2003-12-30 | Seiko Epson Corporation | Substrate device, method of manufacturing the same, and electro-optical device |
| KR100762224B1 (ko) * | 2001-06-29 | 2007-10-01 | 주식회사 하이닉스반도체 | 반도체장치의 트랜지스터 제조방법 |
| KR20030057875A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7507632B2 (en) | 2006-02-06 | 2009-03-24 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382533A (en) | Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection | |
| US6365458B1 (en) | Semiconductor memory device and method of manufacturing the same | |
| US6849513B2 (en) | Semiconductor device and production method thereof | |
| JPH10150195A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JPH0730113A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4582837B2 (ja) | 半導体装置の製造方法 | |
| JP4540320B2 (ja) | 半導体装置の製造方法 | |
| JPH11103050A (ja) | 半導体装置及びその製造方法 | |
| JPH1041506A (ja) | 半導体装置及びその製造方法 | |
| CN1315162C (zh) | 在衬底表面上形成氮氧化层和氧化层的方法 | |
| JPH06268057A (ja) | 半導体装置の製造方法 | |
| JP3949211B2 (ja) | 半導体装置の製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP3439415B2 (ja) | 半導体装置の製造方法 | |
| JPH0348428A (ja) | 半導体装置 | |
| JPH0529343A (ja) | 微細半導体装置の製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPH0629472A (ja) | 半導体装置およびその製造方法 | |
| JPH0730114A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH10242461A (ja) | 半導体装置およびその製造方法 | |
| JPH0193171A (ja) | 半導体装置およびその製造方法 | |
| JPH0548103A (ja) | 半導体装置の製造方法 | |
| KR20010059856A (ko) | 모스 트랜지스터의 제조 방법 | |
| JPH08204189A (ja) | 半導体装置の製造方法 |