JPH0917785A - 半導体装置のアルミニウム系金属配線 - Google Patents

半導体装置のアルミニウム系金属配線

Info

Publication number
JPH0917785A
JPH0917785A JP7165220A JP16522095A JPH0917785A JP H0917785 A JPH0917785 A JP H0917785A JP 7165220 A JP7165220 A JP 7165220A JP 16522095 A JP16522095 A JP 16522095A JP H0917785 A JPH0917785 A JP H0917785A
Authority
JP
Japan
Prior art keywords
wiring
film
based metal
connection hole
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7165220A
Other languages
English (en)
Inventor
Kazuhide Koyama
一英 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7165220A priority Critical patent/JPH0917785A/ja
Priority to US08/669,924 priority patent/US5864179A/en
Priority to KR1019960024227A priority patent/KR100364349B1/ko
Publication of JPH0917785A publication Critical patent/JPH0917785A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、Al系金属配線において発生する
エレクトロマイグレーションによるボイドの発生を抑制
して配線の信頼性の向上を図る。 【構成】 半導体装置に用いられる絶縁膜(第2絶縁膜
21)の一面側に設けられた導電部(第1配線12)に
第2絶縁膜21に形成した接続孔22を通じて接続され
るもので第2絶縁膜21の他面側に設けられたAl系金
属配線の第2配線31において、接続孔22の近傍にお
ける第2配線31にAl系金属からなる補償用パターン
41を設けたものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の多層配線
構造に関し、特には半導体装置のアルミニウム系金属配
線に関するものである。
【0002】
【従来の技術】半導体装置の高集積化にともない寸法ル
ールは微細化し、その配線プロセスにおいてはアスペク
ト比が大きいコンタクトホールおよびビアホール(以
下、両者を総称して接続孔という)を通じて配線材料に
よって上層配線と下層配線とを接続する必要が生じてい
る。
【0003】上記接続孔を埋め込む状態に配線を形成す
る技術の一つにスパッタリング法があるが、一般には、
高アスペクト比の接続孔を埋め込むのに優れている化学
的気相成長(以下、CVDという、CVDはChemical V
apour Depositionの略)法による高融点金属の埋め込み
技術が採用されている。そのプロセス技術は、高融点金
属の化学的気相成長法を用いるもので、選択CVD法に
よるプロセス、ブランケットCVD法とエッチバック法
を組み合わせたプロセスが知られている。すなわち、高
融点金属を接続孔の内部に埋め込むことによって、接続
孔の内部にいわゆるプラグを形成する方法である。
【0004】また、アルミニウム(以下、Alと記す)
系金属配線の上面側および下面側にチタン(Ti),窒
化チタン(TiN),酸窒化チタン(TiON),チタ
ンタングステン(TiW)等の導電性を有する高融点金
属または高融点金属化合物を形成し、Al系金属配線が
断線しても高融点金属の冗長効果によって配線全体が断
線することを防ぐ、いわゆるバリアメタル積層構造が採
用されている。
【0005】一方、接続孔を上層配線材料で埋め込む方
法もある。すなわち、Al系金属膜を成膜中または成膜
後、熱処理して接続孔内に流し込むAlリフロー技術が
開発されている(なお、成膜中に加熱して接続孔内に流
す方法を高温スパッタ法、成膜後に別途加熱して接続孔
内に流す方法をAlリフロー法として区別する場合もあ
るが、以下、両者を含めてAlリフロー法という)。A
lリフロー法による接続孔を埋め込む技術は、Al系金
属を再結晶温度以上(合金によって異なるが、通常は3
50℃程度またはそれ以上)Al系金属の融点以下の温
度範囲における所定温度でAl系金属を加熱することを
成膜中または成膜後に行ってAl系金属を流動させる。
そして接続孔内をAl系金属を流し込むことで接続孔を
Al系金属で埋め込む方法である。
【0006】
【発明が解決しようとする課題】しかしながら、CVD
法によって接続孔の内部に高融点金属を埋め込んでプラ
グを形成する方法で配線構造を構成したものでは、エレ
クトロマイグレーション(EM)によってボイドが発生
する。
【0007】すなわち、図7に示すように、Al系金属
からなる下層配線111,112とAl系金属からなる
上層配線113とは、配線間の層間絶縁膜114に形成
された接続孔115,116内の高融点金属からなるプ
ラグ117,118によって接続されている。このよう
な配線構造における電流経路は、例えば一方の下層配線
112からプラグ118を通って上層配線113に流
れ、この上層配線113からプラグ117を通って下層
配線111に流れる。図では電子e- の経路を矢印で示
す。すなわち、電子e- は下層配線111からプラグ1
17を通って上層配線113に流れ、この上層配線11
3からプラグ118を通って下層配線112に流れる。
このように電子e- がプラグ117,118を通る部分
が存在するので、その部分でEM現象が起きる。そのた
め、プラグ118側の上層配線114およびプラグ11
9側の下層配線113でAlが移動するため、その移動
した部分でAlが不足するため、ボイド121,122
が発生する。そのため、断線不良が起きて、信頼性不良
となる。
【0008】一方、バリアメタル積層構造でもEMによ
ってボイドが発生する。すなわち、図8に示すように、
主要部がAl系金属層131からなる下層配線111,
112と主要部がAl系金属層132からなる上層配線
113とは、配線間の層間絶縁膜114に形成された接
続孔115,116内の高融点金属からなるプラグ11
7,118によって接続されている。そして下層配線1
11,112の各上面側には高融点金属または高融点金
属化合物からなるバリアメタル層133,134が形成
され、上層配線113の下面側には高融点金属または高
融点金属化合物からなるバリアメタル層135が形成さ
れている。このようなバリアメタル積層構造では、上記
図7に示した配線構造よりもEM現象による断線不良は
起き難いが、電流は抵抗が低いAl系金属層131,1
32を流れる。例えば電流が下層配線112からプラグ
118、上層配線113、プラグ117を経由して下層
配線111へ流れる場合、すなわち、電子e- は矢印で
示すように、下層配線111からプラグ117、上層配
線113、プラグ118を経由して下層配線112へ流
れる場合には、プラグ117上の上層配線113の部分
およびプラグ118下の下層配線112の部分でEM不
良が発生するので、その部分でボイド123,124を
生じる。その結果、信頼性不良となる。
【0009】また、Alリフロー法によって接続孔内に
Al系金属を埋め込む方法で配線構造を構成したもので
は、エレクトロマイグレーション(EM)によってボイ
ドが発生する。すなわち、図9に示すように、Al系金
属からなる下層配線111,112とAl系金属からな
る上層配線113とは、配線間の層間絶縁膜114に形
成された接続孔115,116を通して接続されてい
る。そして通常、上層配線113と下地の層間絶縁膜1
14との濡れ性をよくするために、およびEM耐性やス
トレスマイグレーション(以下、SMという)耐性を改
善するために、上層配線113の下側にはチタン(T
i),窒化チタン(TiN)等からなる密着層(バリア
メタル層も含む)141が形成されている。その結果、
上記図8で説明した構成と同様に、例えば電流は下層配
線112から上層配線113を経由して下層配線111
へ流れる。すなわち、電子e- は矢印で示すように、下
層配線111から上層配線113を経由して下層配線1
12へ流れる。このような場合には、接続孔115内の
上層配線113の部分および接続孔116の下方におけ
る下層配線112の部分でEM不良が発生する。そのた
め、その部分でボイド125,126を生じる。その結
果、信頼性不良となる。
【0010】一般にEM現象は、金属原子(この場合は
Al原子)に電子が衝突すること(電子風力)によって
引き起こされる。配線全体に均一にEM現象が発生して
いれば、Al原子の濃度事態に変化は起こらず、配線中
にボイドは出現しないが、実際には配線中に不均一な部
分が必ず存在する。そして、原子の移動に最も極端な差
が生じる部分(Al原子の流出が供給に対して最も大き
い部分)がEMによる不良を引き起こすといえる。上記
図7〜図9に示した接続孔内には、アルミニウム系金属
以外の少なくとも1種類以上の導電性の高融点金属や金
属間化合物が存在し、かつそこを電流経路が横切るた
め、電子が導電性の高融点金属や金属間化合物からAl
系金属層に流れ出す界面においてAl原子が最も不足す
ることになる。そのため、EM不良が発生する。
【0011】一方、図10の(1)〜(4)に示すよう
に、電子風力によるEM現象によってAl原子は、例え
ば矢印で示す方向に原子流となって流れる〔図の(1)
参照〕。そしてAl原子の不足する部分が存在するとそ
の部分が空乏化され、その周辺のAl系金属部分とAl
原子が移動して集積した部分とでAl原子の濃度差を生
じる〔図の(2)参照〕。そしてこの濃度差に応じて応
力勾配〔図の(3)参照〕が発生する。そのため、Al
の過剰部分からAlの不足部分に逆にAl原子を押し戻
そうとする力が働き、応力勾配により誘起された原子流
が発生する〔図の(4)参照〕。このAl原子の流れ
は、通常バックフローと呼ばれれている。したがって、
最終的にEM現象は、電子風力によって生じる原子の流
れとバックフローの差分で考えなければならない。
【0012】また、図11の(1)の概略断面図および
(2)の概略レイアウト図に示すように、Al系金属層
211と接続孔212上の高融点金属層213との界面
ではAl系金属層211のAl原子の不足部分に向かっ
て生じる応力勾配は電流経路(電流とは逆方向に流れる
電子e- の移動経路)以外にも存在する。その結果、A
l原子の不足部分に対して、Al原子はこの不足部分の
周囲全体から応力勾配に応じて供給される。そして、電
流経路以外のAl系金属層211が露光装置の合わせ余
裕程度の長さw1 程度しかないため、EM試験後の接続
孔近傍を調べると、そのAl系金属層211にボイド2
14が観察された。
【0013】本発明は、EM耐性に優れた半導体装置の
Al系金属配線を提供することを目的とする。
【0014】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体装置のAl系金属配線であ
る。すなわち、半導体装置に用いられる絶縁膜の一面側
に設けられた導電部にこの絶縁膜に形成した接続孔を通
じて接続されるものでこの絶縁膜の他面側に設けられた
Al系金属配線において、接続孔の近傍におけるAl系
金属配線にAl系金属からなる補償用パターンを設けた
ものである。
【0015】
【作用】上記半導体装置のAl系金属配線では、接続孔
の近傍におけるAl系金属配線にAl系金属からなる補
償用パターンを設けたことから、EM現象によって接続
孔近傍のAl系金属配線中のAlが電流が流れる方向と
は反対方向(電子が流れる方向)に移動しても、補償用
パターンからAlが補給されるので、接続孔の近傍でボ
イドを発生することがない。
【0016】
【実施例】本発明の第1実施例を図1の概略構成断面図
によって説明する。
【0017】図1に示すように、層間絶縁膜となる第1
絶縁膜11上に導電部となる第1配線12が図面の奥行
き方向に形成されている。上記第1絶縁膜11は、図示
しないシリコン基板上に形成され、この第1絶縁膜11
によって、シリコン基板に形成されている例えば素子分
離領域、ゲート配線、ソース・ドレイン領域が覆われて
いる。また第1絶縁膜11にはコンタクトホールが形成
され、このコンタクトホール内への埋め込みプロセスを
経て、上記第1配線12が形成されている。
【0018】上記第1配線12は、上層から順に例え
ば、TiN膜13(例えば膜厚=100nm),Ti膜
14(例えば膜厚=10nm),Al−0.5%Cuか
らなるAl系金属膜15(例えば膜厚=500nm),
TiN膜16(例えば膜厚=20nm)およびTi膜1
7(例えば膜厚=20nm)からなる積層膜で構成され
ている。上記TiNは窒化チタン、Tiはチタン、Al
−0.5%Cuは0.5%の銅(Cu)を含むアルミニ
ウムを表す。以下同様である。
【0019】上記第1配線12を覆う状態に第2絶縁膜
21が形成されている。この第2絶縁膜21は、例えば
500nmの厚さの酸化シリコンからなる。上記第1配
線12上の上記第2絶縁膜21には例えばビアホールか
らなる接続孔22が形成されている。なおこの例では、
上記第1配線12は接続孔22との通常の合わせずれ余
裕w1 (例えばw1 =0.15μm)を考慮して接続孔
22より大きく形成されている。
【0020】上記接続孔22の内壁には密着層23が例
えばTiNで形成されている。さらに接続孔22の内部
には導電性のプラグ24が例えばタングステンで形成さ
れている。
【0021】さらに上記第2絶縁膜21上には上記接続
孔22に形成したプラグ24に接続する第2配線31が
形成されている。この第2配線31は、上記第1配線1
2と同様の構造を成しており、例えば上層から順に、T
iN膜32(例えば膜厚=100nm),Ti膜33
(例えば膜厚=10nm),Al−0.5%Cuからな
るAl系金属膜34(例えば膜厚=500nm),Ti
N膜35(例えば膜厚=20nm)およびTi膜36
(例えば膜厚=20nm)からなる積層膜で構成されて
いる。なおこの例では、接続孔22に対する第2配線3
1のオーバラップ部分は通常の合わせずれ余裕w2 (例
えばw2 =0.15μm)とした。
【0022】そして上記第2配線31には、この第2配
線31から第1配線12へ電流が流れる経路とはほとん
ど関係がない部分に補償用パターン41が形成されてい
る。上記補償用パターン41は、例えば第2配線と同様
の構成を成している。したがって、補償用パターン41
の主要部分には第2配線31のAl系金属膜膜34が延
長されて形成されている。また接続孔22からの補償用
パターン41の長さdは第2配線31の合わせずれ余裕
w2 よりも長くなっている。なお、上記補償用パターン
41の形成位置は、電流経路とはほとんど無関係な位置
であれば、どのような位置であっても差し支えはない。
【0023】上記第1実施例の配線構造では、接続孔2
2の近傍における第2配線31のAl−0.5%Cuか
らなるAl系金属膜34が延長されて補償用パターン4
1が形成されていることから、エレクトロマイグレーシ
ョン(EM)現象によって接続孔22の近傍におけるA
l系金属膜34のAlが、電流が流れる方向とは反対方
向(すなわち、矢印で示す電子e- が流れる方向)に移
動しても、補償用パターン41からAlが補給されるの
で、接続孔22の近傍におけるAl系金属膜34でのボ
イドの発生が防止される。従来は接続孔に対する配線の
いわゆるオーバラップ部分は、電流経路の方向以外には
リソグラフィー工程における露光装置の合わせずれ余裕
分しか取っていなかったが、本発明のように電流経路の
方向以外に補償用パターン41を設けることによって、
Al原子の供給源を増加することができる。そのため、
接続孔22の部分における配線(第2配線31)のEM
寿命を延ばすことが可能となる。
【0024】次に上記図1で説明した配線構造の製造方
法を図2の製造工程図によって説明する。図では、上記
図1で説明した構成部品と同様の構成部品には同一符号
を付す。
【0025】図2の(1)に示すように、例えばスパッ
タリングによって、層間絶縁膜となる第1絶縁膜11上
に、例えば、Ti膜17(例えば膜厚=20nm)、T
iN膜16(例えば膜厚=20nm)、例えばAl−
0.5%CuからなるAl系金属膜15(例えば膜厚=
500nm)、Ti膜14(例えば膜厚=10nm)お
よびTiN膜13(例えば膜厚=100nm)を順に積
層して第1積層膜51を形成する。なお上記第1絶縁膜
11は、図示しないシリコン基板上に形成された例えば
素子分離領域、ゲート配線、ソース・ドレイン領域等を
覆う状態に形成され、コンタクトホール(図示省略)が
開口されている。その後、コンタクトホール内への埋め
込みプロセスを経て、上記第1積層膜51を形成する。
【0026】上記スパッタリングによるTi膜14,1
7の成膜条件の一例を説明する。スパッタリングガスと
して流量が100sccm〔以下、sccmは標準状態
における体積流量(cm3 /分)を表す〕のアルゴン
(Ar)を用い、スパッタリング雰囲気の圧力を0.4
Pa、直流(DC)パワーを5kW、基板加熱温度を1
50℃に設定する。次いでスパッタリングによるTiN
膜13,16の成膜条件の一例を説明する。スパッタリ
ングガスとして流量が30sccmのアルゴン(Ar)
と流量が80sccmの窒素(N2 )とを用い、スパッ
タリング雰囲気の圧力を0.4Pa、直流(DC)パワ
ーを5kW、基板加熱温度は150℃に設定する。次に
Al系金属膜15のAl−0.5%Cuの成膜条件の一
例を説明する。スパッタリングガスとして流量が100
sccmのアルゴン(Ar)を用い、スパッタリング雰
囲気の圧力を0.4Pa、直流(DC)パワーを20k
W、基板加熱温度は150℃に設定する。なお、各層の
膜厚はスパッタリング時間によって制御する。
【0027】その後、リソグラフィー技術(例えば、レ
ジスト塗布、露光、現像、ベーキング等)とエッチング
とによって、第1積層膜51の2点鎖線で示す部分を除
去して、第1配線12を形成する。このときのエッチン
グ条件としては、例えばエッチングガスに流量が60s
ccmの三塩化ホウ素(BCl3 )と流量が90scc
mの塩素(Cl2 )とを用い、エッチング雰囲気の圧力
を2Pa、RFパワーを1.2kWに設定する。
【0028】次いで図2の(2)に示すように、CVD
法によって、層間絶縁膜となる第2絶縁膜21を例えば
酸化シリコンを500nmの厚さに堆積して形成する。
続いて、リソグラフィー技術(例えば、レジスト塗布、
露光、現像、ベーキング等)とエッチングとによって、
上記第1配線12上の一部分の上記第2絶縁膜21にビ
アホールからなる接続孔22を形成する。なおこの例で
は、上記第1配線12は接続孔22との通常の合わせず
れ余裕w1 (例えばw1 =0.15μm)を考慮して接
続孔22より大きく形成されている。
【0029】上記第2絶縁膜21のCVDによる成膜条
件としては、例えば、反応ガスに流量が250sccm
のモノシラン(SiH4 )と流量が250sccmの酸
素(O2 )と流量が100sccmの窒素(N2 )とを
用い、成膜雰囲気の圧力13.3Pa、成膜温度を41
0℃に設定した。また接続孔22を形成するためのエッ
チング条件としては、例えば、エッチングガスに流量が
50sccmのオクタフルオロシクロブタン(C
4 8 )を用い、エッチング雰囲気の圧力を2Pa、R
Fパワーを1.2kWに設定する。
【0030】その後、図2の(3)に示すように、スパ
ッタリングによって密着層となるTiN膜23を成膜す
る。さらにブランケットタングステンCVDによってタ
ングステン膜を成膜した後、このタングステン膜をエッ
チバックして、接続孔22の内部に上記タングステン膜
からなるプラグ24を形成する。図では、エッチバック
によって第2絶縁膜21上に成膜されたTiN膜(2
3)を除去する例を示した。
【0031】上記ブランケットタングステンCVDの成
膜条件は、例えば、反応ガスに流量が80sccmの六
フッ化タングステン(WF6 )と流量が500sccm
の水素(H2 )と流量が2800sccmのアルゴン
(Ar)とを用い、成膜雰囲気の圧力を10.64kP
a、成膜温度を450℃に設定する。また、上記エッチ
バック条件としては、例えば、エッチバックガスに流量
が110sccmの六フッ化イオウ(SF6 )と流量が
90sccmのアルゴン(Ar)とを用い、エッチバッ
ク雰囲気の圧力を35Pa、RFパワーを275Wに設
定した。
【0032】続いてタングステン(W)スパッタリング
法によって、上記第1積層膜51を形成したのと同様に
して、第2積層膜52を上記プラグ23上を含む上記第
2絶縁膜21上に形成する。その後、リソグラフィー技
術(例えば、レジスト塗布、露光、現像、ベーキング
等)とエッチングとによって、第2積層膜52の2点鎖
線で示す部分を除去して、残した第2積層膜(52)で
第2配線31を形成するとともに、第2配線31から第
1配線12に電流が流れる際の電流経路とはほとんど関
係がない部分で上記接続孔22の近傍の第2配線31に
補償用パターン41を形成する。この補償用パターン4
1の上記接続孔22からの長さdは第2配線31の合わ
せずれ余裕w2 よりも長く形成する。
【0033】このときの第2積層膜52の成膜条件は第
1積層層51の成長条件と同様であるので上記説明を参
照して頂きたい。したがって、ここでの説明は省略す
る。また上記エッチング条件も第1積層膜51のエッチ
ング条件と同様であるのでここでの説明は省略する。
【0034】次に、上記補償用パターン22を形成した
配線構造を用いた回路例を図3のレイアウト図によって
説明する。
【0035】図3に示したように、例えば表面が絶縁性
の基板81上には複数の第1配線12A,12Bが形成
されている。そして図示はしないが第1配線12A,1
2Bを覆う状態に層間絶縁膜82(上記第2絶縁膜21
に相当)が形成され、上記第1配線12A,12B上の
層間絶縁膜82には接続孔22A,22B,22Cが形
成されている。そして上記層間絶縁膜82上には、接続
孔22Aを通じて第1配線12Aに接続する第2配線3
1A、接続孔22Bを通じて第1配線12Bに接続する
第2配線31B、接続孔22Cを通じて第1配線12A
に接続する第2配線31Cが形成されている。そして各
第2配線31A〜31Cには補償用パターン41A〜4
1Cが形成されている。なお、説明はしないが、上記の
他にも第1配線12および第2配線31は形成されてい
る。
【0036】このような回路において、第2配線31A
から第1配線12A、第2配線31Bから第1配線12
Bおよび第2配線31Cから第1配線12Aに電流が流
れた場合には、各接続孔22A〜22C上の第2配線3
1A〜31CでEMによるボイドの発生を各補償用パタ
ーン41A〜41CからAlを補うことによって抑制す
る。そのため、EM寿命を伸ばすことが可能になる。
【0037】上記説明した回路構成は、例えば論理回路
の周辺回路で構成することが可能であり、そのような回
路ではAl系金属からなる配線の少なくとも一方向に補
償用パターンを形成することが可能なものは多く存在す
る。
【0038】次に第2実施例として、上記第1実施例と
は逆に第1配線から第2配線に電流が流れる配線構造の
一例を、図4の概略構成断面図によって説明する。図で
は上記図1で説明したのと同様の構成部品には同一符号
を付す。
【0039】図4に示すように、層間絶縁膜となる第1
絶縁膜11上に導電部となる第1配線12が形成されて
いる。この第1配線12は、上記第1実施例で説明した
ものと同様の積層構造を成している。上記第1絶縁膜1
1は、図示しないシリコン基板上に形成され、この第1
絶縁膜11によって、シリコン基板に形成されている例
えば素子分離領域、ゲート配線、ソース・ドレイン領域
が覆われている。また第1絶縁膜11にはコンタクトホ
ールが形成され、このコンタクトホール内への埋め込み
プロセスを経て、上記第1配線12が形成されている。
【0040】そして上記第1配線12には、この第1配
線12中の電流経路とはほとんど関係がない部分でかつ
第1配線12上に設けられる接続孔22(詳細は後に説
明する)の近傍に補償用パターン42が形成されてい
る。この補償用パターン42は例えば第1配線12と同
様の材料であるAl系金属膜を含む積層膜からなり、接
続孔22からの長さdは第1配線12の合わせずれ余裕
w1 よりも長くなっている。
【0041】そして上記第1配線12および上記補償用
パターン42を覆う状態に第2絶縁膜21が形成されて
いる。この第2絶縁膜21は、例えば500nmの厚さ
の酸化シリコンからなる。上記第1配線12上の上記第
2絶縁膜21には例えばビアホールからなる接続孔22
が形成されている。なおこの例では、上記第1配線12
は接続孔22との通常の合わせずれ余裕w2 (例えばw
1 =0.15μm)を考慮して接続孔22より大きく形
成されている。
【0042】上記接続孔22の内壁には密着層23が例
えばTiNで形成されている。さらに接続孔22の内部
には導電性のプラグ24が例えばタングステンで形成さ
れている。
【0043】さらに上記第2絶縁膜21上には上記接続
孔22に形成したプラグ24に接続する第2配線31が
図面の奥行き方向に形成されている。この第2配線31
は、例えば上記第1実施例で説明した第1配線と同様の
構造を成している。なおこの例では、接続孔22に対す
る第2配線31のオーバラップ部分は通常の合わせずれ
余裕w2 (例えばw2 =0.15μm)とした。
【0044】上記第2実施例の配線構造では、第1配線
12が主にAl系金属からなり、接続孔22の近傍にお
ける第1配線12に主にAl系金属からなる補償用パタ
ーン42を設けたことから、エレクトロマイグレーショ
ン(EM)現象によって接続孔22の近傍における第1
配線12のAlが、電流が流れる方向とは反対方向(矢
印で示す電子e- の流れる方向)に移動しても、補償用
パターン42からAlが補給されるので、ボイドの発生
が防止される。
【0045】図示はしないが、上記第1実施例と上記第
2実施例を組み合わせて、第1配線12に補償用パター
ン42を形成し、第2配線31に補償用パターン41を
形成してもよい。このような構成では、電流が第1配線
12から第2配線31へ流れる場合および第2配線31
から第1配線12へ流れる場合の両方に対して、EM耐
性が得られる。
【0046】なお上記第2実施例の製造方法は、第1配
線12を形成する際にこの第1配線12を形成する積層
膜で補償用パターン42を形成するのと、第2配線31
を形成する際に補償用パターン(41)を形成しない点
を除いて、上記第1実施例で説明した製造方法と同様で
ある。なお、第2配線31にも補償用パターン41を形
成する場合は、補償用パターン41を形成する工程に関
して上記第1実施例で説明した製造方法を採用すればよ
い。
【0047】次に第3実施例として、Al高温リフロー
を用いたAl系金属配線を図5の概略構成断面図によっ
て説明する。
【0048】図5に示すように、層間絶縁膜となる第1
絶縁膜11上に導電部となる第1配線12が図面の奥行
き方向に上記第1実施例で説明したのと同様の構成で形
成されている。上記第1絶縁膜11は、図示しないシリ
コン基板上に形成され、この第1絶縁膜11によって、
シリコン基板に形成されている例えば素子分離領域、ゲ
ート配線、ソース・ドレイン領域が覆われている。また
第1絶縁膜11にはコンタクトホールが形成され、この
コンタクトホール内への埋め込みプロセスを経て、上記
第1配線12が形成されている。
【0049】上記第1配線12を覆う状態に第2絶縁膜
21が形成されている。この第2絶縁膜21は、例えば
500nmの厚さの酸化シリコンからなる。上記第1配
線12上の上記第2絶縁膜21には例えばビアホールか
らなる接続孔22が形成されている。なおこの例では、
上記第1配線12は接続孔22との通常の合わせずれ余
裕w1 (例えばw1 =0.15μm)を考慮して接続孔
22より大きく形成されている。
【0050】さらに上記接続孔22の内部を含む上記第
2絶縁膜21上には第2配線31が形成されている。こ
の第2配線31は、例えば上層から順に、TiN膜61
(例えば膜厚=50nm),Al−0.5%Cuからな
るAl系金属膜62(例えば膜厚=500nm),Ti
N膜63(例えば膜厚=20nm),Ti膜64(例え
ば膜厚=20nm)からなる積層膜で構成されている。
なおこの例では、接続孔22に対する第2配線31のオ
ーバラップ部分は通常の合わせずれ余裕w2 (例えばw
2 =0.15μm)とした。
【0051】そして上記第2配線31には、この第2配
線31から第1配線12へ電流が流れる経路とはほとん
ど関係がない部分で上記接続孔22の近傍に補償用パタ
ーン41が形成されている。この補償用パターン41は
例えば第2配線31と同様の積層膜からなり、主要部分
はAl系金属膜(62)で形成される。そして補償用パ
ターン41の長さdは、接続孔22からの長さとなり、
第2配線31の合わせずれ余裕w2 よりも長くなってい
る。
【0052】上記第3実施例の配線構造では、接続孔2
2の近傍における第2配線31に主要部分がAl系金属
膜(62)からなる補償用パターン41を設けたことか
ら、エレクトロマイグレーション(EM)現象によって
接続孔22の近傍における第2配線31のAl系金属膜
62のAlが電流が流れる方向とは反対方向(電子e -
の流れる方向)に移動しても、補償用パターン41から
Alが補給されるので、ボイドの発生が防止される。
【0053】次に上記第3実施例の製造方法を図6の製
造工程図によって説明する。図では、上記第1,第3実
施例で説明したのと同様の構成部品には同一符号を付
す。
【0054】上記図1の(1),(2)で説明したのと
同様にして、図6の(1)に示すように、第1絶縁膜1
1上に第1配線12を形成し、さらに第2絶縁膜21を
形成した後、第1配線12上に接続孔22を形成する。
【0055】その後図6の(2)に示すように、スパッ
タリングによって、例えば、Ti膜64(例えば膜厚=
20nm)、TiN膜63(例えば膜厚=20nm)を
成膜する。その後Alのスパッタリングおよび高温リフ
ロー法を用い、Al系金属膜(例えばAl−0.5%C
u膜)62(例えば膜厚=500nm)成膜する。さら
にスパッタリング法によって、TiN膜61(例えば膜
厚=50nm)を順に積層して積層膜65を形成する。
【0056】上記Al−0.5%CuのAl系金属膜6
2のスパッタリングでは、供給ガスとして流量が100
sccmのアルゴン(Ar)を用い、スパッタリング雰
囲気の圧力を0.4Pa、直流(DC)パワーを20k
W、基板加熱温度は150℃に設定する。そして上記リ
フロー条件は、加熱雰囲気をアルゴン(Ar)ガス中と
し、基板加熱温度を例えば450℃、加熱時間を例えば
2分に設定する。また、TiN膜61,63およびTi
膜64の成膜条件は、上記第1実施例で説明した成膜条
件と同様である。なお、上記積層膜65は上記構成に限
定されることはなく、またAl系金属膜62は上記Al
−0.5%Cu膜に限定されることはない。
【0057】その後、リソグラフィー技術(例えば、レ
ジスト塗布、露光、現像、ベーキング等)とエッチング
とによって、積層膜65の2点鎖線で示す部分を除去し
て、積層膜65で第2配線31を形成するとともに、第
2配線31から第1配線12に電流が流れる際の電流経
路とはほとんど関係がない部分で上記接続孔22の近傍
の第2配線31に補償用パターン41を形成する。この
補償用パターン41の長さdは第2配線31の合わせず
れ余裕w2 よりも長くなっている。
【0058】また上記製造工程においては、下地のTi
膜64の成膜からAlリフロー処理が終了するまでは、
高真空または高純度不活性ガス雰囲気中に保持されるこ
とが望ましい。またAlリフロー中に、成膜表面に高圧
をかける高圧リフロー法を採用することも可能である。
【0059】上記第1〜第3実施例では、第1配線12
と第2配線31とを接続する接続孔22に関して説明し
たが、その他の接続孔(図示省略)として、第1配線1
2と下地の素子(例えばトランジスタの電極、拡散層
等)とを接続する接続孔に対しても、同様に第1配線1
2に補償用パターンを形成することは可能である。また
接続孔22の内部の埋め込みプロセスに関しては上記プ
ロセスに限定されることはない。さらに、接続孔22で
Al系金属以外の少なくとも1種類以上の導電性の高融
点金属層や金属間化合物層に電流経路が横切る部分が存
在し、かつ電子がAl系金属配線側に流れる構成であれ
ば、同様の効果が期待できる。
【0060】
【発明の効果】以上、説明したように本発明によれば、
接続孔の近傍におけるAl系金属配線にAl系金属から
なる補償用パターンを設けたので、EM現象によって接
続孔近傍のAl系金属配線中のAlが、電流が流れる方
向とは反対方向(電子が流れる方向)に移動しても、補
償用パターンからAlが補給されるので、接続孔の近傍
でボイドは発生しなくなる。そのため、Al系金属配線
の断線不良の発生がなくなるので、信頼性の向上が図れ
る。
【図面の簡単な説明】
【図1】本発明の第1実施例の概略構成断面図である。
【図2】第1実施例の製造工程図である。
【図3】第1実施例の適用例の説明図である。
【図4】第2実施例の概略構成断面図である。
【図5】第3実施例の概略構成断面図である。
【図6】第3実施例の製造工程図である。
【図7】プラグを備えたAl系金属配線の課題の説明図
である。
【図8】バリアメタル層を備えたAl系金属配線の課題
の説明図である。
【図9】Alリフロー法によるAl系金属配線の課題の
説明図である。
【図10】エレクトロマイグレーションの説明図であ
る。
【図11】ボイドの観察例に基づくボイド発生機構の説
明図である。
【符号の説明】
12 第1配線 21 第2絶縁膜 22 接続孔 31 第2配線 41 補償用パターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置に用いられる絶縁膜の一面側
    に設けられた導電部に該絶縁膜に形成した接続孔を通じ
    て接続されるもので該絶縁膜の他面側に設けられたアル
    ミニウム系金属配線において、 前記接続孔の近傍における前記アルミニウム系金属配線
    にアルミニウム系金属からなる補償用パターンを設けた
    ことを特徴とする半導体装置のアルミニウム系金属配
    線。
JP7165220A 1995-06-30 1995-06-30 半導体装置のアルミニウム系金属配線 Pending JPH0917785A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7165220A JPH0917785A (ja) 1995-06-30 1995-06-30 半導体装置のアルミニウム系金属配線
US08/669,924 US5864179A (en) 1995-06-30 1996-06-25 Aluminum like metal wiring for semiconductor devices
KR1019960024227A KR100364349B1 (ko) 1995-06-30 1996-06-27 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7165220A JPH0917785A (ja) 1995-06-30 1995-06-30 半導体装置のアルミニウム系金属配線

Publications (1)

Publication Number Publication Date
JPH0917785A true JPH0917785A (ja) 1997-01-17

Family

ID=15808141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7165220A Pending JPH0917785A (ja) 1995-06-30 1995-06-30 半導体装置のアルミニウム系金属配線

Country Status (3)

Country Link
US (1) US5864179A (ja)
JP (1) JPH0917785A (ja)
KR (1) KR100364349B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383914B1 (en) 1998-12-21 2002-05-07 Nec Corporation Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
US5926736A (en) * 1996-10-30 1999-07-20 Stmicroelectronics, Inc. Low temperature aluminum reflow for multilevel metallization
TW451450B (en) * 1997-04-28 2001-08-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device with a multilayer wiring
US6197685B1 (en) * 1997-07-11 2001-03-06 Matsushita Electronics Corporation Method of producing multilayer wiring device with offset axises of upper and lower plugs
US6171957B1 (en) * 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process
US5981378A (en) * 1997-07-25 1999-11-09 Vlsi Technology, Inc. Reliable interconnect via structures and methods for making the same
US6417569B1 (en) * 1997-12-11 2002-07-09 Taiwan Semiconductor Manufacturing Company Fluorine-doped silicate glass hard mask to improve metal line etching profile
JPH11186382A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100403358B1 (ko) * 1997-12-19 2003-12-18 주식회사 하이닉스반도체 반도체 장치의 금속 배선 형성 방법
US6906421B1 (en) * 1998-01-14 2005-06-14 Cypress Semiconductor Corporation Method of forming a low resistivity Ti-containing interconnect and semiconductor device comprising the same
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
KR100267106B1 (ko) * 1998-09-03 2000-10-02 윤종용 반도체 소자의 다층 배선 형성방법
JP3530073B2 (ja) * 1999-05-25 2004-05-24 株式会社東芝 半導体装置及びその製造方法
US6245675B1 (en) 2000-01-24 2001-06-12 Taiwan Semiconductor Manufacturing Company 3D reservoir to improve electromigration resistance of tungsten plug
US7585764B2 (en) * 2005-08-09 2009-09-08 International Business Machines Corporation VIA bottom contact and method of manufacturing same
DE102006025365B4 (de) * 2006-05-31 2010-10-07 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zum Abschätzen von Elektromigrationseffekten, die durch poröse Barrierenmaterialien hervorgerufen werden

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
US5506450A (en) * 1995-05-04 1996-04-09 Motorola, Inc. Semiconductor device with improved electromigration resistance and method for making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383914B1 (en) 1998-12-21 2002-05-07 Nec Corporation Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation
KR100396236B1 (ko) * 1998-12-21 2003-09-02 엔이씨 일렉트로닉스 코포레이션 반도체 장치의 배선 구조 및 그 제조 방법

Also Published As

Publication number Publication date
KR100364349B1 (ko) 2003-03-03
KR970003541A (ko) 1997-01-28
US5864179A (en) 1999-01-26

Similar Documents

Publication Publication Date Title
JPH0917785A (ja) 半導体装置のアルミニウム系金属配線
JP3244058B2 (ja) 半導体装置の製造方法
JPH09326436A (ja) 配線形成方法
JP3201321B2 (ja) 配線用アルミニウム膜の形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP2001298083A (ja) 半導体装置及びその製造方法
JP3133842B2 (ja) 多層配線構造の製造方法
JP2000012688A (ja) 半導体装置及びその製造方法
KR20000058160A (ko) 반도체장치 제조방법
JP2002064139A (ja) 半導体装置の製造方法
US6509649B1 (en) Semiconductor device and fabricating method thereof
JP3087692B2 (ja) 半導体装置の製造方法
US20120153485A1 (en) Semiconductor device and method of forming the same
JP2564786B2 (ja) 半導体装置およびその製造方法
JPH0669205A (ja) 半導体装置の製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP3436672B2 (ja) 半導体装置及びその製造方法
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
JPH06349833A (ja) 半導体装置におけるアルミニウム系配線
JPH0621236A (ja) 半導体装置およびその製造方法
JP2000294640A (ja) 半導体装置の製造方法
JPH08153794A (ja) 半導体装置
EP0459690A1 (en) Integrated circuit interconnection
JPH06151429A (ja) 半導体装置およびその製造方法
JP2002176098A (ja) 多層配線構造を有する半導体装置の製造方法