JPH0917807A - ダイオードおよび保護ダイオード内蔵型電界効果トランジスタ - Google Patents
ダイオードおよび保護ダイオード内蔵型電界効果トランジスタInfo
- Publication number
- JPH0917807A JPH0917807A JP18363195A JP18363195A JPH0917807A JP H0917807 A JPH0917807 A JP H0917807A JP 18363195 A JP18363195 A JP 18363195A JP 18363195 A JP18363195 A JP 18363195A JP H0917807 A JPH0917807 A JP H0917807A
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor region
- protection diode
- diode
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 保護ダイオードによる保護効果が高く、ある
いは低コストで製造することができる保護ダイオード内
蔵型電界効果トランジスタを提供する。 【構成】 デュアルゲート型の保護ダイオード内蔵型電
界効果トランジスタにおいて、第１のゲート電極３とソ
ース電極５との間に接続された保護ダイオードＤ１のｐ
+ 型領域１４上に、このｐ+ 型領域１４とオーム性接触
する導電膜１８を設ける。同様に、第２のゲート電極４
とソース電極５との間に接続された保護ダイオードＤ２
のｐ+ 型領域２０上にも、このｐ+ 型領域２０とオーム
性接触する導電膜２２を設ける。
いは低コストで製造することができる保護ダイオード内
蔵型電界効果トランジスタを提供する。 【構成】 デュアルゲート型の保護ダイオード内蔵型電
界効果トランジスタにおいて、第１のゲート電極３とソ
ース電極５との間に接続された保護ダイオードＤ１のｐ
+ 型領域１４上に、このｐ+ 型領域１４とオーム性接触
する導電膜１８を設ける。同様に、第２のゲート電極４
とソース電極５との間に接続された保護ダイオードＤ２
のｐ+ 型領域２０上にも、このｐ+ 型領域２０とオーム
性接触する導電膜２２を設ける。
Description
【０００１】
【産業上の利用分野】この発明は、ダイオードおよび保
護ダイオード内蔵型電界効果トランジスタに関する。
護ダイオード内蔵型電界効果トランジスタに関する。
【０００２】
【従来の技術】電界効果トランジスタに用いられている
従来の保護ダイオードの構造を図８に示す。また、図９
は、この従来の保護ダイオードの等価回路図である。図
８において、例えば半絶縁性ＧａＡｓ基板１０１中にそ
れぞれ高不純物濃度のｎ+ 型領域１０２、ｐ+ 型領域１
０３およびｎ+ 型領域１０４が順次隣接して設けられ、
ｎ+ 型領域１０２およびｎ+ 型領域１０４にそれぞれ電
極１０５および電極１０６がオーム性接触している。そ
して、ｐ+ 型領域１０３およびｎ+ 型領域１０２からな
る一つのｐｎ接合と、ｐ+ 型領域１０３およびｎ+ 型領
域１０４からなるもう一つのｐｎ接合とが互いに逆方向
に直列接続されて、ラテラル型のいわゆるバックツーバ
ック（ｂａｃｋ−ｔｏ−ｂａｃｋ）構造の保護ダイオー
ドが形成されている。ここで、ｐ+ 型領域１０３はｎ+
型領域１０２、１０４に比べて深く設けられている。
従来の保護ダイオードの構造を図８に示す。また、図９
は、この従来の保護ダイオードの等価回路図である。図
８において、例えば半絶縁性ＧａＡｓ基板１０１中にそ
れぞれ高不純物濃度のｎ+ 型領域１０２、ｐ+ 型領域１
０３およびｎ+ 型領域１０４が順次隣接して設けられ、
ｎ+ 型領域１０２およびｎ+ 型領域１０４にそれぞれ電
極１０５および電極１０６がオーム性接触している。そ
して、ｐ+ 型領域１０３およびｎ+ 型領域１０２からな
る一つのｐｎ接合と、ｐ+ 型領域１０３およびｎ+ 型領
域１０４からなるもう一つのｐｎ接合とが互いに逆方向
に直列接続されて、ラテラル型のいわゆるバックツーバ
ック（ｂａｃｋ−ｔｏ−ｂａｃｋ）構造の保護ダイオー
ドが形成されている。ここで、ｐ+ 型領域１０３はｎ+
型領域１０２、１０４に比べて深く設けられている。
【０００３】この保護ダイオードにおいては、ｎ+ 型領
域１０２、１０４の不純物濃度により耐圧を調整するこ
とから、接合部の空乏層（図示せず）が主としてこれら
のｎ+ 型領域１０２、１０４のみに広がるようにするた
め、ｐ+ 型領域１０３の不純物濃度はｎ+ 型領域１０
２、１０４の不純物濃度より少し高く設定する。この場
合、ｐ+ 型領域１０３でのキャリアの移動度が低いた
め、保護ダイオードの直列抵抗はこのｐ+ 型領域１０３
の抵抗値によって決まる。したがって、この直列抵抗を
減らすためには、ｐ+ 型領域１０３はなるべく高不純物
濃度に形成される必要がある。
域１０２、１０４の不純物濃度により耐圧を調整するこ
とから、接合部の空乏層（図示せず）が主としてこれら
のｎ+ 型領域１０２、１０４のみに広がるようにするた
め、ｐ+ 型領域１０３の不純物濃度はｎ+ 型領域１０
２、１０４の不純物濃度より少し高く設定する。この場
合、ｐ+ 型領域１０３でのキャリアの移動度が低いた
め、保護ダイオードの直列抵抗はこのｐ+ 型領域１０３
の抵抗値によって決まる。したがって、この直列抵抗を
減らすためには、ｐ+ 型領域１０３はなるべく高不純物
濃度に形成される必要がある。
【０００４】
【発明が解決しようとする課題】ところで、ｐ+ 型領域
１０３はイオン注入法や熱拡散法などによりＺｎのよう
なｐ型不純物を半絶縁性ＧａＡｓ基板１０１中にドーピ
ングすることにより形成されるが、高不純物濃度のｐ+
型領域１０３の形成には長時間を要し、製造コストが増
大する。また、熱拡散法により不純物ドーピングを行う
場合には、拡散装置において一度高不純物濃度の拡散を
行うと、残留雰囲気による影響でその後に低不純物濃度
の拡散を行う際の制御性が悪くなるため、装置の管理上
問題が生じる。
１０３はイオン注入法や熱拡散法などによりＺｎのよう
なｐ型不純物を半絶縁性ＧａＡｓ基板１０１中にドーピ
ングすることにより形成されるが、高不純物濃度のｐ+
型領域１０３の形成には長時間を要し、製造コストが増
大する。また、熱拡散法により不純物ドーピングを行う
場合には、拡散装置において一度高不純物濃度の拡散を
行うと、残留雰囲気による影響でその後に低不純物濃度
の拡散を行う際の制御性が悪くなるため、装置の管理上
問題が生じる。
【０００５】一方、保護ダイオードの基板の面に平行な
方向における幅を大きくすることにより、保護ダイオー
ドの直列抵抗を減らすことができるが、この場合、保護
ダイオードの面積が大きくなる。さらに、入力容量が大
きくなるために、保護ダイオードの高周波特性が悪化す
るなどの問題を生じる。
方向における幅を大きくすることにより、保護ダイオー
ドの直列抵抗を減らすことができるが、この場合、保護
ダイオードの面積が大きくなる。さらに、入力容量が大
きくなるために、保護ダイオードの高周波特性が悪化す
るなどの問題を生じる。
【０００６】したがって、この発明の目的は、直列抵抗
が低いダイオードおよび保護ダイオードの直列抵抗が低
く、保護効果が高い保護ダイオード内蔵型電界効果トラ
ンジスタを提供することにある。
が低いダイオードおよび保護ダイオードの直列抵抗が低
く、保護効果が高い保護ダイオード内蔵型電界効果トラ
ンジスタを提供することにある。
【０００７】この発明の他の目的は、低コストで製造す
ることができるダイオードおよび保護ダイオード内蔵型
電界効果トランジスタを提供することにある。
ることができるダイオードおよび保護ダイオード内蔵型
電界効果トランジスタを提供することにある。
【０００８】この発明の他の目的は、ダイオードを不純
物拡散により製造する場合に、拡散装置の管理上の問題
が生じないダイオードおよび保護ダイオード内蔵型電界
効果トランジスタを提供することにある。
物拡散により製造する場合に、拡散装置の管理上の問題
が生じないダイオードおよび保護ダイオード内蔵型電界
効果トランジスタを提供することにある。
【０００９】この発明の他の目的は、小面積のダイオー
ドおよび保護ダイオードの面積が小さい保護ダイオード
内蔵型電界効果トランジスタを提供することにある。
ドおよび保護ダイオードの面積が小さい保護ダイオード
内蔵型電界効果トランジスタを提供することにある。
【００１０】この発明の他の目的は、高周波特性の良好
なダイオードおよび保護ダイオードの高周波特性が良好
な保護ダイオード内蔵型電界効果トランジスタを提供す
ることにある。
なダイオードおよび保護ダイオードの高周波特性が良好
な保護ダイオード内蔵型電界効果トランジスタを提供す
ることにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明における第１の発明は、半導体基板中に順
次隣接して設けられた第１の導電型の第１の半導体領
域、第２の導電型の第２の半導体領域および第１の導電
型の第３の半導体領域を有し、第２の半導体領域および
第１の半導体領域により第１のｐｎ接合が構成され、第
２の半導体領域および第３の半導体領域により第２のｐ
ｎ接合が構成されているダイオードにおいて、第２の半
導体領域上に第２の半導体領域とオーム性接触した導電
膜が設けられていることを特徴とするものである。
に、この発明における第１の発明は、半導体基板中に順
次隣接して設けられた第１の導電型の第１の半導体領
域、第２の導電型の第２の半導体領域および第１の導電
型の第３の半導体領域を有し、第２の半導体領域および
第１の半導体領域により第１のｐｎ接合が構成され、第
２の半導体領域および第３の半導体領域により第２のｐ
ｎ接合が構成されているダイオードにおいて、第２の半
導体領域上に第２の半導体領域とオーム性接触した導電
膜が設けられていることを特徴とするものである。
【００１２】この発明における第１の発明の一実施形態
においては、第１の導電型はｎ型であり、第２の導電型
はｐ型である。
においては、第１の導電型はｎ型であり、第２の導電型
はｐ型である。
【００１３】この発明における第１の発明の一実施形態
においては、第１の導電型はｐ型であり、第２の導電型
はｎ型である。
においては、第１の導電型はｐ型であり、第２の導電型
はｎ型である。
【００１４】この発明における第２の発明は、ゲート電
極とソース電極との間に保護ダイオードが接続され、こ
の保護ダイオードは、半導体基板中に順次隣接して設け
られた第１の導電型の第１の半導体領域、第２の導電型
の第２の半導体領域および第１の導電型の第３の半導体
領域を有し、第２の半導体領域および第１の半導体領域
により第１のｐｎ接合が構成され、第２の半導体領域お
よび第３の半導体領域により第２のｐｎ接合が構成され
ている保護ダイオード内蔵型電界効果トランジスタにお
いて、第２の半導体領域上に第２の半導体領域とオーム
性接触した導電膜が設けられていることを特徴とするも
のである。
極とソース電極との間に保護ダイオードが接続され、こ
の保護ダイオードは、半導体基板中に順次隣接して設け
られた第１の導電型の第１の半導体領域、第２の導電型
の第２の半導体領域および第１の導電型の第３の半導体
領域を有し、第２の半導体領域および第１の半導体領域
により第１のｐｎ接合が構成され、第２の半導体領域お
よび第３の半導体領域により第２のｐｎ接合が構成され
ている保護ダイオード内蔵型電界効果トランジスタにお
いて、第２の半導体領域上に第２の半導体領域とオーム
性接触した導電膜が設けられていることを特徴とするも
のである。
【００１５】この発明における第２の発明の一実施形態
においては、第１の導電型はｎ型であり、第２の導電型
はｐ型である。この場合、第２の半導体領域上に設けら
れる導電膜は、好適には、ゲート電極と同一の材料から
なる。この材料は、具体的には、例えばＡｌやＴｉ／Ｐ
ｔ／Ａｕなどである。この導電膜の厚さ、大きさ、形状
は必要に応じて選ばれる。
においては、第１の導電型はｎ型であり、第２の導電型
はｐ型である。この場合、第２の半導体領域上に設けら
れる導電膜は、好適には、ゲート電極と同一の材料から
なる。この材料は、具体的には、例えばＡｌやＴｉ／Ｐ
ｔ／Ａｕなどである。この導電膜の厚さ、大きさ、形状
は必要に応じて選ばれる。
【００１６】この発明における第２の発明の一実施形態
においては、ゲート電極、ソース電極およびドレイン電
極用のパッド電極を有する。この場合、導電膜は、パッ
ド電極と同一の材料により形成してもよい。
においては、ゲート電極、ソース電極およびドレイン電
極用のパッド電極を有する。この場合、導電膜は、パッ
ド電極と同一の材料により形成してもよい。
【００１７】この発明における第２の発明の他の一実施
形態においては、第１の導電型はｐ型であり、第２の導
電型はｎ型である。この場合、導電膜は、好適には、ソ
ース電極およびドレイン電極と同一の材料からなる。こ
の材料は、具体的には、例えばＡｕＧｅ／Ｎｉなどであ
る。
形態においては、第１の導電型はｐ型であり、第２の導
電型はｎ型である。この場合、導電膜は、好適には、ソ
ース電極およびドレイン電極と同一の材料からなる。こ
の材料は、具体的には、例えばＡｕＧｅ／Ｎｉなどであ
る。
【００１８】この発明における第２の発明の他の一実施
形態においては、第２の半導体領域の表面に凹部を有
し、この凹部に第２の半導体領域とオーム性接触した導
電膜が設けられている。ここで、この凹部の底面は、第
１の半導体領域および第３の半導体領域の接合よりも浅
く設けられる。
形態においては、第２の半導体領域の表面に凹部を有
し、この凹部に第２の半導体領域とオーム性接触した導
電膜が設けられている。ここで、この凹部の底面は、第
１の半導体領域および第３の半導体領域の接合よりも浅
く設けられる。
【００１９】
【作用】この発明においては、第２の半導体領域上にこ
の第２の半導体領域とオーム性接触した導電膜が設けら
れているので、この部分では、これらの第２の半導体領
域および導電膜が並列接続された構造となることから、
第２の半導体領域の抵抗値が実効的に大幅に減少する。
これにより、ダイオードの直列抵抗を減らすために第２
の半導体領域の不純物濃度を従来のように高くする必要
がなくなるので、この第２の半導体領域をより短時間で
形成することができ、ダイオードの製造コストの低減を
図ることができる。また、特に保護ダイオード内蔵型電
界効果トランジスタにおいては、保護ダイオードの直列
抵抗を減らすことができるため、この保護ダイオードに
よる保護効果を高めることができる。さらに、不純物拡
散によりダイオードを製造する場合に、拡散装置の管理
上の問題が生じない。
の第２の半導体領域とオーム性接触した導電膜が設けら
れているので、この部分では、これらの第２の半導体領
域および導電膜が並列接続された構造となることから、
第２の半導体領域の抵抗値が実効的に大幅に減少する。
これにより、ダイオードの直列抵抗を減らすために第２
の半導体領域の不純物濃度を従来のように高くする必要
がなくなるので、この第２の半導体領域をより短時間で
形成することができ、ダイオードの製造コストの低減を
図ることができる。また、特に保護ダイオード内蔵型電
界効果トランジスタにおいては、保護ダイオードの直列
抵抗を減らすことができるため、この保護ダイオードに
よる保護効果を高めることができる。さらに、不純物拡
散によりダイオードを製造する場合に、拡散装置の管理
上の問題が生じない。
【００２０】また、同じ直列抵抗ならば、ダイオードの
幅を小さくし、その面積を小さくすることができる。さ
らに、ダイオードの幅が小さくなることにより、その接
合面積が減少して接合容量が小さくなり、ダイオードの
高周波特性が良好となる。
幅を小さくし、その面積を小さくすることができる。さ
らに、ダイオードの幅が小さくなることにより、その接
合面積が減少して接合容量が小さくなり、ダイオードの
高周波特性が良好となる。
【００２１】
【実施例】以下に、この発明の一実施例について図面を
参照しながら説明をする。
参照しながら説明をする。
【００２２】図１〜図４は、この発明の一実施例による
デュアルゲート型の保護ダイオード内蔵型電界効果トラ
ンジスタの構造を示す。ここで、図１は平面図、図２は
図１におけるＩＩ−ＩＩ線に沿っての拡大断面図、図３
は図１における保護ダイオード部の拡大平面図、図４は
図３におけるＩＶ−ＩＶ線に沿っての拡大断面図であ
る。また、図５はこの一実施例によるデュアルゲート型
の保護ダイオード内蔵型電界効果トランジスタの等価回
路図である。
デュアルゲート型の保護ダイオード内蔵型電界効果トラ
ンジスタの構造を示す。ここで、図１は平面図、図２は
図１におけるＩＩ−ＩＩ線に沿っての拡大断面図、図３
は図１における保護ダイオード部の拡大平面図、図４は
図３におけるＩＶ−ＩＶ線に沿っての拡大断面図であ
る。また、図５はこの一実施例によるデュアルゲート型
の保護ダイオード内蔵型電界効果トランジスタの等価回
路図である。
【００２３】図１〜図４に示すように、この一実施例に
よるデュアルゲート型の保護ダイオード内蔵型電界効果
トランジスタにおいては、例えば半絶縁性ＧａＡｓ基板
１中にｎ型チャネル層２が設けられている。符号３は第
１のゲート電極、符号４は第２のゲート電極を示す。こ
れらの第１のゲート電極３および第２のゲート電極４
は、例えばＡｌやＴｉ／Ｐｔ／Ａｕなどの同一のゲート
電極材料によって形成されている。この第１のゲート電
極３は、ｎ型チャネル層２上にあって実質的なゲート電
極として機能する動作部３ａ、配線部３ｂおよびパッド
部３ｃからなる。同様に、第２のゲート電極４は、ｎ型
チャネル層２上にあって実質的なゲート電極として機能
する動作部４ａ、配線部４ｂおよびパッド部４ｃからな
る。これらの第１のゲート電極３の動作部３ａおよび第
２のゲート電極４の動作部４ａは、それぞれｎ型チャネ
ル層２とショットキー接触している。
よるデュアルゲート型の保護ダイオード内蔵型電界効果
トランジスタにおいては、例えば半絶縁性ＧａＡｓ基板
１中にｎ型チャネル層２が設けられている。符号３は第
１のゲート電極、符号４は第２のゲート電極を示す。こ
れらの第１のゲート電極３および第２のゲート電極４
は、例えばＡｌやＴｉ／Ｐｔ／Ａｕなどの同一のゲート
電極材料によって形成されている。この第１のゲート電
極３は、ｎ型チャネル層２上にあって実質的なゲート電
極として機能する動作部３ａ、配線部３ｂおよびパッド
部３ｃからなる。同様に、第２のゲート電極４は、ｎ型
チャネル層２上にあって実質的なゲート電極として機能
する動作部４ａ、配線部４ｂおよびパッド部４ｃからな
る。これらの第１のゲート電極３の動作部３ａおよび第
２のゲート電極４の動作部４ａは、それぞれｎ型チャネ
ル層２とショットキー接触している。
【００２４】符号５はソース電極、符号６はドレイン電
極をそれぞれ示す。これらのソース電極５およびドレイ
ン電極６は、例えばＡｕＧｅ／Ｎｉなどの同一のオーミ
ック電極材料によって形成されている。また、これらの
ソース電極５およびドレイン電極６は、ｎ型チャネル層
２とオーム性接触している。
極をそれぞれ示す。これらのソース電極５およびドレイ
ン電極６は、例えばＡｕＧｅ／Ｎｉなどの同一のオーミ
ック電極材料によって形成されている。また、これらの
ソース電極５およびドレイン電極６は、ｎ型チャネル層
２とオーム性接触している。
【００２５】第１のゲート電極３、第２のゲート電極
４、ソース電極５およびドレイン電極６を覆うように、
例えば窒化シリコン（ＳｉＮ）膜のような層間絶縁膜７
が設けられている。符号８はソース電極用のパッド、符
号９はドレイン電極用のパッド、符号１０は第１のゲー
ト電極用のパッド、符号１１は第２のゲート電極用のパ
ッドを示す。パッド８は、層間絶縁膜７に形成されたコ
ンタクトホール７ａを介して、ソース電極５と接続され
ている。パッド９は、層間絶縁膜７に形成されたコンタ
クトホール７ｂを介して、ドレイン電極６と接続されて
いる。パッド１０は、層間絶縁膜７に形成された図示省
略したコンタクトホールを介して、第１のゲート電極３
のパッド部３ｃと接続されている。同様に、パッド１１
は、層間絶縁膜７に形成された図示省略したコンタクト
ホールを介して、第２のゲート電極４のパッド部４ｃと
接続されている。これらのうち、パッド８は、第１のゲ
ート電極３の配線部３ｂの上方を横切り、配線１２と接
続されている。ここで、パッド８、９、１０、１１およ
び配線１２は、例えばＴｉ／Ｐｔ／Ａｕなどの同一の材
料により形成されている。
４、ソース電極５およびドレイン電極６を覆うように、
例えば窒化シリコン（ＳｉＮ）膜のような層間絶縁膜７
が設けられている。符号８はソース電極用のパッド、符
号９はドレイン電極用のパッド、符号１０は第１のゲー
ト電極用のパッド、符号１１は第２のゲート電極用のパ
ッドを示す。パッド８は、層間絶縁膜７に形成されたコ
ンタクトホール７ａを介して、ソース電極５と接続され
ている。パッド９は、層間絶縁膜７に形成されたコンタ
クトホール７ｂを介して、ドレイン電極６と接続されて
いる。パッド１０は、層間絶縁膜７に形成された図示省
略したコンタクトホールを介して、第１のゲート電極３
のパッド部３ｃと接続されている。同様に、パッド１１
は、層間絶縁膜７に形成された図示省略したコンタクト
ホールを介して、第２のゲート電極４のパッド部４ｃと
接続されている。これらのうち、パッド８は、第１のゲ
ート電極３の配線部３ｂの上方を横切り、配線１２と接
続されている。ここで、パッド８、９、１０、１１およ
び配線１２は、例えばＴｉ／Ｐｔ／Ａｕなどの同一の材
料により形成されている。
【００２６】パッド１０の図１中上側の一辺の近傍にお
ける半絶縁性ＧａＡｓ基板１中にはｎ+ 型領域１３、ｐ
+ 型領域１４およびｎ+ 型領域１５が順次隣接して設け
られている。そして、ｐ+ 型領域１４およびｎ+ 型領域
１３からなる一つのｐｎ接合と、ｐ+ 型領域１４および
ｎ+ 型領域１５からなるもう一つのｐｎ接合とが互いに
逆方向に直列接続されて、第１のゲート電極３とソース
電極５との間のラテラル型のバックツーバック構造の保
護ダイオードＤ１が構成されている。ｎ+ 型領域１３上
にはこれとオーム性接触している電極１６が設けられて
いる。この電極１６は、層間絶縁膜７に形成されたコン
タクトホール７ｃを介して、パッド１０、したがって第
１のゲート電極３と接続されている。ｎ+ 型領域１５上
にはこれとオーム性接触する電極１７が設けられてい
る。この電極１７は、層間絶縁膜７に形成されたコンタ
クトホール７ｄを介して配線１２、したがってソース電
極５と接続されている。
ける半絶縁性ＧａＡｓ基板１中にはｎ+ 型領域１３、ｐ
+ 型領域１４およびｎ+ 型領域１５が順次隣接して設け
られている。そして、ｐ+ 型領域１４およびｎ+ 型領域
１３からなる一つのｐｎ接合と、ｐ+ 型領域１４および
ｎ+ 型領域１５からなるもう一つのｐｎ接合とが互いに
逆方向に直列接続されて、第１のゲート電極３とソース
電極５との間のラテラル型のバックツーバック構造の保
護ダイオードＤ１が構成されている。ｎ+ 型領域１３上
にはこれとオーム性接触している電極１６が設けられて
いる。この電極１６は、層間絶縁膜７に形成されたコン
タクトホール７ｃを介して、パッド１０、したがって第
１のゲート電極３と接続されている。ｎ+ 型領域１５上
にはこれとオーム性接触する電極１７が設けられてい
る。この電極１７は、層間絶縁膜７に形成されたコンタ
クトホール７ｄを介して配線１２、したがってソース電
極５と接続されている。
【００２７】この一実施例においては、上述の保護ダイ
オードＤ１のｐ+ 型領域１４上に、これとオーム性接触
する導電膜１８が設けられている。この導電膜１８は、
第１のゲート電極３および第２のゲート電極４と同一の
材料、具体的にはＡｌやＴｉ／Ｐｔ／Ａｕにより形成さ
れる。この導電膜１８の厚さは必要に応じて選ばれる
が、例えば５００ｎｍ程度に選ばれる。この導電膜１８
の形状や大きさは、ｐ+型領域１４の内側であれば、ど
のようなものでもよい。ここで、ｎ+ 型領域１３とｎ+
型領域１５との間隔、すなわち、接合面に垂直な方向に
おけるｐ+ 型領域１４の長さは、例えば５〜１０μｍに
選ばれる。また、ｐ+ 型領域１４はｎ+ 型領域１３、１
５に対して深くなっている。
オードＤ１のｐ+ 型領域１４上に、これとオーム性接触
する導電膜１８が設けられている。この導電膜１８は、
第１のゲート電極３および第２のゲート電極４と同一の
材料、具体的にはＡｌやＴｉ／Ｐｔ／Ａｕにより形成さ
れる。この導電膜１８の厚さは必要に応じて選ばれる
が、例えば５００ｎｍ程度に選ばれる。この導電膜１８
の形状や大きさは、ｐ+型領域１４の内側であれば、ど
のようなものでもよい。ここで、ｎ+ 型領域１３とｎ+
型領域１５との間隔、すなわち、接合面に垂直な方向に
おけるｐ+ 型領域１４の長さは、例えば５〜１０μｍに
選ばれる。また、ｐ+ 型領域１４はｎ+ 型領域１３、１
５に対して深くなっている。
【００２８】この一実施例においては、第２のゲート電
極４とソース電極５との間にも、上述の保護ダイオード
Ｄ１と同様の構造の保護ダイオードＤ２が設けられてい
る。すなわち、パッド１１の図１中上側の一辺の近傍に
おける半絶縁性ＧａＡｓ基板１中にはｎ+ 型領域１９、
ｐ+ 型領域２０およびｎ+ 型領域２１が順次隣接して設
けられている。そして、これらのｎ+ 型領域１９、ｐ+
型領域２０およびｎ+型領域２１により、第２のゲート
電極４とソース電極５との間のラテラル型のバックツー
バック構造の保護ダイオードＤ２が構成されている。図
示は省略するが、保護ダイオードＤ１と同様に、ｎ+ 型
領域１９上にこれとオーム接触して電極が設けられ、こ
の電極は層間絶縁膜７に形成されたコンクトホールを介
してパッド１１、したがって第２のゲート電極４と接続
されている。また、ｎ+ 型領域２１上にはこれとオーム
性接触して電極が設けられ、この電極は層間絶縁膜７に
形成されたコンタクトホールを介して配線１２、したが
ってソース電極５と接続されている。さらに、ｐ+ 型領
域２０上にはこれとオーム性接触している導電膜２２が
設けられている。
極４とソース電極５との間にも、上述の保護ダイオード
Ｄ１と同様の構造の保護ダイオードＤ２が設けられてい
る。すなわち、パッド１１の図１中上側の一辺の近傍に
おける半絶縁性ＧａＡｓ基板１中にはｎ+ 型領域１９、
ｐ+ 型領域２０およびｎ+ 型領域２１が順次隣接して設
けられている。そして、これらのｎ+ 型領域１９、ｐ+
型領域２０およびｎ+型領域２１により、第２のゲート
電極４とソース電極５との間のラテラル型のバックツー
バック構造の保護ダイオードＤ２が構成されている。図
示は省略するが、保護ダイオードＤ１と同様に、ｎ+ 型
領域１９上にこれとオーム接触して電極が設けられ、こ
の電極は層間絶縁膜７に形成されたコンクトホールを介
してパッド１１、したがって第２のゲート電極４と接続
されている。また、ｎ+ 型領域２１上にはこれとオーム
性接触して電極が設けられ、この電極は層間絶縁膜７に
形成されたコンタクトホールを介して配線１２、したが
ってソース電極５と接続されている。さらに、ｐ+ 型領
域２０上にはこれとオーム性接触している導電膜２２が
設けられている。
【００２９】この一実施例において、ｎ+ 型領域１３、
１５、１９、２１は、例えば、半絶縁性ＧａＡｓ基板１
中にＳｉのようなｎ型不純物をイオン注入することによ
り形成することができる。また、ｐ+ 型領域１４、２０
は、半絶縁性ＧａＡｓ基板１中にＺｎのようなｐ型不純
物を熱拡散することにより形成することができる。ま
た、ｎ+ 型領域１３、１５上の電極１６、１７およびｎ
+ 型領域１９、２１上の電極（図示せず）は、ソース電
極５およびドレイン電極６とともに同一材料により同時
に形成することができる。また、導電膜１８、２２は、
第１のゲート電極３および第２のゲート電極４とともに
同一材料により同時に形成することができる。
１５、１９、２１は、例えば、半絶縁性ＧａＡｓ基板１
中にＳｉのようなｎ型不純物をイオン注入することによ
り形成することができる。また、ｐ+ 型領域１４、２０
は、半絶縁性ＧａＡｓ基板１中にＺｎのようなｐ型不純
物を熱拡散することにより形成することができる。ま
た、ｎ+ 型領域１３、１５上の電極１６、１７およびｎ
+ 型領域１９、２１上の電極（図示せず）は、ソース電
極５およびドレイン電極６とともに同一材料により同時
に形成することができる。また、導電膜１８、２２は、
第１のゲート電極３および第２のゲート電極４とともに
同一材料により同時に形成することができる。
【００３０】以上述べたように、この発明の一実施例に
よる保護ダイオード内蔵型電界効果トランジスタによれ
ば、保護ダイオードＤ１、Ｄ２を構成するｐ+ 型領域１
４、２０上に、それぞれこれらとオーム性接触している
導電膜１８、２２が設けられているので、これらの部分
では、ｐ+ 型領域１４と導電膜１８とが並列接続され、
ｐ+ 型領域２０と導電膜２２とが並列接続された構造と
なっており、ｐ+ 型領域１４およびｐ+ 型領域２０の抵
抗値が実効的に大幅に減少している。このため、これら
の保護ダイオードＤ１、Ｄ２の直列抵抗は低い。
よる保護ダイオード内蔵型電界効果トランジスタによれ
ば、保護ダイオードＤ１、Ｄ２を構成するｐ+ 型領域１
４、２０上に、それぞれこれらとオーム性接触している
導電膜１８、２２が設けられているので、これらの部分
では、ｐ+ 型領域１４と導電膜１８とが並列接続され、
ｐ+ 型領域２０と導電膜２２とが並列接続された構造と
なっており、ｐ+ 型領域１４およびｐ+ 型領域２０の抵
抗値が実効的に大幅に減少している。このため、これら
の保護ダイオードＤ１、Ｄ２の直列抵抗は低い。
【００３１】図６は、保護ダイオードＤ１の電流−電圧
特性（Ｉ−Ｖ特性）を示す。図６に示すように、ｐ+ 型
領域１４上に導電膜１８が設けられていない従来の保護
ダイオードに対して、ｐ+ 型領域１４上に導電膜１８が
設けられた構造の保護ダイオードＤ１では、直列抵抗の
低減により、ブレークダウン後のＩ−Ｖ特性が改善され
ている。保護ダイオードＤ２についても同様である。す
なわち、この一実施例による保護ダイオード内蔵型電界
効果トランジスタにおいては、保護ダイオードＤ１、Ｄ
２の保護効果が高い。
特性（Ｉ−Ｖ特性）を示す。図６に示すように、ｐ+ 型
領域１４上に導電膜１８が設けられていない従来の保護
ダイオードに対して、ｐ+ 型領域１４上に導電膜１８が
設けられた構造の保護ダイオードＤ１では、直列抵抗の
低減により、ブレークダウン後のＩ−Ｖ特性が改善され
ている。保護ダイオードＤ２についても同様である。す
なわち、この一実施例による保護ダイオード内蔵型電界
効果トランジスタにおいては、保護ダイオードＤ１、Ｄ
２の保護効果が高い。
【００３２】また、導電膜１８、２２が設けられている
ことによりｐ+ 型領域１４、２０の抵抗値が実効的に減
少するので、保護ダイオードＤ１、Ｄ２の直列抵抗を減
らすためにこれらのｐ+ 型領域１４、２０の不純物濃度
を従来のように高くする必要がなくなり、これらの保護
ダイオードＤ１、Ｄ２、したがって保護ダイオード内蔵
型電界効果トランジスタの製造コストの低減を図ること
ができる。また、ｐ+型領域１４、２０を形成するため
に高不純物濃度の拡散を行う必要がなくなるので、熱拡
散法によりｐ+ 型領域１４、２０を形成する場合に、拡
散装置の管理上の問題が生じない。
ことによりｐ+ 型領域１４、２０の抵抗値が実効的に減
少するので、保護ダイオードＤ１、Ｄ２の直列抵抗を減
らすためにこれらのｐ+ 型領域１４、２０の不純物濃度
を従来のように高くする必要がなくなり、これらの保護
ダイオードＤ１、Ｄ２、したがって保護ダイオード内蔵
型電界効果トランジスタの製造コストの低減を図ること
ができる。また、ｐ+型領域１４、２０を形成するため
に高不純物濃度の拡散を行う必要がなくなるので、熱拡
散法によりｐ+ 型領域１４、２０を形成する場合に、拡
散装置の管理上の問題が生じない。
【００３３】さらに、同じ直列抵抗、すなわち保護効果
ならば、保護ダイオードＤ１、Ｄ２の幅を小さくし、そ
の面積を小さくすることができる。また、この場合、保
護ダイオードＤ１、Ｄ２の幅が小さくなることにより、
その接合面積が減少して接合容量が小さくなるため、こ
の保護ダイオードＤ１、Ｄ２の高周波特性が良好とな
る。
ならば、保護ダイオードＤ１、Ｄ２の幅を小さくし、そ
の面積を小さくすることができる。また、この場合、保
護ダイオードＤ１、Ｄ２の幅が小さくなることにより、
その接合面積が減少して接合容量が小さくなるため、こ
の保護ダイオードＤ１、Ｄ２の高周波特性が良好とな
る。
【００３４】以上、この発明の一実施例について具体的
に説明したが、この発明は、上述の実施例に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
に説明したが、この発明は、上述の実施例に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
【００３５】例えば、図７に示すように、ｐ+ 型領域１
４の表面に凹部２３を設け、この凹部２３に導電膜１８
を設けてもよい。ここで、この凹部２３は、ｎ+ 型領域
１３、１５よりも浅く設ける。この場合、ｐ+ 型領域１
４をｎ+ 型領域１３、１５に対して深く形成するのが容
易となる。なお、導電膜１８は、ｐ+ 型領域１４の内側
であれば凹部２３の外側にはみ出して設けてもよい。
４の表面に凹部２３を設け、この凹部２３に導電膜１８
を設けてもよい。ここで、この凹部２３は、ｎ+ 型領域
１３、１５よりも浅く設ける。この場合、ｐ+ 型領域１
４をｎ+ 型領域１３、１５に対して深く形成するのが容
易となる。なお、導電膜１８は、ｐ+ 型領域１４の内側
であれば凹部２３の外側にはみ出して設けてもよい。
【００３６】また、上述の一実施例においては、導電膜
１８、２２は、第１のゲート電極３および第２のゲート
電極４と同一材料により形成しているが、これらの導電
膜１８、２２は、パッド電極８、９、１０、１１と同一
材料により形成してもよい。この場合、この材料は、具
体的には、例えばＴｉ／Ｐｔ／Ａｕなどである。
１８、２２は、第１のゲート電極３および第２のゲート
電極４と同一材料により形成しているが、これらの導電
膜１８、２２は、パッド電極８、９、１０、１１と同一
材料により形成してもよい。この場合、この材料は、具
体的には、例えばＴｉ／Ｐｔ／Ａｕなどである。
【００３７】また、上述の一実施例においては、保護ダ
イオードＤ１、Ｄ２の構造をｎｐｎ型のものとしたが、
ｐｎｐ型の構造にすることも可能である。この場合、ｐ
型領域にこれとオーム性接触して設けられる電極は、第
１のゲート電極３および第２のゲート電極４、またはパ
ッド８、９、１０、１１の材料と同一材料により形成す
ることができる。また、ｎ型領域にこれとオーム性接触
して設けられる導電膜は、ソース電極５およびドレイン
電極６の材料と同一材料により形成することができる。
イオードＤ１、Ｄ２の構造をｎｐｎ型のものとしたが、
ｐｎｐ型の構造にすることも可能である。この場合、ｐ
型領域にこれとオーム性接触して設けられる電極は、第
１のゲート電極３および第２のゲート電極４、またはパ
ッド８、９、１０、１１の材料と同一材料により形成す
ることができる。また、ｎ型領域にこれとオーム性接触
して設けられる導電膜は、ソース電極５およびドレイン
電極６の材料と同一材料により形成することができる。
【００３８】さらに、上述の一実施例においては、保護
ダイオードＤ１、Ｄ２を有する保護ダイオード内蔵型電
界効果トランジスタについて説明したが、これらの保護
ダイオードＤ１、Ｄ２と同様な構造のダイオードを単体
で用いてもよい。
ダイオードＤ１、Ｄ２を有する保護ダイオード内蔵型電
界効果トランジスタについて説明したが、これらの保護
ダイオードＤ１、Ｄ２と同様な構造のダイオードを単体
で用いてもよい。
【００３９】
【発明の効果】以上説明したように、この発明によれ
ば、ダイオードを構成する第２の半導体領域上にこの第
２の半導体領域とオーム性接触した導電膜が設けられて
いるので、この第２の半導体領域の抵抗値が実効的に大
幅に減少する。また、ダイオードの直列抵抗を減らすた
めに、第２の半導体領域の不純物濃度を従来のように高
くする必要がなくなるので、ダイオードの製造コストの
低減を図ることができる。また、保護ダイオード内蔵型
電界効果トランジスタにおいては、保護ダイオードによ
る保護効果を高めることができる。さらに、不純物拡散
によりダイオードを製造する場合に、拡散装置の管理上
の問題が生じない。また、ダイオードの幅を小さくし、
その面積を小さくすることができる。また、ダイオード
の幅が小さくなることにより、その接合容量も小さくな
り、その高周波特性が良好となる。
ば、ダイオードを構成する第２の半導体領域上にこの第
２の半導体領域とオーム性接触した導電膜が設けられて
いるので、この第２の半導体領域の抵抗値が実効的に大
幅に減少する。また、ダイオードの直列抵抗を減らすた
めに、第２の半導体領域の不純物濃度を従来のように高
くする必要がなくなるので、ダイオードの製造コストの
低減を図ることができる。また、保護ダイオード内蔵型
電界効果トランジスタにおいては、保護ダイオードによ
る保護効果を高めることができる。さらに、不純物拡散
によりダイオードを製造する場合に、拡散装置の管理上
の問題が生じない。また、ダイオードの幅を小さくし、
その面積を小さくすることができる。また、ダイオード
の幅が小さくなることにより、その接合容量も小さくな
り、その高周波特性が良好となる。
【図１】この発明の一実施例によるデュアルゲート型の
保護ダイオード内蔵型電界効果トランジスタを示す平面
図である。
保護ダイオード内蔵型電界効果トランジスタを示す平面
図である。
【図２】図１のＩＩ−ＩＩ線に沿っての拡大断面図であ
る。
る。
【図３】図１における保護ダイオード部の拡大平面図で
ある。
ある。
【図４】図３のＩＶ−ＩＶ線に沿っての拡大断面図であ
る。
る。
【図５】この発明の一実施例によるデュアルゲート型の
保護ダイオード内蔵型電界効果トランジスタの等価回路
図である。
保護ダイオード内蔵型電界効果トランジスタの等価回路
図である。
【図６】この発明の一実施例によるデュアルゲート型の
保護ダイオード内蔵型電界効果トランジスタにおける保
護ダイオードおよび従来の保護ダイオードの電流−電圧
特性を示すグラフである。
保護ダイオード内蔵型電界効果トランジスタにおける保
護ダイオードおよび従来の保護ダイオードの電流−電圧
特性を示すグラフである。
【図７】この発明による保護ダイオードの他の実施例を
示す断面図である。
示す断面図である。
【図８】従来の保護ダイオードの構造を示す断面図であ
る
る
【図９】図８に示す従来の保護ダイオードの等価回路図
である。
である。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ型チャネル層 ３ 第１のゲート電極 ３ａ、４ａ 動作部 ３ｂ、４ｂ 配線部 ３ｃ、４ｃ パッド部 ４ 第２のゲート電極 ５ ソース電極 ６ ドレイン電極 ７ 層間絶縁膜 ７ａ、７ｂ、７ｃ、７ｄ コンタクトホール ８、９、１０、１１ パッド １２ 配線 １３、１５、１９、２１ ｎ+ 型領域 １４、２０ ｐ+ 型領域 １６、１７ 電極 １８、２２ 導電膜 ２３ 凹部 Ｄ１、Ｄ２ 保護ダイオード
Claims (10)
- 【請求項１】 半導体基板中に順次隣接して設けられた
第１の導電型の第１の半導体領域、第２の導電型の第２
の半導体領域および第１の導電型の第３の半導体領域を
有し、 上記第２の半導体領域および上記第１の半導体領域によ
り第１のｐｎ接合が構成され、上記第２の半導体領域お
よび上記第３の半導体領域により第２のｐｎ接合が構成
されているダイオードにおいて、 上記第２の半導体領域上に上記第２の半導体領域とオー
ム性接触した導電膜が設けられていることを特徴とする
ダイオード。 - 【請求項２】 上記第１の導電型はｎ型であり、上記第
２の導電型はｐ型であることを特徴とする請求項１記載
のダイオード。 - 【請求項３】 上記第１の導電型はｐ型であり、上記第
２の導電型はｎ型であることを特徴とする請求項１記載
のダイオード。 - 【請求項４】 ゲート電極とソース電極との間に保護ダ
イオードが接続され、 上記保護ダイオードは、 半導体基板中に順次隣接して設けられた第１の導電型の
第１の半導体領域、第２の導電型の第２の半導体領域お
よび第１の導電型の第３の半導体領域を有し、 上記第２の半導体領域および上記第１の半導体領域によ
り第１のｐｎ接合が構成され、上記第２の半導体領域お
よび上記第３の半導体領域により第２のｐｎ接合が構成
されている保護ダイオード内蔵型電界効果トランジスタ
において、 上記第２の半導体領域上に上記第２の半導体領域とオー
ム性接触した導電膜が設けられていることを特徴とする
保護ダイオード内蔵型電界効果トランジスタ。 - 【請求項５】 上記第１の導電型はｎ型であり、上記第
２の導電型はｐ型であることを特徴とする請求項４記載
の保護ダイオード内蔵型電界効果トランジスタ。 - 【請求項６】 上記導電膜はゲート電極と同一の材料か
らなることを特徴とする請求項５記載の保護ダイオード
内蔵型電界効果トランジスタ。 - 【請求項７】 ゲート電極、ソース電極およびドレイン
電極用のパッド電極を有し、上記導電膜は上記パッド電
極と同一の材料からなることを特徴とする請求項５記載
の保護ダイオード内蔵型電界効果トランジスタ。 - 【請求項８】 上記第１の導電型はｐ型であり、上記第
２の導電型はｎ型であることを特徴とする請求項４記載
の保護ダイオード内蔵型電界効果トランジスタ。 - 【請求項９】 上記導電膜はソース電極およびドレイン
電極と同一の材料からなることを特徴とする請求項８記
載の保護ダイオード内蔵型電界効果トランジスタ。 - 【請求項１０】 上記第２の半導体領域の表面に凹部を
有し、上記凹部に上記導電膜が設けられていることを特
徴とする請求項４記載の保護ダイオード内蔵型電界効果
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18363195A JPH0917807A (ja) | 1995-06-27 | 1995-06-27 | ダイオードおよび保護ダイオード内蔵型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18363195A JPH0917807A (ja) | 1995-06-27 | 1995-06-27 | ダイオードおよび保護ダイオード内蔵型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917807A true JPH0917807A (ja) | 1997-01-17 |
Family
ID=16139159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18363195A Pending JPH0917807A (ja) | 1995-06-27 | 1995-06-27 | ダイオードおよび保護ダイオード内蔵型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917807A (ja) |
-
1995
- 1995-06-27 JP JP18363195A patent/JPH0917807A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688323A (en) | Method for fabricating vertical MOSFETs | |
| JPH05145076A (ja) | ウエーハ・ボンデイングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| JPS6359545B2 (ja) | ||
| US5012305A (en) | High speed junction field effect transistor for use in bipolar integrated circuits | |
| JPH07169963A (ja) | 集積化アクティブクランプ構体 | |
| JP2000188399A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US4884116A (en) | Double diffused mosfet with potential biases | |
| JPH08274321A (ja) | 半導体装置 | |
| US5198688A (en) | Semiconductor device provided with a conductivity modulation MISFET | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JP4479041B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6123669B2 (ja) | ||
| JPH0917807A (ja) | ダイオードおよび保護ダイオード内蔵型電界効果トランジスタ | |
| JPS61245573A (ja) | 半導体装置 | |
| JPH04363068A (ja) | 半導体装置 | |
| KR100722700B1 (ko) | 반도체장치 | |
| JPH055373B2 (ja) | ||
| JPH09181335A (ja) | 半導体装置 | |
| USRE34821E (en) | High speed junction field effect transistor for use in bipolar integrated circuits | |
| JPH0818075A (ja) | ショットキーバリヤダイオード及び半導体集積回路 | |
| JPS6241427B2 (ja) | ||
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2671553B2 (ja) | 電界効果半導体装置 | |
| JPH07254707A (ja) | 半導体装置 | |
| JPH06342903A (ja) | 横型導電変調型ｍｏｓｆｅｔ |