JPH0917952A - Semiconductor integrated circuit and manufacture thereof - Google Patents
Semiconductor integrated circuit and manufacture thereofInfo
- Publication number
- JPH0917952A JPH0917952A JP16615095A JP16615095A JPH0917952A JP H0917952 A JPH0917952 A JP H0917952A JP 16615095 A JP16615095 A JP 16615095A JP 16615095 A JP16615095 A JP 16615095A JP H0917952 A JPH0917952 A JP H0917952A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- poly
- layer
- opening
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 238000009792 diffusion process Methods 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ポリSi抵抗体の内蔵
された半導体集積回路およびその製造方法に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit containing a poly-Si resistor and a method of manufacturing the same.
【0002】[0002]
【従来の技術】一般にICは、電流検出のために電圧を
発生させている。そして電圧を発生させるために抵抗体
を内蔵する。しかし拡散抵抗体およびポリSi抵抗体
は、それぞれ温度特性を有するため、単独では温度に影
響されない精度のある抵抗体が実現できなかった。2. Description of the Related Art Generally, an IC generates a voltage for detecting a current. And a resistor is built in for generating a voltage. However, since the diffusion resistor and the poly-Si resistor each have a temperature characteristic, it is not possible to realize a resistor with accuracy that is not affected by temperature by itself.
【0003】一方、拡散抵抗は、0.1〜0.3パーセ
ント/度のプラスの温度特性を有し、ポリSi抵抗は、
0.03〜0.17パーセント/度のマイナスの温度特
性を有するので、これらを組み合わせて温度特性をコン
ペンセイトする試みがされた。これは、例えば特開昭6
0−128651号に説明されており、図5にその構造
を示す。On the other hand, the diffusion resistance has a positive temperature characteristic of 0.1 to 0.3 percent / degree, and the poly-Si resistance is
Since they have a negative temperature characteristic of 0.03 to 0.17 percent / degree, an attempt was made to combine them to compensate for the temperature characteristic. This is, for example, in JP-A-6
No. 0-128651 and its structure is shown in FIG.
【0004】1はP型半導体基板に積層されたN型エピ
タキシャル層で、この層にはP型の拡散領域2が形成さ
れ、絶縁膜3,4を介してポリSi膜5が形成されてい
る。ここで3は、Si酸化膜、4は、Si窒化膜であ
る。更に絶縁層6を介してアルミニウム電極7が設けら
れている。従って、プラスの温度係数の拡散抵抗とマイ
ナスの温度特性のポリSiが並列に接続されているため
に温度係数の小さい抵抗体が実現できるわけである。Reference numeral 1 is an N-type epitaxial layer laminated on a P-type semiconductor substrate, in which a P-type diffusion region 2 is formed, and a poly-Si film 5 is formed via insulating films 3 and 4. . Here, 3 is a Si oxide film, and 4 is a Si nitride film. Further, an aluminum electrode 7 is provided via the insulating layer 6. Therefore, since the diffusion resistance having a positive temperature coefficient and the poly-Si having a negative temperature characteristic are connected in parallel, a resistor having a small temperature coefficient can be realized.
【0005】[0005]
【発明が解決しようとする課題】しかしながら拡散抵抗
は、イオン注入または不純物デポジーションで、ポリS
i抵抗体の形成前にある程度特性を決定付けている。ま
たポリSi抵抗体は、拡散抵抗体が形成された後に、絶
縁膜を覆い、この絶縁膜上にポリSiを形成し、この後
で、やはりイオン注入または不純物のデポジーションに
より特性を決定づけていた。However, the diffusion resistance is caused by ion implantation or impurity deposition by using poly S.
The characteristics are determined to some extent before the formation of the i-resistor. Further, the poly-Si resistor covers the insulating film after the diffusion resistor is formed, forms poly-Si on the insulating film, and thereafter determines the characteristics by ion implantation or impurity deposition.
【0006】従って拡散抵抗は、絶縁膜3,4の形成、
ポリSi5の形成により熱等が加わることにより特性が
所望の値に成らず、またポリSiも不純物の状態がばら
つくことで特性が所望の値にならない問題が有った。更
には全体の抵抗体としては、拡散抵抗とポリSi抵抗体
のバラツキが相互作用して、更に所望の特性を得ずらい
問題があった。Therefore, the diffusion resistance is due to the formation of the insulating films 3 and 4.
There is a problem in that the characteristics do not reach the desired values due to the addition of heat or the like due to the formation of the poly-Si5, and the characteristics of the poly-Si also do not reach the desired values due to variations in the state of impurities. Further, in the entire resistor, there is a problem that the diffusion resistance and the variation of the poly-Si resistor interact with each other to make it difficult to obtain desired characteristics.
【0007】[0007]
【課題を解決するための手段】本発明は斯上した課題に
鑑みてなされ、第1に、半導体層上の絶縁層の一部が開
口され、前記半導体層が露出した開口部と、前記開口部
の周囲にある一方の絶縁層から、前記開口部を覆い他方
の絶縁層へ延在されたポリSi層とを有し、前記ポリS
i層より成る抵抗体、前記開口部を介して前記ポリSi
層の不純物が拡散されて形成される拡散抵抗体とで抵抗
体を構成することで解決するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems. First, a part of an insulating layer on a semiconductor layer is opened to expose the semiconductor layer, and the opening. A poly-Si layer which covers the opening from one insulating layer around the portion and extends to the other insulating layer.
A resistor composed of an i layer, and the poly-Si through the opening.
This is solved by forming a resistor with a diffusion resistor formed by diffusing impurities in the layer.
【0008】第2に、前記開口部を、前記ポリSi抵抗
体の幅と等しいかまたはそれより小さくすることで解決
するものである。第3に、前記ポリシリコン抵抗体をマ
イナスの温度特性、前記拡散抵抗をプラスの温度特性に
し、前記抵抗体としては、実質温度特性がゼロとするこ
とで解決するものである。Secondly, the problem is solved by making the opening equal to or smaller than the width of the poly-Si resistor. Thirdly, the polysilicon resistor has a negative temperature characteristic, the diffusion resistor has a positive temperature characteristic, and the resistor has a substantial temperature characteristic of zero.
【0009】第4に、半導体層上の絶縁層の一部を開口
し、前記半導体層を露出する工程と、前記開口部の周囲
にある一方の絶縁層から、前記開口部の覆いながら通過
し他方の絶縁層へポリシリコン層を延在させる工程と、
前記ポリシリコン層に導入された不純物を前記半導体層
に拡散させる工程と、前記ポリシリコン層を抵抗体とし
たポリシリコン抵抗体の両端をIC回路に接続する工程
とを備えることで解決するものである。Fourthly, a step of exposing a part of the insulating layer on the semiconductor layer to expose the semiconductor layer, and a step of passing from one insulating layer around the opening while covering the opening. Extending a polysilicon layer to the other insulating layer,
It is solved by providing a step of diffusing impurities introduced into the polysilicon layer into the semiconductor layer, and a step of connecting both ends of a polysilicon resistor having the polysilicon layer as a resistor to an IC circuit. is there.
【0010】[0010]
【作用】第1に、開口部をポリSi層の下に設けること
で、前記開口部を介して半導体層に拡散領域を形成する
ことができる。またポリSiの不純物が拡散されて、拡
散抵抗の値、および温度特性が決定される。つまり他の
条件例えば熱拡散温度等の条件さえきちんと把握し同じ
条件にしておけば、実質ポリSiの不純物濃度だけで拡
散抵抗値が決定付けられる。つまりポリSi膜の条件1
つで拡散膜を決定付けられるためバラツキは抑えること
ができる。従来は、拡散抵抗への不純物導入をポリSi
形成前に設け、またポリSi形成の際にもこの拡散領域
は、熱により拡散抵抗の特性に影響を与えてしまう。し
かし本発明は、実質ポリSiの不純物濃度だけで拡散抵
抗の特性が決定される。従って従来と比較し所望の特性
を得やすい。First, by providing the opening under the poly-Si layer, a diffusion region can be formed in the semiconductor layer through the opening. Further, the impurity of poly-Si is diffused and the value of the diffusion resistance and the temperature characteristic are determined. That is, if other conditions such as the thermal diffusion temperature are properly grasped and the same conditions are set, the diffusion resistance value is determined only by the impurity concentration of the substantial poly-Si. That is, condition 1 for the poly-Si film
Since the diffusion film can be determined by one, the variation can be suppressed. Conventionally, the introduction of impurities into the diffusion resistance is performed by using poly-Si.
This diffusion region is provided before the formation and also when the poly-Si is formed, the diffusion region affects the characteristics of the diffusion resistance due to heat. However, in the present invention, the characteristic of the diffusion resistance is determined only by the impurity concentration of the substantial poly-Si. Therefore, it is easier to obtain desired characteristics as compared with the conventional one.
【0011】第2に、開口部がポリSiのパターンより
も大きく設計されていると、拡散領域は不純物が拡散さ
れた領域と不純物が拡散されない領域が生じ、ポリSi
パターンの外の領域は、ポリSiのパターンエッチング
の際に、表面がエッチングされ、所望の特性が得ずらい
が、本願は開口部がポリSiパターンよりも小さいので
この問題が解決され、目的の特性が得やすい。Second, when the opening is designed to be larger than the pattern of poly-Si, the diffusion region has a region in which impurities are diffused and a region in which impurities are not diffused.
In the area outside the pattern, the surface is etched during the pattern etching of poly-Si, and it is difficult to obtain desired characteristics.However, the present invention solves this problem because the opening is smaller than the poly-Si pattern. Easy to obtain characteristics.
【0012】第3に、前記ポリシリコン抵抗体をマイナ
スの温度特性、前記拡散抵抗をプラスの温度特性にし、
しかも各抵抗体は前述のように所望の抵抗値を得やすい
ので、前記抵抗体としては、実質温度特性をゼロとする
ことができ、精度の高い回路の実現が可能である。第4
に、半導体層上の絶縁層の一部を開口し、前記半導体層
を露出する工程と、前記開口部の周囲にある一方の絶縁
層から、前記開口部の覆いながら通過し他方の絶縁層へ
ポリシリコン層を延在させる工程と、前記ポリシリコン
層に導入された不純物を前記半導体層に拡散させる工程
と、前記ポリシリコン層を抵抗体としたポリシリコン抵
抗体の両端をIC回路に接続する工程とを備えること
で、前もって拡散抵抗の拡散工程を経ず、ポリSiの形
成工程を利用しながら形成できるので、工程数の減少が
実現でき、その分バラツキも減少するので、所望の値を
精度良く実現できる。Thirdly, the polysilicon resistor has a negative temperature characteristic and the diffused resistor has a positive temperature characteristic.
In addition, since each resistor easily obtains a desired resistance value as described above, the resistor can have a substantial temperature characteristic of zero, and a highly accurate circuit can be realized. 4th
A step of exposing a part of the insulating layer on the semiconductor layer to expose the semiconductor layer; and from one insulating layer around the opening to the other insulating layer passing through while covering the opening. A step of extending the polysilicon layer, a step of diffusing impurities introduced into the polysilicon layer into the semiconductor layer, and both ends of the polysilicon resistor having the polysilicon layer as a resistor are connected to an IC circuit. By including the step, since it is possible to form while using the poly-Si forming step without going through the diffusion resistance diffusion step in advance, the number of steps can be reduced, and the variation can be reduced by that amount. Can be realized with high accuracy.
【0013】[0013]
【実 施 例】以下に本発明の半導体集積回路を詳述す
る。図1は、この集積回路の一部である抵抗体のみをピ
ックアップしたもので、図2は、A−A線の断面図であ
る。先ず図1の如く、半導体層10がある。ここで言う
半導体層とは、従来例で説明したように、P型基板の上
に積層されたN型のエピタキシャル層(バイポーラIC
基板)であっても良いし、Bi−CMOSやMOSに採
用されるP基板やN基板でも良い。[Examples] The semiconductor integrated circuit of the present invention will be described in detail below. FIG. 1 shows only a resistor which is a part of this integrated circuit, and FIG. 2 is a sectional view taken along the line AA. First, as shown in FIG. 1, there is a semiconductor layer 10. The semiconductor layer referred to here is, as described in the conventional example, an N-type epitaxial layer (bipolar IC) laminated on a P-type substrate.
Substrate), or a P substrate or N substrate used for Bi-CMOS or MOS.
【0014】この半導体層10の上には絶縁膜11が形
成されている。この絶縁膜11は、熱酸化膜、化学気相
成長法またはLOCOS酸化膜でよい。ここでは、LO
COS酸化膜で図示している。絶縁膜11は、図1の一
点鎖線で示すように半導体層10が露出された開口部1
2が設けられている。図2のように絶縁膜がLOCOS
酸化膜で有れば、このLOCOS酸化膜が半導体層に終
端している所が、図1の開口部に相当する。ここでは、
例えばLOCOS酸化膜の上にSi窒化膜13が形成さ
れているので、このSi窒化膜のエッチングエリアが開
口部に該当する。またLOCOS酸化膜以外の絶縁膜で
有れば、開口部はエッチングにより形成される。前記S
i窒化膜は、本発明に於いて酸化膜11にトラップされ
た不純物が再度ポリSi14へ再拡散されないようにす
るための遮蔽膜として成る。An insulating film 11 is formed on the semiconductor layer 10. This insulating film 11 may be a thermal oxide film, a chemical vapor deposition method or a LOCOS oxide film. Here, LO
It is shown by a COS oxide film. The insulating film 11 has an opening 1 where the semiconductor layer 10 is exposed, as shown by the alternate long and short dash line in FIG.
2 are provided. As shown in Figure 2, the insulating film is LOCOS
If it is an oxide film, the place where this LOCOS oxide film terminates in the semiconductor layer corresponds to the opening in FIG. here,
For example, since the Si nitride film 13 is formed on the LOCOS oxide film, the etching area of this Si nitride film corresponds to the opening. If it is an insulating film other than the LOCOS oxide film, the opening is formed by etching. Said S
The i-nitride film serves as a shielding film for preventing the impurities trapped in the oxide film 11 from being re-diffused into the poly-Si 14 in the present invention.
【0015】この開口部12は、後述するがパターン化
されたポリSi抵抗体14に完全に覆われている。また
開口部の形状は、抵抗値にもよるが細長の形状で、高抵
抗値の場合は、蛇行等通常ICで採用される形状が可能
である。どちらにしてもこの開口部を完全に覆い、且つ
開口部の両端からある長さをもってポリSi抵抗体14
が形成されている。The opening 12 is completely covered with a patterned poly-Si resistor 14, which will be described later. Further, the shape of the opening is an elongated shape depending on the resistance value, and in the case of a high resistance value, a shape such as meandering that is adopted in a normal IC is possible. In either case, the opening is completely covered, and the poly-Si resistor 14 has a certain length from both ends of the opening.
Are formed.
【0016】更にこのポリSi抵抗体14の上には更に
絶縁膜15が被覆され、例えば最上層の配線(例えばA
l配線)16,17が×印で示したコンタクト孔を介し
てポリSi抵抗体14と電気的に接続されている。当然
Al配線16,17の他端は、本ICの回路を構成する
ために他の配線や素子等とコンタクトしている。従って
この抵抗体の等価回路は、図3のようになる。Rdは、
拡散抵抗であり、Rpは、ポリSi抵抗体である。つま
り拡散抵抗体18と接触しているポリSi抵抗体が等価
的に並列接続され、この両端にはポリSi抵抗体が直列
接続されている。Further, an insulating film 15 is further coated on the poly-Si resistor 14, and for example, the uppermost wiring (for example, A
(l wiring) 16 and 17 are electrically connected to the poly-Si resistor 14 through the contact holes indicated by X. Naturally, the other ends of the Al wirings 16 and 17 are in contact with other wirings, elements, etc. to configure the circuit of this IC. Therefore, the equivalent circuit of this resistor is as shown in FIG. Rd is
It is a diffusion resistance, and Rp is a poly-Si resistor. That is, the poly-Si resistors that are in contact with the diffusion resistor 18 are equivalently connected in parallel, and the poly-Si resistors are connected in series at both ends.
【0017】本発明の特徴は、ポリSiにドープされた
不純物を前記開口部を介して半導体層へ拡散し、図2に
示すような拡散抵抗領域18を形成することにある。従
来、拡散抵抗を形成するためには、拡散抵抗用の不純物
デポ(またはイオン注入)および拡散用熱処理(以下拡
散抵抗処理と言う)が必要であり、更にポリSiにも不
純物デポ(またはイオン注入)および拡散用熱処理(以
下ポリSi抵抗処理)が必要であった。従って拡散抵抗
処理のバラツキ、ポリSi抵抗処理のバラツキで、全体
の抵抗値がバラツクと同時に、この2工程の相互作用に
より更に抵抗値がバラツク問題があり、実際ICを作る
と非常にコントロールが難しい問題が有ったが、本発明
は、開口部があるためにポリSiにドープされる不純物
の濃度で実質的に決定される。従って従来例のような拡
散抵抗処理が無いために、抵抗値のバラツキを最小限に
抑えることができる。A feature of the present invention is that the impurity doped in poly-Si is diffused into the semiconductor layer through the opening to form a diffusion resistance region 18 as shown in FIG. Conventionally, in order to form a diffusion resistance, an impurity depot (or ion implantation) for diffusion resistance and a heat treatment for diffusion (hereinafter referred to as diffusion resistance treatment) are required. ) And a heat treatment for diffusion (hereinafter referred to as poly-Si resistance treatment) were required. Therefore, due to variations in diffusion resistance treatment and variations in poly-Si resistance treatment, there is a variation in the overall resistance value, and at the same time, there is a variation in resistance value due to the interaction of these two processes, and it is very difficult to control when actually making an IC. Although problematic, the present invention is essentially determined by the concentration of impurities that are doped into the poly-Si due to the openings. Therefore, since there is no diffusion resistance treatment as in the conventional example, it is possible to minimize variations in resistance value.
【0018】また図1に於いて、開口部12とコンタク
トの間に離間距離a,bを設けることで、図3のような
等価回路を達成させることができる。つまり並列接続さ
れている2つの抵抗体で若干のプラスの温度特性を有す
るように調整し、このプラスの温度特性を両端のマイナ
スの温度特性のポリSiでコンペンセイトすれば比較的
簡単に調整ができる。仮に、開口部12がポリSiのパ
ターンよりも大きく設計されていると、拡散領域は不純
物が拡散された領域と不純物が拡散されない領域が生
じ、この不純物が拡散されない領域とポリSiの周辺か
ら外側に突出した拡散領域は、ポリSiのパターンエッ
チングの際に、表面がエッチングされ、所望の特性が得
ずらいが、本願は開口部がポリSiパターンよりも小さ
いのでこの問題が解決され、目的の特性が得やすい。こ
こでは、熱処理により開口部から拡散された拡散領域
は、横方向に拡散されるが、この拡散された拡散領域が
ポリSi抵抗体から飛び出さないように設定する必要が
ある。Further, in FIG. 1, by providing the separation distances a and b between the opening 12 and the contact, an equivalent circuit as shown in FIG. 3 can be achieved. In other words, the two resistors connected in parallel are adjusted so as to have a slightly positive temperature characteristic, and this positive temperature characteristic can be relatively easily adjusted by compensating with poly-Si having negative temperature characteristics at both ends. . If the opening 12 is designed to be larger than the pattern of poly-Si, the diffusion region has a region in which impurities are diffused and a region in which impurities are not diffused. The surface of the diffused region protruding to the surface is etched during the pattern etching of poly-Si, and it is difficult to obtain desired characteristics.However, the present invention solves this problem because the opening is smaller than the poly-Si pattern. Easy to obtain characteristics. Here, the diffusion region diffused from the opening by the heat treatment is laterally diffused, but it is necessary to set such that the diffused diffusion region does not jump out from the poly-Si resistor.
【0019】以上、本発明の抵抗体の構成を説明した
が、以下にその簡単な製造方法を説明する。まず耐酸化
膜であるSi窒化膜を活用してLOCOSを形成し、L
OCOS間のSi酸化膜とSi窒化膜を除去して、開口
部12を形成する。また必要により、開口部を除く他の
領域にSi窒化膜を付け、この開口部を覆うように、ポ
リSiパターンを形成する。The structure of the resistor of the present invention has been described above, and a simple manufacturing method thereof will be described below. First, LOCOS is formed by utilizing the Si nitride film which is an oxidation resistant film, and L
The opening 12 is formed by removing the Si oxide film and the Si nitride film between OCOS. In addition, if necessary, a Si nitride film is attached to the region other than the opening, and a poly-Si pattern is formed so as to cover the opening.
【0020】このパターン化されたポリSi膜には、不
純物デポでは、比抵抗が低く成りすぎるので、イオン注
入で、ポリSi内に不純物を導入する。例えば、不純物
であるリンを10の16乗程度のドーズ量注入し、約1
000度、1時間でほぼ100オーム/スクウェア程度
の比抵抗を得ることができる。そして絶縁膜15を介し
てコンタクトを開口し、このコンタクトを介してICの
配線16,17と電気的に接続する。Since the resistivity of the patterned poly-Si film is too low by the impurity deposition, impurities are introduced into the poly-Si by ion implantation. For example, phosphorus, which is an impurity, is injected at a dose amount of about 10 16 to obtain about 1
A specific resistance of about 100 ohms / square can be obtained in one hour at 000 degrees. Then, a contact is opened through the insulating film 15 and electrically connected to the wirings 16 and 17 of the IC through this contact.
【0021】つまり前もって拡散抵抗処理を経ず、ポリ
Siの形成工程を利用しながら形成できるので、工程数
の減少が実現でき、その分バラツキも減少するので、所
望の値を精度良く実現できる。That is, since it is possible to form the poly-Si without using the diffusion resistance process in advance while utilizing the process of forming poly-Si, the number of steps can be reduced and the variation can be reduced accordingly, so that a desired value can be accurately achieved.
【0022】[0022]
【発明の効果】以上の説明からも明らかなように、第1
に、開口部をポリSi層下の絶縁膜に設けることで、前
記開口部を介してポリSiの不純物を半導体層に拡散で
きる。つまりポリSiの不純物が拡散されて、拡散抵抗
の値、および温度特性が決定される。つまり他の条件例
えば熱拡散温度等の条件さえきちんと把握し同じ条件に
しておけば、実質ポリSiの不純物濃度だけで拡散抵抗
値が決定付けられる。つまりポリSi膜の条件1つで拡
散膜を決定付けられるためバラツキは抑えることができ
る。従ってポリSiと拡散抵抗を活用して温度特性のな
い抵抗をバラツキが無く達成できる。As is clear from the above description, the first
By providing the opening in the insulating film below the poly-Si layer, the impurity of poly-Si can be diffused into the semiconductor layer through the opening. That is, the impurity of poly-Si is diffused, and the value of the diffusion resistance and the temperature characteristic are determined. That is, if other conditions such as the thermal diffusion temperature are properly grasped and the same conditions are set, the diffusion resistance value is determined only by the impurity concentration of the substantial poly-Si. That is, since the diffusion film can be determined by one condition of the poly-Si film, the variation can be suppressed. Therefore, by utilizing the poly-Si and the diffusion resistance, it is possible to achieve resistance without temperature characteristics without variation.
【0023】第2に、開口部がポリSiのパターンより
も大きく設計されていると、拡散領域は不純物が拡散さ
れた領域と不純物が拡散されない領域が生じ、ポリSi
のパターンエッチングの際に、このポリSiパターンの
外側表面がエッチングされ、所望の特性が得ずらいが、
本願は開口部がポリSiパターンよりも小さいのでこの
問題が解決され、目的の特性が得やすい。Second, if the opening is designed to be larger than the pattern of poly-Si, the diffusion region has a region in which impurities are diffused and a region in which impurities are not diffused.
The outer surface of the poly-Si pattern is etched during the pattern etching of, and it is difficult to obtain desired characteristics.
In the present application, since the opening is smaller than the poly-Si pattern, this problem is solved and the desired characteristics are easily obtained.
【0024】第3に、前記ポリシリコン抵抗体をマイナ
スの温度特性、前記拡散抵抗をプラスの温度特性にし、
しかも各抵抗体は前述のように所望の抵抗値を得やすい
ので、前記抵抗体としては、実質温度特性をゼロとする
ことができ、精度の高い回路の実現が可能である。第4
に、前もって拡散抵抗の拡散工程を経ず、ポリSiの形
成工程を利用しながら形成できるので、工程数の減少が
実現でき、その分バラツキも減少するので、所望の値を
精度良く実現できる。Thirdly, the polysilicon resistor has a negative temperature characteristic and the diffusion resistor has a positive temperature characteristic.
In addition, since each resistor easily obtains a desired resistance value as described above, the resistor can have a substantial temperature characteristic of zero, and a highly accurate circuit can be realized. 4th
In addition, since the formation can be performed by using the poly-Si forming process without the diffusion resistance diffusion process in advance, the number of processes can be reduced and the variation can be reduced accordingly, so that a desired value can be accurately achieved.
【図1】本発明の半導体集積回路の平面図である。FIG. 1 is a plan view of a semiconductor integrated circuit of the present invention.
【図2】図1のA−A線に於ける断面図である。FIG. 2 is a cross-sectional view taken along line AA of FIG.
【図3】図1の抵抗体の等価回路図である。3 is an equivalent circuit diagram of the resistor of FIG.
【図4】抵抗体の説明をする図である。FIG. 4 is a diagram illustrating a resistor.
【図5】従来の抵抗体の断面図である。FIG. 5 is a sectional view of a conventional resistor.
【図6】図5の等価回路図である。6 is an equivalent circuit diagram of FIG.
Claims (4)
開口部と、 前記開口部の周囲にある一方の絶縁層から、前記開口部
を覆い他方の絶縁層へ延在されたポリSi層とを有し、 前記ポリSi層より成る抵抗体、前記開口部を介して前
記ポリSi層の不純物が拡散されて形成される拡散抵抗
体とで抵抗体を成すことを特徴とした半導体集積回路。1. An insulating layer formed on a semiconductor layer, an opening in which a part of the insulating layer is opened to expose the semiconductor layer, and one insulating layer around the opening, And a poly-Si layer covering the opening and extending to the other insulating layer, wherein a resistor made of the poly-Si layer is formed by diffusing impurities in the poly-Si layer through the opening. A semiconductor integrated circuit comprising a diffusion resistor and a resistor.
と等しいかまたはそれより小さい請求項1記載の半導体
集積回路。2. The semiconductor integrated circuit according to claim 1, wherein the opening is equal to or smaller than the width of the poly-Si resistor.
度特性、前記拡散抵抗をプラスの温度特性にし、前記抵
抗体としては、実質温度特性がゼロとなる請求項1また
は2記載の半導体集積回路。3. The semiconductor integrated circuit according to claim 1, wherein the polysilicon resistor has a negative temperature characteristic and the diffusion resistance has a positive temperature characteristic, and the resistor has a substantial temperature characteristic of zero.
記半導体層を露出する工程と、 前記開口部の周囲にある一方の絶縁層から、前記開口部
の覆いながら通過し他方の絶縁層へポリシリコン層を延
在させる工程と、 前記ポリシリコン層に導入された不純物を前記半導体層
に拡散させる工程と、 前記ポリシリコン層を抵抗体としたポリシリコン抵抗体
の両端をIC回路に接続する工程とを備えたことを特徴
とした半導体集積回路の製造方法。4. A step of exposing a part of an insulating layer on a semiconductor layer to expose the semiconductor layer, and a step of passing one insulating layer around the opening while covering the opening and the other. A step of extending a polysilicon layer to an insulating layer; a step of diffusing impurities introduced into the polysilicon layer into the semiconductor layer; and an IC circuit having both ends of the polysilicon resistor having the polysilicon layer as a resistor. And a step of connecting to the semiconductor integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615095A JPH0917952A (en) | 1995-06-30 | 1995-06-30 | Semiconductor integrated circuit and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615095A JPH0917952A (en) | 1995-06-30 | 1995-06-30 | Semiconductor integrated circuit and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917952A true JPH0917952A (en) | 1997-01-17 |
Family
ID=15825994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16615095A Pending JPH0917952A (en) | 1995-06-30 | 1995-06-30 | Semiconductor integrated circuit and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917952A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12308148B2 (en) | 2021-12-28 | 2025-05-20 | Fuji Electric Co., Ltd. | Semiconductor resistance device |
-
1995
- 1995-06-30 JP JP16615095A patent/JPH0917952A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12308148B2 (en) | 2021-12-28 | 2025-05-20 | Fuji Electric Co., Ltd. | Semiconductor resistance device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486942A (en) | Method of manufacturing semiconductor integrated circuit BI-MOS device | |
| US6667537B1 (en) | Semiconductor devices including resistance elements and fuse elements | |
| US5759887A (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| JPS5910589B2 (en) | Planar diffusion method for monolithically integrated I↑2L circuits | |
| US4197632A (en) | Semiconductor device | |
| JPS62237754A (en) | Semiconductor integrated circuit device and its manufacturing method | |
| JPH0917952A (en) | Semiconductor integrated circuit and manufacture thereof | |
| JPS6325505B2 (en) | ||
| JPS6310579B2 (en) | ||
| JP3113202B2 (en) | Semiconductor device | |
| JPH0322062B2 (en) | ||
| JPH0945786A (en) | Manufacture of semiconductor integrated circuit | |
| JP2687469B2 (en) | Semiconductor device | |
| JPS61191061A (en) | Semiconductor resistor device | |
| JPS59121966A (en) | Manufacturing method of semiconductor device | |
| JPS60224229A (en) | Semiconductor device | |
| JPH01198061A (en) | Manufacture of semiconductor device | |
| JP2989831B2 (en) | Method for manufacturing semiconductor device | |
| KR930008643B1 (en) | Test mehtod of semiconductor i.c. | |
| JPS6236396B2 (en) | ||
| JPH05243497A (en) | Semiconductor device | |
| JPS58147145A (en) | Manufacture of semiconductor device | |
| JPH0563143A (en) | Resistance formation method | |
| JP2527044B2 (en) | Method of manufacturing embedded resistor for integrated circuit device | |
| JPS63177454A (en) | Manufacture of semiconductor device |