JPH0917952A - 半導体集積回路およびその製造方法 - Google Patents
半導体集積回路およびその製造方法Info
- Publication number
- JPH0917952A JPH0917952A JP16615095A JP16615095A JPH0917952A JP H0917952 A JPH0917952 A JP H0917952A JP 16615095 A JP16615095 A JP 16615095A JP 16615095 A JP16615095 A JP 16615095A JP H0917952 A JPH0917952 A JP H0917952A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- poly
- layer
- opening
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 238000009792 diffusion process Methods 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 マイナスの温度係数のポリＳｉ抵抗体とプラ
スの温度係数の拡散抵抗体を並列に接続することで、温
度係数をコンペイセイトし、温度係数をゼロに近くする
ことができるが、拡散抵抗を形成するための不純物デポ
や熱処理、ポリＳｉを形成するための不純物デポや熱処
理がそれぞれ必要であるために、抵抗体の特性がそれぞ
れの処理工程のバラツキで大きくバラツク問題があっ
た。 【構成】 ポリＳｉ抵抗体１４の下に拡散抵抗体１８を
形成する構成で、ポリＳｉ抵抗体パターンの中に入るよ
うに下層の絶縁膜に開口部１２を設け、この開口部を介
して、ポリＳｉの不純物を半導体層に拡散させて拡散抵
抗体を形成する。開口部がポリＳｉに覆われているた
め、拡散抵抗体は、ポリＳｉの不純部濃度により決定さ
れる。
スの温度係数の拡散抵抗体を並列に接続することで、温
度係数をコンペイセイトし、温度係数をゼロに近くする
ことができるが、拡散抵抗を形成するための不純物デポ
や熱処理、ポリＳｉを形成するための不純物デポや熱処
理がそれぞれ必要であるために、抵抗体の特性がそれぞ
れの処理工程のバラツキで大きくバラツク問題があっ
た。 【構成】 ポリＳｉ抵抗体１４の下に拡散抵抗体１８を
形成する構成で、ポリＳｉ抵抗体パターンの中に入るよ
うに下層の絶縁膜に開口部１２を設け、この開口部を介
して、ポリＳｉの不純物を半導体層に拡散させて拡散抵
抗体を形成する。開口部がポリＳｉに覆われているた
め、拡散抵抗体は、ポリＳｉの不純部濃度により決定さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、ポリＳｉ抵抗体の内蔵
された半導体集積回路およびその製造方法に関するもの
である。
された半導体集積回路およびその製造方法に関するもの
である。
【０００２】
【従来の技術】一般にＩＣは、電流検出のために電圧を
発生させている。そして電圧を発生させるために抵抗体
を内蔵する。しかし拡散抵抗体およびポリＳｉ抵抗体
は、それぞれ温度特性を有するため、単独では温度に影
響されない精度のある抵抗体が実現できなかった。
発生させている。そして電圧を発生させるために抵抗体
を内蔵する。しかし拡散抵抗体およびポリＳｉ抵抗体
は、それぞれ温度特性を有するため、単独では温度に影
響されない精度のある抵抗体が実現できなかった。
【０００３】一方、拡散抵抗は、０．１〜０．３パーセ
ント／度のプラスの温度特性を有し、ポリＳｉ抵抗は、
０．０３〜０．１７パーセント／度のマイナスの温度特
性を有するので、これらを組み合わせて温度特性をコン
ペンセイトする試みがされた。これは、例えば特開昭６
０−１２８６５１号に説明されており、図５にその構造
を示す。
ント／度のプラスの温度特性を有し、ポリＳｉ抵抗は、
０．０３〜０．１７パーセント／度のマイナスの温度特
性を有するので、これらを組み合わせて温度特性をコン
ペンセイトする試みがされた。これは、例えば特開昭６
０−１２８６５１号に説明されており、図５にその構造
を示す。
【０００４】１はＰ型半導体基板に積層されたＮ型エピ
タキシャル層で、この層にはＰ型の拡散領域２が形成さ
れ、絶縁膜３，４を介してポリＳｉ膜５が形成されてい
る。ここで３は、Ｓｉ酸化膜、４は、Ｓｉ窒化膜であ
る。更に絶縁層６を介してアルミニウム電極７が設けら
れている。従って、プラスの温度係数の拡散抵抗とマイ
ナスの温度特性のポリＳｉが並列に接続されているため
に温度係数の小さい抵抗体が実現できるわけである。
タキシャル層で、この層にはＰ型の拡散領域２が形成さ
れ、絶縁膜３，４を介してポリＳｉ膜５が形成されてい
る。ここで３は、Ｓｉ酸化膜、４は、Ｓｉ窒化膜であ
る。更に絶縁層６を介してアルミニウム電極７が設けら
れている。従って、プラスの温度係数の拡散抵抗とマイ
ナスの温度特性のポリＳｉが並列に接続されているため
に温度係数の小さい抵抗体が実現できるわけである。
【０００５】
【発明が解決しようとする課題】しかしながら拡散抵抗
は、イオン注入または不純物デポジーションで、ポリＳ
ｉ抵抗体の形成前にある程度特性を決定付けている。ま
たポリＳｉ抵抗体は、拡散抵抗体が形成された後に、絶
縁膜を覆い、この絶縁膜上にポリＳｉを形成し、この後
で、やはりイオン注入または不純物のデポジーションに
より特性を決定づけていた。
は、イオン注入または不純物デポジーションで、ポリＳ
ｉ抵抗体の形成前にある程度特性を決定付けている。ま
たポリＳｉ抵抗体は、拡散抵抗体が形成された後に、絶
縁膜を覆い、この絶縁膜上にポリＳｉを形成し、この後
で、やはりイオン注入または不純物のデポジーションに
より特性を決定づけていた。
【０００６】従って拡散抵抗は、絶縁膜３，４の形成、
ポリＳｉ５の形成により熱等が加わることにより特性が
所望の値に成らず、またポリＳｉも不純物の状態がばら
つくことで特性が所望の値にならない問題が有った。更
には全体の抵抗体としては、拡散抵抗とポリＳｉ抵抗体
のバラツキが相互作用して、更に所望の特性を得ずらい
問題があった。
ポリＳｉ５の形成により熱等が加わることにより特性が
所望の値に成らず、またポリＳｉも不純物の状態がばら
つくことで特性が所望の値にならない問題が有った。更
には全体の抵抗体としては、拡散抵抗とポリＳｉ抵抗体
のバラツキが相互作用して、更に所望の特性を得ずらい
問題があった。
【０００７】
【課題を解決するための手段】本発明は斯上した課題に
鑑みてなされ、第１に、半導体層上の絶縁層の一部が開
口され、前記半導体層が露出した開口部と、前記開口部
の周囲にある一方の絶縁層から、前記開口部を覆い他方
の絶縁層へ延在されたポリＳｉ層とを有し、前記ポリＳ
ｉ層より成る抵抗体、前記開口部を介して前記ポリＳｉ
層の不純物が拡散されて形成される拡散抵抗体とで抵抗
体を構成することで解決するものである。
鑑みてなされ、第１に、半導体層上の絶縁層の一部が開
口され、前記半導体層が露出した開口部と、前記開口部
の周囲にある一方の絶縁層から、前記開口部を覆い他方
の絶縁層へ延在されたポリＳｉ層とを有し、前記ポリＳ
ｉ層より成る抵抗体、前記開口部を介して前記ポリＳｉ
層の不純物が拡散されて形成される拡散抵抗体とで抵抗
体を構成することで解決するものである。
【０００８】第２に、前記開口部を、前記ポリＳｉ抵抗
体の幅と等しいかまたはそれより小さくすることで解決
するものである。第３に、前記ポリシリコン抵抗体をマ
イナスの温度特性、前記拡散抵抗をプラスの温度特性に
し、前記抵抗体としては、実質温度特性がゼロとするこ
とで解決するものである。
体の幅と等しいかまたはそれより小さくすることで解決
するものである。第３に、前記ポリシリコン抵抗体をマ
イナスの温度特性、前記拡散抵抗をプラスの温度特性に
し、前記抵抗体としては、実質温度特性がゼロとするこ
とで解決するものである。
【０００９】第４に、半導体層上の絶縁層の一部を開口
し、前記半導体層を露出する工程と、前記開口部の周囲
にある一方の絶縁層から、前記開口部の覆いながら通過
し他方の絶縁層へポリシリコン層を延在させる工程と、
前記ポリシリコン層に導入された不純物を前記半導体層
に拡散させる工程と、前記ポリシリコン層を抵抗体とし
たポリシリコン抵抗体の両端をＩＣ回路に接続する工程
とを備えることで解決するものである。
し、前記半導体層を露出する工程と、前記開口部の周囲
にある一方の絶縁層から、前記開口部の覆いながら通過
し他方の絶縁層へポリシリコン層を延在させる工程と、
前記ポリシリコン層に導入された不純物を前記半導体層
に拡散させる工程と、前記ポリシリコン層を抵抗体とし
たポリシリコン抵抗体の両端をＩＣ回路に接続する工程
とを備えることで解決するものである。
【００１０】
【作用】第１に、開口部をポリＳｉ層の下に設けること
で、前記開口部を介して半導体層に拡散領域を形成する
ことができる。またポリＳｉの不純物が拡散されて、拡
散抵抗の値、および温度特性が決定される。つまり他の
条件例えば熱拡散温度等の条件さえきちんと把握し同じ
条件にしておけば、実質ポリＳｉの不純物濃度だけで拡
散抵抗値が決定付けられる。つまりポリＳｉ膜の条件１
つで拡散膜を決定付けられるためバラツキは抑えること
ができる。従来は、拡散抵抗への不純物導入をポリＳｉ
形成前に設け、またポリＳｉ形成の際にもこの拡散領域
は、熱により拡散抵抗の特性に影響を与えてしまう。し
かし本発明は、実質ポリＳｉの不純物濃度だけで拡散抵
抗の特性が決定される。従って従来と比較し所望の特性
を得やすい。
で、前記開口部を介して半導体層に拡散領域を形成する
ことができる。またポリＳｉの不純物が拡散されて、拡
散抵抗の値、および温度特性が決定される。つまり他の
条件例えば熱拡散温度等の条件さえきちんと把握し同じ
条件にしておけば、実質ポリＳｉの不純物濃度だけで拡
散抵抗値が決定付けられる。つまりポリＳｉ膜の条件１
つで拡散膜を決定付けられるためバラツキは抑えること
ができる。従来は、拡散抵抗への不純物導入をポリＳｉ
形成前に設け、またポリＳｉ形成の際にもこの拡散領域
は、熱により拡散抵抗の特性に影響を与えてしまう。し
かし本発明は、実質ポリＳｉの不純物濃度だけで拡散抵
抗の特性が決定される。従って従来と比較し所望の特性
を得やすい。
【００１１】第２に、開口部がポリＳｉのパターンより
も大きく設計されていると、拡散領域は不純物が拡散さ
れた領域と不純物が拡散されない領域が生じ、ポリＳｉ
パターンの外の領域は、ポリＳｉのパターンエッチング
の際に、表面がエッチングされ、所望の特性が得ずらい
が、本願は開口部がポリＳｉパターンよりも小さいので
この問題が解決され、目的の特性が得やすい。
も大きく設計されていると、拡散領域は不純物が拡散さ
れた領域と不純物が拡散されない領域が生じ、ポリＳｉ
パターンの外の領域は、ポリＳｉのパターンエッチング
の際に、表面がエッチングされ、所望の特性が得ずらい
が、本願は開口部がポリＳｉパターンよりも小さいので
この問題が解決され、目的の特性が得やすい。
【００１２】第３に、前記ポリシリコン抵抗体をマイナ
スの温度特性、前記拡散抵抗をプラスの温度特性にし、
しかも各抵抗体は前述のように所望の抵抗値を得やすい
ので、前記抵抗体としては、実質温度特性をゼロとする
ことができ、精度の高い回路の実現が可能である。第４
に、半導体層上の絶縁層の一部を開口し、前記半導体層
を露出する工程と、前記開口部の周囲にある一方の絶縁
層から、前記開口部の覆いながら通過し他方の絶縁層へ
ポリシリコン層を延在させる工程と、前記ポリシリコン
層に導入された不純物を前記半導体層に拡散させる工程
と、前記ポリシリコン層を抵抗体としたポリシリコン抵
抗体の両端をＩＣ回路に接続する工程とを備えること
で、前もって拡散抵抗の拡散工程を経ず、ポリＳｉの形
成工程を利用しながら形成できるので、工程数の減少が
実現でき、その分バラツキも減少するので、所望の値を
精度良く実現できる。
スの温度特性、前記拡散抵抗をプラスの温度特性にし、
しかも各抵抗体は前述のように所望の抵抗値を得やすい
ので、前記抵抗体としては、実質温度特性をゼロとする
ことができ、精度の高い回路の実現が可能である。第４
に、半導体層上の絶縁層の一部を開口し、前記半導体層
を露出する工程と、前記開口部の周囲にある一方の絶縁
層から、前記開口部の覆いながら通過し他方の絶縁層へ
ポリシリコン層を延在させる工程と、前記ポリシリコン
層に導入された不純物を前記半導体層に拡散させる工程
と、前記ポリシリコン層を抵抗体としたポリシリコン抵
抗体の両端をＩＣ回路に接続する工程とを備えること
で、前もって拡散抵抗の拡散工程を経ず、ポリＳｉの形
成工程を利用しながら形成できるので、工程数の減少が
実現でき、その分バラツキも減少するので、所望の値を
精度良く実現できる。
【００１３】
【実 施 例】以下に本発明の半導体集積回路を詳述す
る。図１は、この集積回路の一部である抵抗体のみをピ
ックアップしたもので、図２は、Ａ−Ａ線の断面図であ
る。先ず図１の如く、半導体層１０がある。ここで言う
半導体層とは、従来例で説明したように、Ｐ型基板の上
に積層されたＮ型のエピタキシャル層（バイポーラＩＣ
基板）であっても良いし、Ｂｉ−ＣＭＯＳやＭＯＳに採
用されるＰ基板やＮ基板でも良い。
る。図１は、この集積回路の一部である抵抗体のみをピ
ックアップしたもので、図２は、Ａ−Ａ線の断面図であ
る。先ず図１の如く、半導体層１０がある。ここで言う
半導体層とは、従来例で説明したように、Ｐ型基板の上
に積層されたＮ型のエピタキシャル層（バイポーラＩＣ
基板）であっても良いし、Ｂｉ−ＣＭＯＳやＭＯＳに採
用されるＰ基板やＮ基板でも良い。
【００１４】この半導体層１０の上には絶縁膜１１が形
成されている。この絶縁膜１１は、熱酸化膜、化学気相
成長法またはＬＯＣＯＳ酸化膜でよい。ここでは、ＬＯ
ＣＯＳ酸化膜で図示している。絶縁膜１１は、図１の一
点鎖線で示すように半導体層１０が露出された開口部１
２が設けられている。図２のように絶縁膜がＬＯＣＯＳ
酸化膜で有れば、このＬＯＣＯＳ酸化膜が半導体層に終
端している所が、図１の開口部に相当する。ここでは、
例えばＬＯＣＯＳ酸化膜の上にＳｉ窒化膜１３が形成さ
れているので、このＳｉ窒化膜のエッチングエリアが開
口部に該当する。またＬＯＣＯＳ酸化膜以外の絶縁膜で
有れば、開口部はエッチングにより形成される。前記Ｓ
ｉ窒化膜は、本発明に於いて酸化膜１１にトラップされ
た不純物が再度ポリＳｉ１４へ再拡散されないようにす
るための遮蔽膜として成る。
成されている。この絶縁膜１１は、熱酸化膜、化学気相
成長法またはＬＯＣＯＳ酸化膜でよい。ここでは、ＬＯ
ＣＯＳ酸化膜で図示している。絶縁膜１１は、図１の一
点鎖線で示すように半導体層１０が露出された開口部１
２が設けられている。図２のように絶縁膜がＬＯＣＯＳ
酸化膜で有れば、このＬＯＣＯＳ酸化膜が半導体層に終
端している所が、図１の開口部に相当する。ここでは、
例えばＬＯＣＯＳ酸化膜の上にＳｉ窒化膜１３が形成さ
れているので、このＳｉ窒化膜のエッチングエリアが開
口部に該当する。またＬＯＣＯＳ酸化膜以外の絶縁膜で
有れば、開口部はエッチングにより形成される。前記Ｓ
ｉ窒化膜は、本発明に於いて酸化膜１１にトラップされ
た不純物が再度ポリＳｉ１４へ再拡散されないようにす
るための遮蔽膜として成る。
【００１５】この開口部１２は、後述するがパターン化
されたポリＳｉ抵抗体１４に完全に覆われている。また
開口部の形状は、抵抗値にもよるが細長の形状で、高抵
抗値の場合は、蛇行等通常ＩＣで採用される形状が可能
である。どちらにしてもこの開口部を完全に覆い、且つ
開口部の両端からある長さをもってポリＳｉ抵抗体１４
が形成されている。
されたポリＳｉ抵抗体１４に完全に覆われている。また
開口部の形状は、抵抗値にもよるが細長の形状で、高抵
抗値の場合は、蛇行等通常ＩＣで採用される形状が可能
である。どちらにしてもこの開口部を完全に覆い、且つ
開口部の両端からある長さをもってポリＳｉ抵抗体１４
が形成されている。
【００１６】更にこのポリＳｉ抵抗体１４の上には更に
絶縁膜１５が被覆され、例えば最上層の配線（例えばＡ
ｌ配線）１６，１７が×印で示したコンタクト孔を介し
てポリＳｉ抵抗体１４と電気的に接続されている。当然
Ａｌ配線１６，１７の他端は、本ＩＣの回路を構成する
ために他の配線や素子等とコンタクトしている。従って
この抵抗体の等価回路は、図３のようになる。Ｒdは、
拡散抵抗であり、Ｒpは、ポリＳｉ抵抗体である。つま
り拡散抵抗体１８と接触しているポリＳｉ抵抗体が等価
的に並列接続され、この両端にはポリＳｉ抵抗体が直列
接続されている。
絶縁膜１５が被覆され、例えば最上層の配線（例えばＡ
ｌ配線）１６，１７が×印で示したコンタクト孔を介し
てポリＳｉ抵抗体１４と電気的に接続されている。当然
Ａｌ配線１６，１７の他端は、本ＩＣの回路を構成する
ために他の配線や素子等とコンタクトしている。従って
この抵抗体の等価回路は、図３のようになる。Ｒdは、
拡散抵抗であり、Ｒpは、ポリＳｉ抵抗体である。つま
り拡散抵抗体１８と接触しているポリＳｉ抵抗体が等価
的に並列接続され、この両端にはポリＳｉ抵抗体が直列
接続されている。
【００１７】本発明の特徴は、ポリＳｉにドープされた
不純物を前記開口部を介して半導体層へ拡散し、図２に
示すような拡散抵抗領域１８を形成することにある。従
来、拡散抵抗を形成するためには、拡散抵抗用の不純物
デポ（またはイオン注入）および拡散用熱処理（以下拡
散抵抗処理と言う）が必要であり、更にポリＳｉにも不
純物デポ（またはイオン注入）および拡散用熱処理（以
下ポリＳｉ抵抗処理）が必要であった。従って拡散抵抗
処理のバラツキ、ポリＳｉ抵抗処理のバラツキで、全体
の抵抗値がバラツクと同時に、この２工程の相互作用に
より更に抵抗値がバラツク問題があり、実際ＩＣを作る
と非常にコントロールが難しい問題が有ったが、本発明
は、開口部があるためにポリＳｉにドープされる不純物
の濃度で実質的に決定される。従って従来例のような拡
散抵抗処理が無いために、抵抗値のバラツキを最小限に
抑えることができる。
不純物を前記開口部を介して半導体層へ拡散し、図２に
示すような拡散抵抗領域１８を形成することにある。従
来、拡散抵抗を形成するためには、拡散抵抗用の不純物
デポ（またはイオン注入）および拡散用熱処理（以下拡
散抵抗処理と言う）が必要であり、更にポリＳｉにも不
純物デポ（またはイオン注入）および拡散用熱処理（以
下ポリＳｉ抵抗処理）が必要であった。従って拡散抵抗
処理のバラツキ、ポリＳｉ抵抗処理のバラツキで、全体
の抵抗値がバラツクと同時に、この２工程の相互作用に
より更に抵抗値がバラツク問題があり、実際ＩＣを作る
と非常にコントロールが難しい問題が有ったが、本発明
は、開口部があるためにポリＳｉにドープされる不純物
の濃度で実質的に決定される。従って従来例のような拡
散抵抗処理が無いために、抵抗値のバラツキを最小限に
抑えることができる。
【００１８】また図１に於いて、開口部１２とコンタク
トの間に離間距離ａ，ｂを設けることで、図３のような
等価回路を達成させることができる。つまり並列接続さ
れている２つの抵抗体で若干のプラスの温度特性を有す
るように調整し、このプラスの温度特性を両端のマイナ
スの温度特性のポリＳｉでコンペンセイトすれば比較的
簡単に調整ができる。仮に、開口部１２がポリＳｉのパ
ターンよりも大きく設計されていると、拡散領域は不純
物が拡散された領域と不純物が拡散されない領域が生
じ、この不純物が拡散されない領域とポリＳｉの周辺か
ら外側に突出した拡散領域は、ポリＳｉのパターンエッ
チングの際に、表面がエッチングされ、所望の特性が得
ずらいが、本願は開口部がポリＳｉパターンよりも小さ
いのでこの問題が解決され、目的の特性が得やすい。こ
こでは、熱処理により開口部から拡散された拡散領域
は、横方向に拡散されるが、この拡散された拡散領域が
ポリＳｉ抵抗体から飛び出さないように設定する必要が
ある。
トの間に離間距離ａ，ｂを設けることで、図３のような
等価回路を達成させることができる。つまり並列接続さ
れている２つの抵抗体で若干のプラスの温度特性を有す
るように調整し、このプラスの温度特性を両端のマイナ
スの温度特性のポリＳｉでコンペンセイトすれば比較的
簡単に調整ができる。仮に、開口部１２がポリＳｉのパ
ターンよりも大きく設計されていると、拡散領域は不純
物が拡散された領域と不純物が拡散されない領域が生
じ、この不純物が拡散されない領域とポリＳｉの周辺か
ら外側に突出した拡散領域は、ポリＳｉのパターンエッ
チングの際に、表面がエッチングされ、所望の特性が得
ずらいが、本願は開口部がポリＳｉパターンよりも小さ
いのでこの問題が解決され、目的の特性が得やすい。こ
こでは、熱処理により開口部から拡散された拡散領域
は、横方向に拡散されるが、この拡散された拡散領域が
ポリＳｉ抵抗体から飛び出さないように設定する必要が
ある。
【００１９】以上、本発明の抵抗体の構成を説明した
が、以下にその簡単な製造方法を説明する。まず耐酸化
膜であるＳｉ窒化膜を活用してＬＯＣＯＳを形成し、Ｌ
ＯＣＯＳ間のＳｉ酸化膜とＳｉ窒化膜を除去して、開口
部１２を形成する。また必要により、開口部を除く他の
領域にＳｉ窒化膜を付け、この開口部を覆うように、ポ
リＳｉパターンを形成する。
が、以下にその簡単な製造方法を説明する。まず耐酸化
膜であるＳｉ窒化膜を活用してＬＯＣＯＳを形成し、Ｌ
ＯＣＯＳ間のＳｉ酸化膜とＳｉ窒化膜を除去して、開口
部１２を形成する。また必要により、開口部を除く他の
領域にＳｉ窒化膜を付け、この開口部を覆うように、ポ
リＳｉパターンを形成する。
【００２０】このパターン化されたポリＳｉ膜には、不
純物デポでは、比抵抗が低く成りすぎるので、イオン注
入で、ポリＳｉ内に不純物を導入する。例えば、不純物
であるリンを１０の１６乗程度のドーズ量注入し、約１
０００度、１時間でほぼ１００オーム／スクウェア程度
の比抵抗を得ることができる。そして絶縁膜１５を介し
てコンタクトを開口し、このコンタクトを介してＩＣの
配線１６，１７と電気的に接続する。
純物デポでは、比抵抗が低く成りすぎるので、イオン注
入で、ポリＳｉ内に不純物を導入する。例えば、不純物
であるリンを１０の１６乗程度のドーズ量注入し、約１
０００度、１時間でほぼ１００オーム／スクウェア程度
の比抵抗を得ることができる。そして絶縁膜１５を介し
てコンタクトを開口し、このコンタクトを介してＩＣの
配線１６，１７と電気的に接続する。
【００２１】つまり前もって拡散抵抗処理を経ず、ポリ
Ｓｉの形成工程を利用しながら形成できるので、工程数
の減少が実現でき、その分バラツキも減少するので、所
望の値を精度良く実現できる。
Ｓｉの形成工程を利用しながら形成できるので、工程数
の減少が実現でき、その分バラツキも減少するので、所
望の値を精度良く実現できる。
【００２２】
【発明の効果】以上の説明からも明らかなように、第１
に、開口部をポリＳｉ層下の絶縁膜に設けることで、前
記開口部を介してポリＳｉの不純物を半導体層に拡散で
きる。つまりポリＳｉの不純物が拡散されて、拡散抵抗
の値、および温度特性が決定される。つまり他の条件例
えば熱拡散温度等の条件さえきちんと把握し同じ条件に
しておけば、実質ポリＳｉの不純物濃度だけで拡散抵抗
値が決定付けられる。つまりポリＳｉ膜の条件１つで拡
散膜を決定付けられるためバラツキは抑えることができ
る。従ってポリＳｉと拡散抵抗を活用して温度特性のな
い抵抗をバラツキが無く達成できる。
に、開口部をポリＳｉ層下の絶縁膜に設けることで、前
記開口部を介してポリＳｉの不純物を半導体層に拡散で
きる。つまりポリＳｉの不純物が拡散されて、拡散抵抗
の値、および温度特性が決定される。つまり他の条件例
えば熱拡散温度等の条件さえきちんと把握し同じ条件に
しておけば、実質ポリＳｉの不純物濃度だけで拡散抵抗
値が決定付けられる。つまりポリＳｉ膜の条件１つで拡
散膜を決定付けられるためバラツキは抑えることができ
る。従ってポリＳｉと拡散抵抗を活用して温度特性のな
い抵抗をバラツキが無く達成できる。
【００２３】第２に、開口部がポリＳｉのパターンより
も大きく設計されていると、拡散領域は不純物が拡散さ
れた領域と不純物が拡散されない領域が生じ、ポリＳｉ
のパターンエッチングの際に、このポリＳｉパターンの
外側表面がエッチングされ、所望の特性が得ずらいが、
本願は開口部がポリＳｉパターンよりも小さいのでこの
問題が解決され、目的の特性が得やすい。
も大きく設計されていると、拡散領域は不純物が拡散さ
れた領域と不純物が拡散されない領域が生じ、ポリＳｉ
のパターンエッチングの際に、このポリＳｉパターンの
外側表面がエッチングされ、所望の特性が得ずらいが、
本願は開口部がポリＳｉパターンよりも小さいのでこの
問題が解決され、目的の特性が得やすい。
【００２４】第３に、前記ポリシリコン抵抗体をマイナ
スの温度特性、前記拡散抵抗をプラスの温度特性にし、
しかも各抵抗体は前述のように所望の抵抗値を得やすい
ので、前記抵抗体としては、実質温度特性をゼロとする
ことができ、精度の高い回路の実現が可能である。第４
に、前もって拡散抵抗の拡散工程を経ず、ポリＳｉの形
成工程を利用しながら形成できるので、工程数の減少が
実現でき、その分バラツキも減少するので、所望の値を
精度良く実現できる。
スの温度特性、前記拡散抵抗をプラスの温度特性にし、
しかも各抵抗体は前述のように所望の抵抗値を得やすい
ので、前記抵抗体としては、実質温度特性をゼロとする
ことができ、精度の高い回路の実現が可能である。第４
に、前もって拡散抵抗の拡散工程を経ず、ポリＳｉの形
成工程を利用しながら形成できるので、工程数の減少が
実現でき、その分バラツキも減少するので、所望の値を
精度良く実現できる。
【図１】本発明の半導体集積回路の平面図である。
【図２】図１のＡ−Ａ線に於ける断面図である。
【図３】図１の抵抗体の等価回路図である。
【図４】抵抗体の説明をする図である。
【図５】従来の抵抗体の断面図である。
【図６】図５の等価回路図である。
Claims (4)
- 【請求項１】 半導体層の上に形成された絶縁層と、 この絶縁層の一部が開口され、前記半導体層が露出した
開口部と、 前記開口部の周囲にある一方の絶縁層から、前記開口部
を覆い他方の絶縁層へ延在されたポリＳｉ層とを有し、 前記ポリＳｉ層より成る抵抗体、前記開口部を介して前
記ポリＳｉ層の不純物が拡散されて形成される拡散抵抗
体とで抵抗体を成すことを特徴とした半導体集積回路。 - 【請求項２】 前記開口部は、前記ポリＳｉ抵抗体の幅
と等しいかまたはそれより小さい請求項１記載の半導体
集積回路。 - 【請求項３】 前記ポリシリコン抵抗体をマイナスの温
度特性、前記拡散抵抗をプラスの温度特性にし、前記抵
抗体としては、実質温度特性がゼロとなる請求項１また
は２記載の半導体集積回路。 - 【請求項４】 半導体層上の絶縁層の一部を開口し、前
記半導体層を露出する工程と、 前記開口部の周囲にある一方の絶縁層から、前記開口部
の覆いながら通過し他方の絶縁層へポリシリコン層を延
在させる工程と、 前記ポリシリコン層に導入された不純物を前記半導体層
に拡散させる工程と、 前記ポリシリコン層を抵抗体としたポリシリコン抵抗体
の両端をＩＣ回路に接続する工程とを備えたことを特徴
とした半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615095A JPH0917952A (ja) | 1995-06-30 | 1995-06-30 | 半導体集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615095A JPH0917952A (ja) | 1995-06-30 | 1995-06-30 | 半導体集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917952A true JPH0917952A (ja) | 1997-01-17 |
Family
ID=15825994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16615095A Pending JPH0917952A (ja) | 1995-06-30 | 1995-06-30 | 半導体集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917952A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12308148B2 (en) | 2021-12-28 | 2025-05-20 | Fuji Electric Co., Ltd. | Semiconductor resistance device |
-
1995
- 1995-06-30 JP JP16615095A patent/JPH0917952A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12308148B2 (en) | 2021-12-28 | 2025-05-20 | Fuji Electric Co., Ltd. | Semiconductor resistance device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486942A (en) | Method of manufacturing semiconductor integrated circuit BI-MOS device | |
| US6667537B1 (en) | Semiconductor devices including resistance elements and fuse elements | |
| US5759887A (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| JPS5910589B2 (ja) | モノリシック集積ｉ↑２ｌ回路のプレ−ナ拡散方法 | |
| US4197632A (en) | Semiconductor device | |
| JPS62237754A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0917952A (ja) | 半導体集積回路およびその製造方法 | |
| JPS6325505B2 (ja) | ||
| JPS6310579B2 (ja) | ||
| JP3113202B2 (ja) | 半導体装置 | |
| JPH0322062B2 (ja) | ||
| JPH0945786A (ja) | 半導体集積回路の製造方法 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JPS59121966A (ja) | 半導体装置の製造方法 | |
| JPS60224229A (ja) | 半導体装置 | |
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| JP2989831B2 (ja) | 半導体装置の製造方法 | |
| KR930008643B1 (ko) | 반도체 집적회로의 테스트 구조 제조방법 | |
| JPS6236396B2 (ja) | ||
| JPH05243497A (ja) | 半導体装置 | |
| JPS58147145A (ja) | 半導体装置 | |
| JPH0563143A (ja) | 抵抗形成方法 | |
| JP2527044B2 (ja) | 集積回路装置用組込抵抗の製造方法 | |
| JPS63177454A (ja) | 半導体装置の製造方法 |