JPH0917954A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPH0917954A JPH0917954A JP16772295A JP16772295A JPH0917954A JP H0917954 A JPH0917954 A JP H0917954A JP 16772295 A JP16772295 A JP 16772295A JP 16772295 A JP16772295 A JP 16772295A JP H0917954 A JPH0917954 A JP H0917954A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- resistance element
- ion implantation
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 115
- 238000009792 diffusion process Methods 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000015556 catabolic process Effects 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 20
- 230000003068 static effect Effects 0.000 abstract description 22
- 230000005611 electricity Effects 0.000 abstract description 21
- 230000003071 parasitic effect Effects 0.000 abstract description 16
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 230000010354 integration Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】半導体集積装置の静電気保護回路。外部端子と
電気的接続をするパッド１と、前記パッド１から金属配
線で電気的に接続され、かつ不純物拡散層で形成された
抵抗素子４と、前記抵抗素子４と同極の不純物拡散層で
形成されたウェルコンタクト９からなる。前記抵抗素子
４と前記ウェルコンタクト９の間に、サブストレートと
同極でサブストレートよりも高濃度の不純物拡散層７を
配置する。また、静電気が印加する素子の接合耐圧を高
くする。 【効果】静電気印加によってオンする寄生バイポーラト
ランジスタの電流増幅率を低減できるので、寄生バイポ
ーラトランジスタによって流れる電流による接合破壊を
防止できる。また、静電気が印加する素子の接合耐圧を
高くするので、接合破壊電圧を向上させる事ができる。
電気的接続をするパッド１と、前記パッド１から金属配
線で電気的に接続され、かつ不純物拡散層で形成された
抵抗素子４と、前記抵抗素子４と同極の不純物拡散層で
形成されたウェルコンタクト９からなる。前記抵抗素子
４と前記ウェルコンタクト９の間に、サブストレートと
同極でサブストレートよりも高濃度の不純物拡散層７を
配置する。また、静電気が印加する素子の接合耐圧を高
くする。 【効果】静電気印加によってオンする寄生バイポーラト
ランジスタの電流増幅率を低減できるので、寄生バイポ
ーラトランジスタによって流れる電流による接合破壊を
防止できる。また、静電気が印加する素子の接合耐圧を
高くするので、接合破壊電圧を向上させる事ができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積装置の静電
気保護回路に関する。
気保護回路に関する。
【０００２】
【従来の技術】従来の静電気保護回路のレイアウトの一
例を図５にて説明する。図５において１は外部端子と電
気的接続をするパッド、２はアルミ配線、３はアルミ配
線と不純物拡散層もしくはイオン注入層を電気的に接続
させるコンタクト、４は不純物拡散層もしくはイオン注
入層で形成された抵抗素子、６はアルミ配線、７はサブ
ストレートと同極の不純物拡散層もしくはイオン注入層
でサブストレートに電位を与える為のサブコンタクト、
８はウエル領域、９は不純物拡散層もしくはイオン注入
層でウエルに電位を与えるためのウエルコンタクト、１
０はウエル８と異極の不純物拡散層もしくはイオン注入
層、１１はサブストレートと異極の不純物拡散層もしく
はイオン注入層である。１２はウエルコンタクト９が正
極電源のアルミ配線と電気的接続をとる為のコンタク
ト。正極電源のアルミ配線は図面を見やすくする為に図
示せず。１３はサブコンタクト７が接地電源のアルミ配
線と電気的接続をとる為のコンタクト。接地電源のアル
ミ配線は図面を見やすくする為に図示せず。上述の不純
物拡散層もしくはイオン注入層以外はサブストレート領
域である。ここで本発明では、不純物拡散層もしくはイ
オン注入層で形成される不純物領域は、不純物拡散層の
場合もしくはイオン注入層の場合でも同じ構成となり、
効果も同じであるので、以後の説明では説明の簡略化の
為に、不純物拡散層で説明する。
例を図５にて説明する。図５において１は外部端子と電
気的接続をするパッド、２はアルミ配線、３はアルミ配
線と不純物拡散層もしくはイオン注入層を電気的に接続
させるコンタクト、４は不純物拡散層もしくはイオン注
入層で形成された抵抗素子、６はアルミ配線、７はサブ
ストレートと同極の不純物拡散層もしくはイオン注入層
でサブストレートに電位を与える為のサブコンタクト、
８はウエル領域、９は不純物拡散層もしくはイオン注入
層でウエルに電位を与えるためのウエルコンタクト、１
０はウエル８と異極の不純物拡散層もしくはイオン注入
層、１１はサブストレートと異極の不純物拡散層もしく
はイオン注入層である。１２はウエルコンタクト９が正
極電源のアルミ配線と電気的接続をとる為のコンタク
ト。正極電源のアルミ配線は図面を見やすくする為に図
示せず。１３はサブコンタクト７が接地電源のアルミ配
線と電気的接続をとる為のコンタクト。接地電源のアル
ミ配線は図面を見やすくする為に図示せず。上述の不純
物拡散層もしくはイオン注入層以外はサブストレート領
域である。ここで本発明では、不純物拡散層もしくはイ
オン注入層で形成される不純物領域は、不純物拡散層の
場合もしくはイオン注入層の場合でも同じ構成となり、
効果も同じであるので、以後の説明では説明の簡略化の
為に、不純物拡散層で説明する。
【０００３】パッド１からアルミ配線２によって抵抗４
が直列に接続され、更に抵抗４からアルミ配線６によっ
て不純物拡散層１０とウエルコンタクト９によって形成
されるダイオードと、不純物拡散層１１とサブコンタク
ト７によって形成されたダイオードの二つのダイオード
に接続されている。不純物拡散層１０とウエルコンタク
ト９によって形成されるダイオードと、不純物拡散層１
１とサブコンタクト７によって形成されたダイオードは
パッドから見て、互いに逆極性に作られている。 ここ
で、パッド１に静電気が印加された場合について説明す
る。パッド１に正極の静電気が印加されると、抵抗４に
よって静電気のエネルギーを減衰させた後不純物拡散層
１０とウエルコンタクト９によって形成されるダイオー
ドによって正極電源に静電気は吸収される。一方、パッ
ド１に負極の静電気が印加されとすると不純物拡散層１
１とサブコンタクト７によって形成されたダイオードに
よって接地電源に静電気は吸収される。以上の様にし
て、パッドに印加した静電気による半導体集積装置の破
壊を防止していた。
が直列に接続され、更に抵抗４からアルミ配線６によっ
て不純物拡散層１０とウエルコンタクト９によって形成
されるダイオードと、不純物拡散層１１とサブコンタク
ト７によって形成されたダイオードの二つのダイオード
に接続されている。不純物拡散層１０とウエルコンタク
ト９によって形成されるダイオードと、不純物拡散層１
１とサブコンタクト７によって形成されたダイオードは
パッドから見て、互いに逆極性に作られている。 ここ
で、パッド１に静電気が印加された場合について説明す
る。パッド１に正極の静電気が印加されると、抵抗４に
よって静電気のエネルギーを減衰させた後不純物拡散層
１０とウエルコンタクト９によって形成されるダイオー
ドによって正極電源に静電気は吸収される。一方、パッ
ド１に負極の静電気が印加されとすると不純物拡散層１
１とサブコンタクト７によって形成されたダイオードに
よって接地電源に静電気は吸収される。以上の様にし
て、パッドに印加した静電気による半導体集積装置の破
壊を防止していた。
【０００４】
【発明が解決しようとする課題】しかしながら従来技術
の場合は以下に示す課題があった。同様に図５を用いて
説明する。図５において該半導体集積装置のサブストレ
ートはＰ型とする。すると抵抗素子４はＮ型の高濃度不
純物拡散層、７はＰ型高濃度不純物拡散層のサブコンタ
クト、８はウエルでＮ型の低濃度不純物拡散層、９はＮ
型の高濃度不純物拡散層のウエルコンタクト、１０はＰ
型高濃度不純物拡散層、１１はＮ型の高濃度不純物拡散
層で形成される。
の場合は以下に示す課題があった。同様に図５を用いて
説明する。図５において該半導体集積装置のサブストレ
ートはＰ型とする。すると抵抗素子４はＮ型の高濃度不
純物拡散層、７はＰ型高濃度不純物拡散層のサブコンタ
クト、８はウエルでＮ型の低濃度不純物拡散層、９はＮ
型の高濃度不純物拡散層のウエルコンタクト、１０はＰ
型高濃度不純物拡散層、１１はＮ型の高濃度不純物拡散
層で形成される。
【０００５】ここで、正極電源に対しパッド１に負極性
の静電気が印加されたとする。
の静電気が印加されたとする。
【０００６】するとＮ型高濃度不純物拡散層のウエルコ
ンタクト９とＰ型サブストレートとＮ型高濃度不純物拡
散層の抵抗素子４とで、寄生的に形成されたＮＰＮ型バ
イポーラトランジスタがオンしてしまう。そして、静電
気の印加電圧を除々に高くして印加を繰り返すと、つい
にはＮ型の高濃度不純物拡散層のウエルコンタクト９と
Ｐ型サブストレートとの接合部が接合破壊をおこしてし
まうという課題があった。
ンタクト９とＰ型サブストレートとＮ型高濃度不純物拡
散層の抵抗素子４とで、寄生的に形成されたＮＰＮ型バ
イポーラトランジスタがオンしてしまう。そして、静電
気の印加電圧を除々に高くして印加を繰り返すと、つい
にはＮ型の高濃度不純物拡散層のウエルコンタクト９と
Ｐ型サブストレートとの接合部が接合破壊をおこしてし
まうという課題があった。
【０００７】また、接地電源に対してパッド１に正極性
の静電気が印加されたとすると、Ｐ型サブストレートと
Ｎ型高濃度不純物拡散層で形成された抵抗素子４とで形
成されたダイオードの逆方向に電圧が印加される形とな
る。そして静電気の印加電圧を除々に高くして印加を繰
り返すと、ついにはパッド１に近い部分の、Ｎ型高濃度
不純物拡散層の抵抗素子４とＰ型サブストレートとの接
合部が接合破壊をおこしてしまうという課題があった。
の静電気が印加されたとすると、Ｐ型サブストレートと
Ｎ型高濃度不純物拡散層で形成された抵抗素子４とで形
成されたダイオードの逆方向に電圧が印加される形とな
る。そして静電気の印加電圧を除々に高くして印加を繰
り返すと、ついにはパッド１に近い部分の、Ｎ型高濃度
不純物拡散層の抵抗素子４とＰ型サブストレートとの接
合部が接合破壊をおこしてしまうという課題があった。
【０００８】
【課題を解決するための手段】本発明の半導体集積装置
は、 （手段１）少なくとも外部端子と電気的接続をするパッ
ドと、前記パッドから金属配線で電気的に接続され、か
つ不純物拡散層で形成された抵抗素子と、前記抵抗素子
と同極の不純物拡散層で形成されたウェルコンタクトか
らなり、前記抵抗素子と前記ウェルコンタクトの間に、
サブストレートと同極でサブストレートよりも高濃度の
不純物拡散層配置した事を特徴とする。
は、 （手段１）少なくとも外部端子と電気的接続をするパッ
ドと、前記パッドから金属配線で電気的に接続され、か
つ不純物拡散層で形成された抵抗素子と、前記抵抗素子
と同極の不純物拡散層で形成されたウェルコンタクトか
らなり、前記抵抗素子と前記ウェルコンタクトの間に、
サブストレートと同極でサブストレートよりも高濃度の
不純物拡散層配置した事を特徴とする。
【０００９】（手段２）また、前記不純物拡散層で形成
された抵抗素子は、隣接する該半導体集積装置のチップ
の辺方向に対して、長辺側を平行に向けて配置した事を
特徴とする。
された抵抗素子は、隣接する該半導体集積装置のチップ
の辺方向に対して、長辺側を平行に向けて配置した事を
特徴とする。
【００１０】（手段３）また、少なくとも外部端子と電
気的接続をするパッドと、前記パッドから金属配線で電
気的に接続され、かつ不純物拡散層で形成された抵抗素
子からなり、前記抵抗素子はサブストレートと異極の高
濃度不純物拡散層で形成され、かつ前記抵抗素子は前記
高濃度不純物拡散層と同極で、前記高濃度不純物拡散層
よりも低濃度の拡散層内に形成され、前記抵抗素子は２
個以上直列接続した事を特徴とする。
気的接続をするパッドと、前記パッドから金属配線で電
気的に接続され、かつ不純物拡散層で形成された抵抗素
子からなり、前記抵抗素子はサブストレートと異極の高
濃度不純物拡散層で形成され、かつ前記抵抗素子は前記
高濃度不純物拡散層と同極で、前記高濃度不純物拡散層
よりも低濃度の拡散層内に形成され、前記抵抗素子は２
個以上直列接続した事を特徴とする。
【００１１】（手段４）また、少なくとも外部端子と電
気的接続をするパッドと、前記パッドから金属配線で電
気的に接続され、かつ不純物拡散層で形成された抵抗素
子と、前記抵抗素子と同極の不純物拡散層で形成された
ウェルコンタクトからなり、前記ウェルコンタクトの接
合耐圧は、該半導体集積装置内に形成されたドレイン耐
圧よりも高くした事を特徴とする。
気的接続をするパッドと、前記パッドから金属配線で電
気的に接続され、かつ不純物拡散層で形成された抵抗素
子と、前記抵抗素子と同極の不純物拡散層で形成された
ウェルコンタクトからなり、前記ウェルコンタクトの接
合耐圧は、該半導体集積装置内に形成されたドレイン耐
圧よりも高くした事を特徴とする。
【００１２】
【作用】本発明の上記の構成によれば、寄生形成される
バイポーラトランジスタの電流増幅率を低く抑えること
ができる。また、寄生形成されるダイオードの逆方向耐
圧を向上させることができる。また、寄生形成されるバ
イポーラトランジスタのコレクタ耐圧を向上させること
ができる。
バイポーラトランジスタの電流増幅率を低く抑えること
ができる。また、寄生形成されるダイオードの逆方向耐
圧を向上させることができる。また、寄生形成されるバ
イポーラトランジスタのコレクタ耐圧を向上させること
ができる。
【００１３】
【実施例】以下、図面に従い本発明の実施例を詳細に説
明する。図１は、本発明の１実施例である静電気保護回
路のレイアウト平面図である。図１においては、前述し
た図５と同じ構成要素のものは図５と同じ番号をつけて
ある。図５と同様にサブストレートはＰ型とする。図５
と同様に不純物拡散層以外の所はサブストレート領域で
ある。図５に対して異なる所は、Ｎ型高濃度不純物拡散
層のウエルコンタクト９がＰ型高濃度不純物拡散層のサ
ブコンタクト７に囲われた位置に配置されている。ま
た、パッド１にアルミ配線２で直列に接続されたＮ型高
濃度不純物拡散層の抵抗素子４は２個に分割し、アルミ
配線１４によって直列に接続されている。また、５はＮ
型低濃度不純物拡散層であり、Ｎ型高濃度不純物拡散層
の抵抗素子４を囲んでいる。
明する。図１は、本発明の１実施例である静電気保護回
路のレイアウト平面図である。図１においては、前述し
た図５と同じ構成要素のものは図５と同じ番号をつけて
ある。図５と同様にサブストレートはＰ型とする。図５
と同様に不純物拡散層以外の所はサブストレート領域で
ある。図５に対して異なる所は、Ｎ型高濃度不純物拡散
層のウエルコンタクト９がＰ型高濃度不純物拡散層のサ
ブコンタクト７に囲われた位置に配置されている。ま
た、パッド１にアルミ配線２で直列に接続されたＮ型高
濃度不純物拡散層の抵抗素子４は２個に分割し、アルミ
配線１４によって直列に接続されている。また、５はＮ
型低濃度不純物拡散層であり、Ｎ型高濃度不純物拡散層
の抵抗素子４を囲んでいる。
【００１４】図１を用いて手段１を説明する。図１にお
いても、図５で説明した従来技術の場合と同様に、Ｎ型
高濃度不純物拡散層の抵抗素子４もしくはＮ型低濃度不
純物拡散層５と、Ｐ型サブストレート領域と、Ｎ型高濃
度不純物拡散層のウエルコンタクト９とで寄生的にＮＰ
Ｎ型バイポーラトランジスタが形成される。この寄生的
に形成されるＮＰＮ型バイポーラトランジスタについ
て、図２の断面図で説明する。図２の断面図は、図１の
Ｘ―Ｘ’部分の断面図である。図２において、図１と同
じ構成要素のものは同じ番号をつけてある。図２の断面
図に示す様に、Ｎ型低濃度不純物拡散層５をエミッタ、
Ｐ型低濃度不純物拡散で形成されたサブストレートをベ
ース、Ｎ型低濃度不純物拡散層のウェル８をコレクタと
する寄生ＮＰＮ型バイポーラトランジスタが形成されて
いる。次に、説明を本発明の図１に戻す。本発明の図１
では、前記ＮＰＮ型寄生バイポーラトランジスタを構成
するＮ型高濃度不純物拡散層のウエルコンタクト９がサ
ブストレートよりも高濃度のＰ型高濃度不純物拡散層の
サブコンタクト７に囲われた位置に配置されている。こ
の事はＮ型高濃度不純物拡散層の抵抗素子４もしくはＮ
型低濃度不純物拡散層５と、Ｐ型サブストレート領域
と、Ｎ型高濃度不純物拡散層のウエルコンタクト９とで
寄生的に形成されるＮＰＮ型バイポーラトランジスタの
ベースに相当するＰ型サブストレート領域部の不純物濃
度が、サブコンタクト７によって実質高くなった事を意
味する。一般的にバイポーラトランジスタは、ベース領
域の不純物濃度に対するエミッタ領域の不純物濃度の比
が高いほど電流増幅率は高いといわれている。従って、
上述した本発明によれば、前記Ｎ型高濃度不純物拡散層
の抵抗素子４もしくはＮ型低濃度不純物拡散層５と、Ｐ
型サブストレート領域と、Ｎ型高濃度不純物拡散層のウ
エルコンタクト９とで形成されるＮＰＮ型寄生バイポー
ラトランジスタの電流増幅率を低減させている。
いても、図５で説明した従来技術の場合と同様に、Ｎ型
高濃度不純物拡散層の抵抗素子４もしくはＮ型低濃度不
純物拡散層５と、Ｐ型サブストレート領域と、Ｎ型高濃
度不純物拡散層のウエルコンタクト９とで寄生的にＮＰ
Ｎ型バイポーラトランジスタが形成される。この寄生的
に形成されるＮＰＮ型バイポーラトランジスタについ
て、図２の断面図で説明する。図２の断面図は、図１の
Ｘ―Ｘ’部分の断面図である。図２において、図１と同
じ構成要素のものは同じ番号をつけてある。図２の断面
図に示す様に、Ｎ型低濃度不純物拡散層５をエミッタ、
Ｐ型低濃度不純物拡散で形成されたサブストレートをベ
ース、Ｎ型低濃度不純物拡散層のウェル８をコレクタと
する寄生ＮＰＮ型バイポーラトランジスタが形成されて
いる。次に、説明を本発明の図１に戻す。本発明の図１
では、前記ＮＰＮ型寄生バイポーラトランジスタを構成
するＮ型高濃度不純物拡散層のウエルコンタクト９がサ
ブストレートよりも高濃度のＰ型高濃度不純物拡散層の
サブコンタクト７に囲われた位置に配置されている。こ
の事はＮ型高濃度不純物拡散層の抵抗素子４もしくはＮ
型低濃度不純物拡散層５と、Ｐ型サブストレート領域
と、Ｎ型高濃度不純物拡散層のウエルコンタクト９とで
寄生的に形成されるＮＰＮ型バイポーラトランジスタの
ベースに相当するＰ型サブストレート領域部の不純物濃
度が、サブコンタクト７によって実質高くなった事を意
味する。一般的にバイポーラトランジスタは、ベース領
域の不純物濃度に対するエミッタ領域の不純物濃度の比
が高いほど電流増幅率は高いといわれている。従って、
上述した本発明によれば、前記Ｎ型高濃度不純物拡散層
の抵抗素子４もしくはＮ型低濃度不純物拡散層５と、Ｐ
型サブストレート領域と、Ｎ型高濃度不純物拡散層のウ
エルコンタクト９とで形成されるＮＰＮ型寄生バイポー
ラトランジスタの電流増幅率を低減させている。
【００１５】次に、同様に図１を用いて手段２を説明す
る。パッド１にアルミ配線２もしくはアルミ配線１４に
よって直列に接続された抵抗素子４は、パッド１に印加
した静電気のエネルギーを減衰させるためのものである
のは、従来技術の項で説明した通りである。そして抵抗
素子４の抵抗値は、発明者らの実験より２００Ω程度が
適当である。抵抗素子４の抵抗値は、大きすぎると静電
気の電流を抵抗素子４が制限してしまい、不純物拡散層
１０とウェルコンタクト９によって形成されるダイオー
ドもしくは、不純物拡散層１１とサブコンタクトによっ
て形成されるダイオードで静電気を吸収するに至らず、
抵抗素子４自体が破壊されてしまう。一方、抵抗素子４
の抵抗値が小さすぎると、抵抗素子４で静電気はエネル
ギーを充分減衰せずに、不純物拡散層１０とウェルコン
タクト９によって形成されるダイオードもしくは、不純
物拡散層１１とサブコンタクト７によって形成されるダ
イオードに印加するので、不純物拡散層１０とウェルコ
ンタクト９によって形成されるダイオードもしくは、不
純物拡散層１１とサブコンタクト７によって形成される
ダイオードが破壊されやすくなる。半導体集積装置内に
不純物の拡散で形成された抵抗素子の抵抗値は、抵抗素
子を形成した不純物拡散層の比抵抗に抵抗素子の長さを
乗じ、抵抗素子の幅で除すると求まる。従って、２００
Ωの抵抗値を得るには抵抗素子として必要なサイズがあ
る。図１では、該半導体集積装置の集積度をあげる為に
抵抗素子４を２個に分割して配置している。そして、抵
抗素子４は該半導体集積装置のチップの辺方向に対し
て、長辺側が平行に向くように横に配置している。抵抗
素子を上述の様に配置すると従来技術を示す図５に比べ
て、Ｎ型高濃度不純物拡散層の抵抗素子４もしくはＮ型
低濃度不純物拡散層５と、Ｐ型サブストレート領域と、
Ｎ型高濃度不純物拡散層のウエルコンタクト９とで寄生
的に形成されるＮＰＮ型バイポーラトランジスタの、Ｎ
型高濃度不純物拡散層の抵抗素子４とＮ型高濃度不純物
拡散層のウエルコンタクト９との距離が長くできる。こ
の事は前記ＮＰＮ型寄生バイポーラトランジスタのベー
ス長が長くできる事に相当するので、この場合前記Ｎ型
高濃度不純物拡散層の抵抗素子４もしくはＮ型低濃度不
純物拡散層５と、Ｐ型サブストレート領域と、Ｎ型高濃
度不純物拡散層のウエルコンタクト９とで形成されるＮ
ＰＮ型寄生バイポーラトランジスタの電流増幅率を低減
させている。
る。パッド１にアルミ配線２もしくはアルミ配線１４に
よって直列に接続された抵抗素子４は、パッド１に印加
した静電気のエネルギーを減衰させるためのものである
のは、従来技術の項で説明した通りである。そして抵抗
素子４の抵抗値は、発明者らの実験より２００Ω程度が
適当である。抵抗素子４の抵抗値は、大きすぎると静電
気の電流を抵抗素子４が制限してしまい、不純物拡散層
１０とウェルコンタクト９によって形成されるダイオー
ドもしくは、不純物拡散層１１とサブコンタクトによっ
て形成されるダイオードで静電気を吸収するに至らず、
抵抗素子４自体が破壊されてしまう。一方、抵抗素子４
の抵抗値が小さすぎると、抵抗素子４で静電気はエネル
ギーを充分減衰せずに、不純物拡散層１０とウェルコン
タクト９によって形成されるダイオードもしくは、不純
物拡散層１１とサブコンタクト７によって形成されるダ
イオードに印加するので、不純物拡散層１０とウェルコ
ンタクト９によって形成されるダイオードもしくは、不
純物拡散層１１とサブコンタクト７によって形成される
ダイオードが破壊されやすくなる。半導体集積装置内に
不純物の拡散で形成された抵抗素子の抵抗値は、抵抗素
子を形成した不純物拡散層の比抵抗に抵抗素子の長さを
乗じ、抵抗素子の幅で除すると求まる。従って、２００
Ωの抵抗値を得るには抵抗素子として必要なサイズがあ
る。図１では、該半導体集積装置の集積度をあげる為に
抵抗素子４を２個に分割して配置している。そして、抵
抗素子４は該半導体集積装置のチップの辺方向に対し
て、長辺側が平行に向くように横に配置している。抵抗
素子を上述の様に配置すると従来技術を示す図５に比べ
て、Ｎ型高濃度不純物拡散層の抵抗素子４もしくはＮ型
低濃度不純物拡散層５と、Ｐ型サブストレート領域と、
Ｎ型高濃度不純物拡散層のウエルコンタクト９とで寄生
的に形成されるＮＰＮ型バイポーラトランジスタの、Ｎ
型高濃度不純物拡散層の抵抗素子４とＮ型高濃度不純物
拡散層のウエルコンタクト９との距離が長くできる。こ
の事は前記ＮＰＮ型寄生バイポーラトランジスタのベー
ス長が長くできる事に相当するので、この場合前記Ｎ型
高濃度不純物拡散層の抵抗素子４もしくはＮ型低濃度不
純物拡散層５と、Ｐ型サブストレート領域と、Ｎ型高濃
度不純物拡散層のウエルコンタクト９とで形成されるＮ
ＰＮ型寄生バイポーラトランジスタの電流増幅率を低減
させている。
【００１６】次に、同様に図１を用いて手段３を説明す
る。Ｎ型高濃度不純物拡散層の抵抗素子４は、同極のＮ
型の前記抵抗素子４より低濃度の不純物拡散層５により
囲われている。Ｎ型低濃度不純物拡散層５は、ウエル８
の不純物拡散と同様に製造すればよい。図１では、Ｎ型
低濃度不純物拡散層５に囲われたＮ型高濃度不純物拡散
層の抵抗素子４を２個に分割し、アルミ配線１４によっ
て直列に接続されている。このようにすれば長い抵抗素
子の場合に約半分の長さに配置でき、隣り合うパッドと
のピッチが狭くでき該半導体集積装置の集積度を向上さ
せる事ができる。一方、図１の場合、Ｐ型サブストレー
トとは前記低濃度のＮ型不純物拡散層５とで接合され
る。図５の従来技術の場合の抵抗素子４の部分のサブス
トレートとの接合は、Ｐ型サブストレートと抵抗素子４
のＮ型高濃度不純物拡散層とで接合される。この事を図
３の断面図で説明する。図３でも、上述した図１及び図
５と同じ構成要素のものには同じ番号をつけてある。図
３（ａ）は従来技術の抵抗素子部の断面図である。４は
Ｎ型高濃度不純物拡散層の抵抗素子、１５はＰ型サブス
トレートである。図３（ａ）に示す様にＰ型サブストレ
ート１５はＮ型高濃度不純物拡散層の抵抗素子４と接合
している。次に図３（ｂ）で本発明の実施例を説明す
る。４はＮ型高濃度不純物拡散層の抵抗素子、５はＮ型
低濃度不純物拡散層、１５はＰ型サブストレートであ
る。抵抗素子４は抵抗素子４と同極で、抵抗素子４より
も低濃度の拡散層５で囲われている。よって、Ｐ型サブ
ストレート１５はＮ型低濃度不純物拡散層５と接合して
いる。一般に接合部の拡散濃度が薄いほど接合耐圧は上
がるので、従来例に比べ、本発明の方が接合耐圧は上が
る事となる。
る。Ｎ型高濃度不純物拡散層の抵抗素子４は、同極のＮ
型の前記抵抗素子４より低濃度の不純物拡散層５により
囲われている。Ｎ型低濃度不純物拡散層５は、ウエル８
の不純物拡散と同様に製造すればよい。図１では、Ｎ型
低濃度不純物拡散層５に囲われたＮ型高濃度不純物拡散
層の抵抗素子４を２個に分割し、アルミ配線１４によっ
て直列に接続されている。このようにすれば長い抵抗素
子の場合に約半分の長さに配置でき、隣り合うパッドと
のピッチが狭くでき該半導体集積装置の集積度を向上さ
せる事ができる。一方、図１の場合、Ｐ型サブストレー
トとは前記低濃度のＮ型不純物拡散層５とで接合され
る。図５の従来技術の場合の抵抗素子４の部分のサブス
トレートとの接合は、Ｐ型サブストレートと抵抗素子４
のＮ型高濃度不純物拡散層とで接合される。この事を図
３の断面図で説明する。図３でも、上述した図１及び図
５と同じ構成要素のものには同じ番号をつけてある。図
３（ａ）は従来技術の抵抗素子部の断面図である。４は
Ｎ型高濃度不純物拡散層の抵抗素子、１５はＰ型サブス
トレートである。図３（ａ）に示す様にＰ型サブストレ
ート１５はＮ型高濃度不純物拡散層の抵抗素子４と接合
している。次に図３（ｂ）で本発明の実施例を説明す
る。４はＮ型高濃度不純物拡散層の抵抗素子、５はＮ型
低濃度不純物拡散層、１５はＰ型サブストレートであ
る。抵抗素子４は抵抗素子４と同極で、抵抗素子４より
も低濃度の拡散層５で囲われている。よって、Ｐ型サブ
ストレート１５はＮ型低濃度不純物拡散層５と接合して
いる。一般に接合部の拡散濃度が薄いほど接合耐圧は上
がるので、従来例に比べ、本発明の方が接合耐圧は上が
る事となる。
【００１７】次に、図４を用いて手段４を説明する。図
４は前述したＮＰＮ型寄生バイポーラトランジスタを構
成するＮ型高濃度不純物拡散層のウエルコンタクト部を
示すレイアウト平面図である。説明に不必要な部分は図
示していない。図４（ａ）は従来技術のウエルコンタク
ト部を示す。８は、Ｐ型サブストレート領域内に選択的
に形成されたＮ型低濃度不純物拡散層のウエル、９はＮ
型高濃度不純物拡散層で形成されたウエルコンタクト、
１０はウエルコンタクト９とダイオードを形成する為の
Ｐ型高濃度不純物拡散層である。Ｐ型サブストレートは
Ｎ型高濃度不純物拡散層９と接合している。該半導体集
積装置内に作られたＮ型のドレインも、Ｐ型サブストレ
ート領域内にＮ型高濃度不純物拡散層によって形成され
るので、上述のＰ型サブストレートとウエルコンタクト
９との接合と同じとなる。次に、本発明の実施例を図４
（ｂ）に示す。従来例の図４（ａ）に対して、ウエルコ
ンタクト９はウエル８に囲われて配置されている。こう
するとＰ型サブストレートはＮ型低濃度不純物拡散層の
ウエル８と接合する。よって、上述の手段３の説明と同
様に、本発明の方が接合耐圧は上がる事となる。
４は前述したＮＰＮ型寄生バイポーラトランジスタを構
成するＮ型高濃度不純物拡散層のウエルコンタクト部を
示すレイアウト平面図である。説明に不必要な部分は図
示していない。図４（ａ）は従来技術のウエルコンタク
ト部を示す。８は、Ｐ型サブストレート領域内に選択的
に形成されたＮ型低濃度不純物拡散層のウエル、９はＮ
型高濃度不純物拡散層で形成されたウエルコンタクト、
１０はウエルコンタクト９とダイオードを形成する為の
Ｐ型高濃度不純物拡散層である。Ｐ型サブストレートは
Ｎ型高濃度不純物拡散層９と接合している。該半導体集
積装置内に作られたＮ型のドレインも、Ｐ型サブストレ
ート領域内にＮ型高濃度不純物拡散層によって形成され
るので、上述のＰ型サブストレートとウエルコンタクト
９との接合と同じとなる。次に、本発明の実施例を図４
（ｂ）に示す。従来例の図４（ａ）に対して、ウエルコ
ンタクト９はウエル８に囲われて配置されている。こう
するとＰ型サブストレートはＮ型低濃度不純物拡散層の
ウエル８と接合する。よって、上述の手段３の説明と同
様に、本発明の方が接合耐圧は上がる事となる。
【００１８】以上Ｐ型サブストレートを例にとって説明
したが、Ｎ型サブストレートの場合でも、ウエルコンタ
クト、及びダイオードの極性が逆になるだけで、同様の
効果が得られる。
したが、Ｎ型サブストレートの場合でも、ウエルコンタ
クト、及びダイオードの極性が逆になるだけで、同様の
効果が得られる。
【００１９】
【発明の効果】以上説明したように本発明によれば、寄
生バイポーラトランジスタのベース領域の不純物濃度を
上げる事によって該寄生バイポーラトランジスタの電流
増幅率を低減でき、静電気印加によって該寄生バイポー
ラトランジスタがオンして流れる電流を制限でき、該電
流によっての接合部破壊が防止できる。
生バイポーラトランジスタのベース領域の不純物濃度を
上げる事によって該寄生バイポーラトランジスタの電流
増幅率を低減でき、静電気印加によって該寄生バイポー
ラトランジスタがオンして流れる電流を制限でき、該電
流によっての接合部破壊が防止できる。
【００２０】また、本発明によれば寄生バイポーラトラ
ンジスタのベースを長くでき、該寄生バイポーラトラン
ジスタの電流増幅率を低減でき、静電気印加によって該
寄生バイポーラトランジスタがオンして流れる電流を制
限でき、該電流によっての接合部破壊が防止できる。
ンジスタのベースを長くでき、該寄生バイポーラトラン
ジスタの電流増幅率を低減でき、静電気印加によって該
寄生バイポーラトランジスタがオンして流れる電流を制
限でき、該電流によっての接合部破壊が防止できる。
【００２１】また、本発明によればパッドに直列に接続
され、不純物拡散層で形成された抵抗素子とサブストレ
ートとの接合耐圧が向上するので、該サブストレートと
該抵抗素子間に静電気が印加した場合に、該サブストレ
ートと該抵抗素子間の接合破壊電圧を向上させる事がで
きる。
され、不純物拡散層で形成された抵抗素子とサブストレ
ートとの接合耐圧が向上するので、該サブストレートと
該抵抗素子間に静電気が印加した場合に、該サブストレ
ートと該抵抗素子間の接合破壊電圧を向上させる事がで
きる。
【００２２】また、本発明によれば寄生バイポーラトラ
ンジスタを構成するウエルコンタクトとサブストレート
との接合耐圧が向上するので、静電気印加によって該寄
生バイポーラトランジスタがオンし、該ウエルコンタク
トとサブストレートとで形成されるダイオードに逆バイ
アスが印加したときの、該ウエルコンタクトとサブスト
レート間の接合破壊電圧を向上させる事ができる。
ンジスタを構成するウエルコンタクトとサブストレート
との接合耐圧が向上するので、静電気印加によって該寄
生バイポーラトランジスタがオンし、該ウエルコンタク
トとサブストレートとで形成されるダイオードに逆バイ
アスが印加したときの、該ウエルコンタクトとサブスト
レート間の接合破壊電圧を向上させる事ができる。
【図１】本発明の実施例である静電気保護回路のレイア
ウト平面図。
ウト平面図。
【図２】図１のＸ―Ｘ’部の静電気保護回路のレイアウ
ト断面図。
ト断面図。
【図３】抵抗素子部の断面図。
【図４】ウェルコンタクト部の断面図。
【図５】従来の静電気保護回路のレイアウト平面図。
１ アルミパッド ２ アルミ配線 ３ コンタクト ４ 抵抗素子 ５ 低濃度拡散層 ６ アルミ配線 ７ サブコンタクト ８ ウエル領域 ９ ウエルコンタクト １０ 不純物拡散層 １１ 不純物拡散層 １２ コンタクト １３ コンタクト １４ アルミ配線 １５ サブストレート
Claims (4)
- 【請求項１】少なくとも外部端子と電気的接続をするパ
ッドと、前記パッドから金属配線で電気的に接続され、
かつ不純物拡散層もしくはイオン注入層で形成された抵
抗素子と、前記抵抗素子と同極の不純物拡散層もしくは
イオン注入層で形成されたウェルコンタクトからなり、
前記抵抗素子と前記ウェルコンタクトの間に、サブスト
レートと同極でサブストレートよりも高濃度の不純物拡
散層もしくはイオン注入層を配置した事を特徴とする半
導体集積装置。 - 【請求項２】請求項１記載の半導体集積装置において、
前記不純物拡散層もしくはイオン注入層で形成された抵
抗素子は、隣接する該半導体集積装置のチップの辺方向
に対して、長辺側を平行に向けて配置した事を特徴とす
る半導体集積装置。 - 【請求項３】少なくとも外部端子と電気的接続をするパ
ッドと、前記パッドから金属配線で電気的に接続され、
かつ不純物拡散層もしくはイオン注入層で形成された抵
抗素子からなり、前記抵抗素子はサブストレートと異極
の高濃度不純物拡散層もしくはイオン注入層で形成さ
れ、かつ前記抵抗素子は前記高濃度不純物拡散層もしく
はイオン注入層と同極で、前記高濃度不純物拡散層もし
くはイオン注入層よりも低濃度の不純物拡散層もしくは
イオン注入層内に形成され、前記抵抗素子は２個以上直
列接続した事を特徴とする半導体集積装置。 - 【請求項４】少なくとも外部端子と電気的接続をするパ
ッドと、前記パッドから金属配線で電気的に接続され、
かつ不純物拡散層もしくはイオン注入層で形成された抵
抗素子と、前記抵抗素子と同極の不純物拡散層もしくは
イオン注入層で形成されたウェルコンタクトからなり、
前記ウェルコンタクトの接合耐圧は、該半導体集積装置
内に形成されたドレイン耐圧よりも高くした事を特徴と
する半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16772295A JPH0917954A (ja) | 1995-07-03 | 1995-07-03 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16772295A JPH0917954A (ja) | 1995-07-03 | 1995-07-03 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917954A true JPH0917954A (ja) | 1997-01-17 |
Family
ID=15854971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16772295A Withdrawn JPH0917954A (ja) | 1995-07-03 | 1995-07-03 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005096370A1 (en) | 2004-03-31 | 2005-10-13 | Ricoh Company, Ltd. | A semiconductor apparatus |
-
1995
- 1995-07-03 JP JP16772295A patent/JPH0917954A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005096370A1 (en) | 2004-03-31 | 2005-10-13 | Ricoh Company, Ltd. | A semiconductor apparatus |
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400215B2 (ja) | 半導体装置 | |
| EP1187214A2 (en) | Semiconductor device with a protection against ESD | |
| JP2959528B2 (ja) | 保護回路 | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JPS6153761A (ja) | 半導体装置 | |
| JPH0324791B2 (ja) | ||
| US4543593A (en) | Semiconductor protective device | |
| JP3713490B2 (ja) | 半導体装置 | |
| JP3404036B2 (ja) | Ｐｉｓｏ静電的放電保護デバイス | |
| KR100435807B1 (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
| JPH049378B2 (ja) | ||
| KR100553015B1 (ko) | 반도체장치 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| US6320229B1 (en) | Semiconductor device | |
| JPH0917954A (ja) | 半導体集積装置 | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| JPS6211787B2 (ja) | ||
| JP3843570B2 (ja) | 横型ダイオード | |
| JPH06252394A (ja) | 半導体装置 | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| JP3119029B2 (ja) | 入力保護回路を有する半導体集積回路装置 | |
| JP2001339044A (ja) | 半導体装置の静電保護回路 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPH09116097A (ja) | 半導体集積装置 | |
| JPH10223846A (ja) | 入出力保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Effective date: 20031218 Free format text: JAPANESE INTERMEDIATE CODE: A761 |