JPH09179637A - 位相制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング素子の導通角の絶対精度を向上
させ、温度による変動を抑えた位相制御回路を提供す
る。 【解決手段】 交流電源１から得られたゼロクロス波形
のエッジ検出により交流の半周期毎に積分する鋸歯状波
を発生し、そのピーク値を検出するピーク電圧値検出回
路６と、交流の半周期の位相角に対する負荷導通位相角
範囲の最大位相角の比率とピーク電圧値に対する比率が
等しくなる直流電圧と、交流の半周期の位相角に対する
負荷導通位相角範囲の最小位相角の比率とピーク電圧値
に対する比率が等しくなる直流電圧とを出力する最大最
小位相角設定用直流電圧発生部７と、最大及び最小位相
角設定用直流電圧範囲の可変電圧と積分波形の電圧レベ
ルを比較してスイッチング素子用のトリガパルスを発生
するトリガパルス発生部８とで位相制御回路を構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ランプ、ヒータ
などの負荷への通電を制御する位相制御回路に関し、特
に負荷への通電率を制御すると共に通電のオン、オフ動
作を行い得るようにした位相制御回路に関するものであ
る。

【０００２】

【従来の技術】従来、スイッチング素子によって位相が
制御された交流電源を用いて負荷を駆動する位相制御回
路としては、種々の構成のものが知られているが、その
一例として図７の（Ａ），（Ｂ）に示すような構成のも
のがある（ＮＥＣデータブック，「小中電力半導体」，
第440 〜第443 頁参照）。図７の（Ａ）は、従来の位相
制御回路を示す回路構成図であり、図７の（Ｂ）は、そ
の動作時の電圧と位相の関係を示す図である。図７の
（Ａ）において、101 は交流電源で、負荷102 とコンデ
ンサ103 ，104 及びトライアック105 の第１電極に接続
されている。トライアック105 の第２電極は、負荷102
と抵抗素子106 ，107 に、またトライアック105 のゲー
ト端子はダイアック108 の第１電極に接続されている。
ダイアック108 の第２電極は、コンデンサ103 と可変抵
抗109 ，110 の一端に、また可変抵抗109 の他端は抵抗
素子106 に、可変抵抗110 の他端は抵抗素子107 とコン
デンサ104 に接続されている。また図７の（Ｂ）におい
て、波形ａは交流電源101 の電圧と位相の波形を示し、
波形ｂはコンデンサ103 の端子間電圧と位相を示してい
る。またＶ_BOはダイアック108 のブレークオーバ電圧、
Ｖ_C はコンデンサ103 の端子間の振幅電圧、φ_T はトラ
イアック105 の導通角を示している。

【０００３】次に、このような構成の位相制御回路の動
作について説明する。まず基本的な動作を説明するため
に、抵抗素子107 ，コンデンサ104 及び可変抵抗110 を
省いた構成での回路動作について説明する。この場合、
抵抗素子106 と可変抵抗109とコンデンサ103 で移相回
路が構成され、コンデンサ103 の両端電圧がダイアック
108 のブレークオーバ電圧Ｖ_BOに達すると、コンデンサ
103 に蓄えられた電荷はダイアック108 を通じて放電さ
れる。ここで得られたパルス電流はトライアック105 を
トリガし、その半サイクルの残りの部分φ_T の期間トラ
イアック105 を導通させ、位相制御を行うことができ
る。

【０００４】φ_T の期間は、抵抗素子106 と可変抵抗10
9 とコンデンサ103 の時定数で決定されるコンデンサ10
3 の端子間電圧と、ダイアック108 のブレークオーバ電
圧Ｖ_BOによって設定することができる。この時、可変抵
抗109 を最小値にした場合に、φ_T は最大値φ_Tmaxとな
り、可変抵抗109 を最大値にした場合に、φ_T の最小値
φ_Tminとなるように、抵抗素子106 の抵抗値Ｒ₁ ，可変
抵抗109 の最大値Ｒ_V1，コンデンサ103 の容量値Ｃ₁ 及
びダイアック108 のブレークオーバ電圧Ｖ_BOを選択す
る。

【０００５】以上述べた抵抗素子107 ，コンデンサ104
及び可変抵抗110 を省いた回路での動作では、トライア
ック導通開始点付近の低出力部に大きなヒステリシスを
有するため、実際には抵抗素子107 ，コンデンサ104 及
び可変抵抗110 を付加している。トライアック導通開始
点付近の低出力部に大きなヒステリシスを有する理由
は、可変抵抗109 が最大値から次第に減じられると、コ
ンデンサ103 の端子間の振幅電圧Ｖ_C はダイアック108
のブレークオーバ電圧Ｖ_BOに達するまで増大する。ブレ
ークオーバ電圧Ｖ_BOに達すると、同時にダイアック108
が導通してトライアック105 を導通させるためのトリガ
パルスを発生し、コンデンサ103 の電荷の一部を放出す
る。これにより、コンデンサ103 の端子間の振幅電圧Ｖ
_C が低下するため、次の半サイクルの導通位相に位相差
が生じてしまう。したがって、一度トリガしたあとは、
最初に導通したときより可変抵抗109 が大きくなっても
トリガは引き続き行われ、より低い出力電圧に達するま
で位相の制御が可能となる。

【０００６】そこで、抵抗素子107 ，コンデンサ104 及
び可変抵抗110 を付加することによって、ダイアック10
8 が導通することにより生じたコンデンサ103 の端子間
の振幅電圧Ｖ_C の低下が、次の半サイクルの間にコンデ
ンサ104 の両端により、可変抵抗110 を通じて充電され
るため、前記ヒステリシスを軽減することができる。な
お、付加する可変抵抗110 は、可変抵抗109 が最大値の
とき、φ_T が最小値φ_Tminとなるように抵抗値が調整さ
れる。

【０００７】

【発明が解決しようとする課題】ところで、上記従来の
位相制御回路においては、次のような問題点がある。す
なわち、従来の位相制御回路においては、トライアック
105 の導通角φ_T は、抵抗素子106 と可変抵抗109 とコ
ンデンサ103 の時定数で決定されるコンデンサ103 の端
子間電圧と、ダイアック108 のブレークオーバ電圧Ｖ_BO
によって得ている。このとき、可変抵抗109 を最小値に
した場合にφ_T は最大値φ_Tmaxとなるように、抵抗素子
106 の抵抗値、可変抵抗108 の最大値、コンデンサ103
の容量値及びダイアック108 のブレークオーバ電圧Ｖ_BO
を選択しなければならない。

【０００８】つまり、φ_T の最大値φ_Tmaxの絶対精度
は、抵抗素子106 の抵抗値、コンデンサ103 の容量値及
びダイアック108 のブレークオーバ電圧Ｖ_BOの絶対精度
が必要であり、同様に、φ_T の最小値φ_Tminの絶対精度
は、可変抵抗109 の最大値、抵抗素子106 の抵抗値、コ
ンデンサ103 の容量値及びダイアック108 のブレークオ
ーバ電圧Ｖ_BOの絶対精度が必要となる。また、温度によ
るφ_Tmax，φ_Tminの変動にも、抵抗素子106 の抵抗値、
コンデンサ103 の容量値、可変抵抗109 の最大値及びダ
イアック108 のブレークオーバ電圧Ｖ_BOの温度変動が、
そのまま関係してくる。このため、容易に高精度の位相
制御範囲を設定することは不可能である。

【０００９】更に、交流電源の周波数に依存する問題点
を図８の（Ａ），（Ｂ）を用いて説明する。図８の
（Ａ）において、波形ｃは周波数50Ｈz の交流電源の電
圧と位相の波形を示し、波形ｄはコンデンサ103 の端子
間電圧と位相の関係を示す。同様に図８の（Ｂ）におい
て、波形ｅは周波数60Ｈz の交流電源の電圧と位相の波
形を示し、波形f はコンデンサ103 の端子間電圧と位相
の関係を示している。

【００１０】トライアック105 がターンオフしている時
間Ｔφ_TCは、抵抗素子106 と可変抵抗109 とコンデンサ
103 の時定数で決定されるコンデンサ103 の端子間電圧
と、ダイアック108 のブレークオーバ電圧Ｖ_BOによって
得られるため、交流電源の周波数50Ｈz ，60Ｈz に関係
なく同一時間となる。したがって、可変抵抗109 の抵抗
値が固定されているとき、交流電源の周波数が50Ｈz の
場合の導通角φ_T1は、10ms−Ｔφ_TCとなり、交流電源の
周波数が60Ｈz の場合の導通角φ_T2は8.3 ms−Ｔφ_TCと
なる。つまり、交流電源の周波数が異なると、可変抵抗
109 の抵抗値が同一でも、負荷に印加される実効値電圧
は異なる。

【００１１】そのため、交流電源の周波数が変動するた
びに、可変抵抗110 を交流電源の周波数に応じてマニュ
アルで調整すること、あるいは複雑な調整回路が必要で
ある。また、可変抵抗109 の抵抗値が最小値の場合は最
大位相角の絶対値がφ_Tmaxとなり、可変抵抗109 の抵抗
値が最大値の場合は最小位相角の絶対値がφ_Tminとなる
最大最小位相角の絶対値を、可変抵抗110 を調整するだ
けで、交流電源の周波数の変動に依存せず実現させるこ
とは大変難しい。

【００１２】加えて、抵抗素子107 ，コンデンサ104 ，
可変抵抗110 を付加することで、トライアック導通開始
点付近の低出力部に存在する大きなヒステリシスを軽減
することはできるが、このヒステリシスを皆無にするこ
とはできない。このため、最小位相角の絶対値φ_Tminの
精度は低下してしまう。また、交流電源の最大値を変え
る場合、抵抗素子106 と可変抵抗109 とコンデンサ103
の時定数で決定される位相角が最大位相角φ_Tmaxのとき
に負荷にかかる実効値が異なり、負荷を破壊する可能性
がある。

【００１３】本発明は、従来の位相制御回路における上
記問題点を解消するためになされたもので、請求項１及
び２記載の発明は、任意に設定したスイッチング素子の
導通角の最大値φ_Tmax，最小値φ_Tminの高い絶対精度
と、温度による前記最大値φ_Tmax，最小値φ_Tminの変動
を抑えることのできる位相制御回路を実現すること、任
意に設定したスイッチング素子の導通角の最大値
φ_Tmax，最小値φ_Tminが交流電源の周波数の変動に依存
しない位相制御回路を実現すること、並びにスイッチン
グ素子導通開始点付近の低出力部に存在するヒステリシ
スを皆無にする位相制御回路を実現することを目的と
し、更に請求項２記載の発明は、交流電源のレベルによ
って、導通角の最大値φ_Tmax，最小値φ_Tminを切り換え
ることによって、負荷を駆動する実効値が交流電源のレ
ベルに依存しない位相制御回路を実現することを目的と
する。

【００１４】

【課題を解決するための手段】上記問題点を解決するた
めの本発明の構成を、図１に示す概念図に基づいて説明
する。請求項１記載の発明は、交流電源１からエッジ検
出部２を備えたゼロクロス検出部３によって得られたゼ
ロクロス波形のエッジ検出により、鋸歯状波発生部５に
おいて交流電源１の半周期の期間毎積分する鋸歯状波を
発生し、鋸歯状波のピーク電圧をピーク電圧値検出回路
６によって検出する。そして、交流電源１の半周期の位
相角１πrad に対する負荷10を駆動する位相角範囲の最
大位相角の比率をρとして、同様に、最小位相角の比率
をνとしたとき、ピーク電圧値検出回路６によって検出
された直流電圧に対する比率がρと等しくなるようにこ
の直流電圧を抵抗素子によって分圧した最大位相角設定
用の直流電圧と、ピーク電圧値検出回路６によって検出
された直流電圧に対する比率がνと等しくなるようにこ
の直流電圧を抵抗素子によって分圧した最小位相角設定
用の直流電圧を出力する最大最小位相角設定用直流電圧
発生部７と、最大と最小の位相角設定用直流電圧範囲で
任意に可変電圧を出力できる可変電圧出力手段とこの手
段で得られる可変電圧と積分波形の電圧レベルとを比較
する比較手段とを備え、この比較手段の出力からスイッ
チング素子９をターンオンさせるためのトリガパルスを
発生するトリガパルス発生部８とを設けて、位相制御回
路を構成するものである。

【００１５】このように構成した請求項１記載の発明で
は、交流電源１の半周期の位相角に対する、負荷を駆動
する位相角範囲の最大位相角の比率及び最小位相角の比
率と、ピーク電圧値検出回路６によって検出された直流
電圧に対する各分圧直流電圧の比率がそれぞれ等しくな
るように、ピーク電圧値検出回路６によって検出された
直流電圧を抵抗素子によって分圧して、最大位相角設定
用の直流電圧と最小位相角設定用の直流電圧を出力す
る。そして最大と最小の位相角設定用直流電圧の範囲で
任意に可変電圧を選択して、この可変電圧と積分波形の
電圧レベルとを比較することによってトリガパルスを発
生し、スイッチング素子をターンオンさせる期間を決定
しているため、任意に設定したスイッチング素子の導通
角の最大値φ_Tmax，最小値φ_Tminの変動を抑えることが
できる。また任意に設定したスイッチング素子の導通角
の最大値φ_Tmax，最小値φ_Tminが交流電源の周波数の変
動に依存せず、更に、スイッチング素子導通開始点付近
の低出力部に存在するヒステリシスを皆無にする位相制
御回路を実現することができる。

【００１６】請求項２記載の発明は、交流電源１からエ
ッジ検出部２を備えたゼロクロス検出部３によって得ら
れたゼロクロス波形のエッジ検出により、鋸歯状波発生
部５において交流電源１の半周期の期間毎積分する鋸歯
状波を発生し、鋸歯状波のピーク電圧をピーク電圧値検
出回路６によって検出する。そして、交流電源１の半周
期の位相角１πrad に対する負荷10を駆動する複数の位
相角範囲の最大位相角の比率をρ₁ ，ρ₂ ・・・ρ_n と
し、同様に最小位相角の比率をν₁ ，ν₂ ・・・ν_n と
したとき、ピーク電圧値検出回路６によって検出された
直流電圧に対する比率がρ₁ ，ρ₂ ・・・ρ_n と等しく
なるようにこの直流電圧を複数の抵抗素子の組み合わせ
によって分圧した直流電圧Ｖρ₁ ，Ｖρ₂ ・・・Ｖρ_n
と、ピーク電圧値検出回路６によって検出された直流電
圧に対する比率がν₁ ，ν₂ ・・・ν_n と等しくなるよ
うにこの直流電圧を複数の抵抗素子の組み合わせによっ
て分圧した直流電圧Ｖν₁ ，Ｖν₂ ・・・Ｖν_n の中か
ら、交流電源最大値識別部４によって検出された交流電
源１の最大値に対応した、最大位相角設定用直流電圧と
最小位相角設定用直流電圧を選択出力する最大最小位相
角設定用直流電圧発生部７と、この最大と最小の位相角
設定用直流電圧の範囲で任意に可変電圧を選択してこの
可変電圧と積分波形の電圧レベルとを比較する手段とを
備え、この比較手段の出力からスイッチング素子９をタ
ーンオンさせるためのトリガパルスを発生するトリガパ
ルス発生部８とを設けて、位相制御回路を構成するもの
である。

【００１７】このように構成した請求項２記載の発明で
は、請求項１と同様の作用が得られると共に、交流電源
の最大値に対応した最大位相角設定用直流電圧と最小位
相角設定用直流電圧を選択し、この最大と最小の位相角
設定用直流電圧の範囲で任意に可変電圧を選択して、こ
の可変電圧と積分波形の電圧レベルとを比較することで
トリガパルスを発生し、スイッチング素子をターンオン
させる期間を決定しているため、交流電源のレベルによ
って、導通角の最大値φ_Tmax，最小値φ_Tminを切り換
え、負荷を駆動する実効値が交流電源のレベルに依存し
ない位相制御回路を実現できる。

【００１８】

【発明の実施の形態】次に、実施の形態について説明す
る。図２は、本発明に係る位相制御回路の第１の実施の
形態を示す回路構成図である。図２において、11は正電
源ＶＤＤに接続された積分用定電流源、12は積分用のコ
ンデンサ、13は積分波形φ_f を発生するためのスイッチ
で、該スイッチ13の制御端子にゼロクロスパルスφ_dis
＝“Ｈ”が入力されてターンオンしたとき、積分用コン
デンサ12の電荷をスイッチ13を経由して放電するように
なっている。スイッチ13は、φ_dis が“Ｌ”でターンオ
フし、その瞬間、積分用定電流源11と積分用コンデンサ
12によって積分が開始される。14はピークホールド回路
（又はサンプルホールド回路）で、前記積分波形φ_f の
ピーク値を検出してホールドし、交流電源の周波数が50
Ｈz のときは直流電圧Ｖ_f50 として、交流電源の周波数
が60Ｈz のときは直流電圧Ｖ_f60 として出力する。直流
電圧Ｖ_f50 とＶ_f60 は、抵抗素子Ｒ１，Ｒ２，Ｒ３から
なる分圧器15で分圧され、Ｖφ_min50 とＶφ_max50 ，又
はＶφ_min60 とＶφ_max60 を得るようになっている。

【００１９】そして、Ｖφ_min50 とＶφ_max50 ，又はＶ
φ_min60 とＶφ_max60 は、それぞれバッファ回路16，17
を介して、可変抵抗器18の固定抵抗端子ＶＯＬ１とＶＯ
Ｌ２に入力される。可変抵抗器18の可変抵抗端子ＶＯＬ
３には、Ｖφ_min50 からＶφ_max50 ，又はＶφ_min60 か
らＶφ_max60 の直流電圧の範囲でスイープする直流電圧
Ｖ_VOL3が出力され、コンパレータ19の反転入力端子に入
力されるようになっている。コンパレータ19の非反転入
力端子には積分波形φ_f が入力され、直流電圧Ｖ_VOL3と
積分波形φ_f の比較結果が、コンパレータ19より出力さ
れる。コンパレータ19から出力される比較結果は、図示
しないトリガパルス発生部に入力されて、比較結果に応
じた位相期間にスイッチング素子をターンオンさせるた
めのトリガパルスを発生するようになっている。

【００２０】次に、このように構成された位相制御回路
の動作について説明する。まず、交流電源周波数が50Ｈ
z の場合について説明する。図３に交流電源周波数が50
Ｈz時の回路動作の出力波形を示す。交流電源電圧Ｖ_IN
の半周期は10msで、１πradである。この電源電圧Ｖ_IN
に同期して、ゼロクロスを検出して、ゼロクロスパルス
φ_z を得ることができる。そしてゼロクロスパルスφ_z
のエッジを検出して、スイッチ13の制御パルスφ_dis を
発生させる。但し、この制御パルスφ_dis のパルス幅ｔ
φ_dis は、ｔφ_dis ≪10msとする。

【００２１】積分波形φ_f は、制御パルスφ_dis が
“Ｌ”のとき、スイッチ13がターンオフし、定電流源11
からの電流ｉが積分用コンデンサ12により積分されて形
成され、次式（１）で表される直流電圧Ｖ_f50 が発生す
る。 Ｖ_f50 ＝10ms×ｉ／ｃ ・・・・・・・（１） ここで、ｉは定電流源11の電流、ｃは積分用コンデンサ
12の容量値である。次いで、制御パルスφ_dis ＝“Ｈ”
のときには、スイッチ13がターンオンして、積分用コン
デンサ12の電荷をスイッチ13を経由して放電するため、
直流電圧はＶ_f50の電位から０Ｖとなる。

【００２２】ピークホールド回路（又はサンプルホール
ド回路）14は、積分波形φ_f のピーク値を検出しホール
ドした直流電圧Ｖ_f50 を出力し、この直流電圧Ｖ_f50 を
抵抗素子Ｒ１，Ｒ２，Ｒ３からなる分圧器15によって分
圧することにより、Ｖφ_min50 とＶφ_max50 を得ること
ができる。Ｖφ_min50 とＶφ_max50 は、それぞれ次式
（２），（３）で表される。 Ｖφ_min50 ＝（Ｒ₂ ＋Ｒ₃ ）×Ｖ_f50 ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ） ＝（Ｒ₂ ＋Ｒ₃ ）×10ms×ｉ／｛ｃ×（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）｝ ・・・・・・・（２） Ｖφ_max50 ＝Ｒ₃ ×Ｖ_f50 ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ） ＝Ｒ₃ ×10ms×ｉ／｛ｃ×（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）｝・・（３） ここで、Ｒ₁ ，Ｒ₂ ，Ｒ₃ は抵抗素子Ｒ１，Ｒ２，Ｒ３
の抵抗値を示している。

【００２３】交流電源電圧Ｖ_INの周波数が50Ｈz 時の半
周期は、10ms＝１πrad なので、上記（２），（３）式
は次式（４），（５）のように表される。 Ｖφ_min50 ＝（Ｒ₂ ＋Ｒ₃ ）／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ×ｉ／ｃ ・・・・・・・（４） Ｖφ_max50 ＝Ｒ₃ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ×ｉ／ｃ ・・・（５） また、図３における積分波形φ_f 中のα１，β１，γ
１，δ１は、次式（６），（７）で示される関係にあ
る。 α１：β１＝（Ｒ₁ ＋Ｒ₂ ）：Ｒ₃ ・・・・・・・・・・・・・（６） γ１：δ１＝Ｒ₁ ：（Ｒ₂ ＋Ｒ₃ ） ・・・・・・・・・・・・・（７）

【００２４】次に、Ｖφ_min50 とＶφ_max50 は、それぞ
れバッファ回路16，17を介して、可変抵抗器18の固定抵
抗端子ＶＯＬ１とＶＯＬ２に入力される。可変抵抗器18
の可変抵抗端子ＶＯＬ３には、Ｖφ_min50 からＶφ
_max50 の範囲でスイープする直流電圧Ｖ_VOL3が出力さ
れ、コンパレータ19の反転入力端子に入力される。この
コンパレータ19の非反転入力端子には積分波形φ_f が入
力され、直流電圧Ｖ_VOL3と積分波形φ_f の比較結果がコ
ンパレータ19より出力される。コンパレータ19から出力
される比較結果は、トリガパルス発生部に入力されて、
パルスφ_G1（ＶＯＬ３−ＶＯＬ１）のφ_min50 からパル
スφ_G2（ＶＯＬ３−ＶＯＬ２）のφ_max50 の位相角範囲
で、スイッチング素子をターンオンさせるためのトリガ
パルスＴ_TRG を発生する。

【００２５】スイッチング素子をターンオンさせる最小
位相角φ_min50 は、上記（１），（４），（５）式よ
り、次式（８）が得られ、（９）式で求められる。 （１πrad −φ_min50 ）×ｉ／ｃ ＝（Ｒ₂ ＋Ｒ₃ ）／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ×ｉ／ｃ・・（８） φ_min50 ＝Ｒ₁ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ・・・・・・・・（９） 同様にターンオンさせる最大位相角φ_max50 は、上記
（１），（４），（５）式より、次式（10）が得られ、
（11）式で求められる。 （１πrad −φ_max50 ）×ｉ／ｃ ＝Ｒ₃ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ×ｉ／ｃ ・・・・・・（10） φ_max50 ＝Ｒ₂ ＋Ｒ₃ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ・・・・・（11） すなわち、スイッチング素子をターンオンさせる最小位
相角φ_min50 と最大位相角φ_max50 は、ユーザの希望す
るスイッチング素子の導通角に合わせて、分圧器15の抵
抗素子Ｒ１，Ｒ２，Ｒ３の抵抗値Ｒ₁ ，Ｒ₂ ，Ｒ₃ を選
択すれば得られる。

【００２６】次に、交流電源の周波数が60Ｈz の場合に
ついて説明する。図４に交流電源周波数が60Ｈz 時の回
路動作の出力波形を示す。交流電源電圧Ｖ_INの半周期は
8.3msで１πrad である。この電源電圧Ｖ_INに同期し
て、ゼロクロスを検出して、ゼロクロスパルスφ_z を得
ることができる。そしてゼロクロスパルスφ_z のエッジ
を検出して、スイッチ13の制御パルスφ_dis を発生させ
る。但し、この制御パルスφ_dis のパルス幅ｔφ
_dis は、ｔφ_dis ≪8.3 msとする。

【００２７】積分波形φ_f は、制御パルスφ_dis が
“Ｌ”のとき、スイッチ13がターンオフし、定電流源11
からの電流ｉが積分用コンデンサ12により積分されて形
成され、次式（12）で表される直流電圧Ｖ_f60 が発生す
る。 Ｖ_f60 ＝8.3 ms×ｉ／ｃ ・・・・・・・（12） 次いで、制御パルスφ_dis ＝“Ｈ”のときには、スイッ
チ13がターンオンして、積分用コンデンサ12の電荷をス
イッチ13を経由して放電するため、直流電圧はＶ_f60 の
電位から０Ｖとなる。

【００２８】ピークホールド回路（又はサンプルホール
ド回路）14は、積分波形φ_f のピーク値を検出しホール
ドした直流電圧Ｖ_f60 を出力し、この直流電圧Ｖ_f60 を
抵抗素子Ｒ１，Ｒ２，Ｒ３からなる分圧器15によって分
圧することにより、Ｖφ_min60 とＶφ_max60 を得ること
ができる。Ｖφ_min60 とＶφ_max60 は、それぞれ次式
（13），（14）で表される。 Ｖφ_min60 ＝（Ｒ₂ ＋Ｒ₃ ）×Ｖ_f60 ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ） ＝（Ｒ₂ ＋Ｒ₃ ）×8.3 ms×ｉ／｛ｃ×（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）｝ ・・・・・・・（13） Ｖφ_max60 ＝Ｒ₃ ×Ｖ_f60 ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ） ＝Ｒ₃ ×8.3 ms×ｉ／｛ｃ×（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）｝ ・・・・・・・（14）

【００２９】交流電源電圧Ｖ_INの周波数が60Ｈz 時の半
周期は、8.3 ms＝１πrad なので、上記（13），（14）
式は次式（15），（16）のように表される。 Ｖφ_min60 ＝（Ｒ₂ ＋Ｒ₃ ）／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ×ｉ／ｃ ・・・・・・・（15） Ｖφ_max60 ＝Ｒ₃ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ×ｉ／ｃ ・・・（16） また、図４における積分波形φ_f 中のα２，β２，γ
２，δ２は、次式（17），（18）で示される関係にあ
る。 α２：β２＝（Ｒ₁ ＋Ｒ₂ ）：Ｒ₃ ＝α１：β１ ・・・・・・・（17） γ２：δ２＝Ｒ₁ ：（Ｒ₂ ＋Ｒ₃ ）＝γ１：δ１ ・・・・・・・（18）

【００３０】次に、Ｖφ_min60 とＶφ_max60 は、それぞ
れバッファ回路16，17を介して、可変抵抗器18の固定抵
抗端子ＶＯＬ１とＶＯＬ２に入力される。可変抵抗器18
の可変抵抗端子ＶＯＬ３には、Ｖφ_min60 からＶφ
_max60 の範囲でスイープする直流電圧Ｖ_VOL3が出力さ
れ、コンパレータ19の反転入力端子に入力される。この
コンパレータ19の非反転入力端子には積分波形φ_f が入
力され、直流電圧Ｖ_VOL3と積分波形φ_f の比較結果がコ
ンパレータ19より出力される。コンパレータ19から出力
される比較結果は、トリガパルス発生部に入力されて、
パルスφ_G1（ＶＯＬ３−ＶＯＬ１）のφ_min60 からパル
スφ_G2（ＶＯＬ３−ＶＯＬ２）のφ_max60 の位相角範囲
で、スイッチング素子をターンオンさせるためのトリガ
パルスＴ_TRG を発生する。

【００３１】スイッチング素子をターンオンさせる最小
位相角φ_min60 は、上記（12），（15），（16）式よ
り、次式（19）が得られ、（20）式で求められる。 （１πrad −φ_min60 ）×ｉ／ｃ ＝（Ｒ₂ ＋Ｒ₃ ）／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ×ｉ／ｃ・・（19） φ_min60 ＝Ｒ₁ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ・・・・・・・・（20） 同様にターンオンさせる最大位相角φ_max60 は、上記
（12），（15），（16）式より、次式（21）が得られ、
（22）式で求められる。 （１πrad −φ_max60 ）×ｉ／ｃ ＝Ｒ₃ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ×ｉ／ｃ ・・・・・・（21） φ_max60 ＝Ｒ₂ ＋Ｒ₃ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ・・・・・（22） すなわち、スイッチング素子をターンオンさせる最小位
相角φ_min60 と最大位相角φ_max60 は、ユーザの希望す
るスイッチング素子の導通角に合わせて、分圧器15の抵
抗素子Ｒ１，Ｒ２，Ｒ３の抵抗値Ｒ₁ ，Ｒ₂ ，Ｒ₃ を選
択すれば得られる。

【００３２】したがって、上記（９），（11），（2
0），（22）式より、ユーザは交流電源の周波数が50Ｈz
の場合と60Ｈz の場合に関係なく、スイッチング素子
をターンオンさせる最小位相角φ_min50 と最大位相角φ
_max50 又は最小位相角φ_min60 と最大位相角φ
_max60 を、φ_min50 ＝φ_min60 ，φ_max50 ＝φ_max60 と
なるように、同一の最小位相角及び最大位相角を設定す
ることができる。

【００３３】また、上記（９），（11），（20），（2
2）式より、スイッチング素子をターンオンさせる最小
位相角及び最大位相角は、分圧器15を構成する抵抗素子
Ｒ１，Ｒ２，Ｒ３を同一種類で高い比精度の素子とする
ことによって、スイッチング素子をターンオンさせる最
小位相角及び最大位相角の高い絶対精度をもち、温度に
よる最小位相角及び最大位相角の変動を抑えることがで
きる位相制御回路を実現することができる。

【００３４】更に、スイッチング素子をターンオン、オ
フさせても、位相制御に関わる制御系の全ての電位に何
の影響も与えない。したがって、スイッチング素子導通
開始点付近の低出力部におけるヒステリシスが皆無の位
相制御回路を実現できる。

【００３５】次に、第２の実施の形態について説明す
る。図５は第２の実施の形態を示す回路構成図であり、
図２に示した第１の実施の形態と同一又は対応する部材
には、同一符号を付して示している。図５において、11
は正電源ＶＤＤに接続された積分用定電流源、12は積分
用のコンデンサ、13は積分波形φ_f を発生するためのス
イッチで、該スイッチ13の制御端子にゼロクロスパルス
φ_dis ＝“Ｈ”が入力されてターンオンしたとき、積分
用コンデンサ12の電荷をスイッチ13を経由して放電する
ようになっている。スイッチ13は、φ_dis が“Ｌ”でタ
ーンオフし、その瞬間、積分用定電流源11と積分用コン
デンサ12によって積分が開始される。14はピークホール
ド回路（又はサンプルホールド回路）で、前記積分波形
φ_f のピーク値を検出してホールドし、交流電源の周波
数が50Ｈz のときは直流電圧Ｖ_f50として、交流電源の
周波数が60Ｈz のときは直流電圧Ｖ_f60 として出力す
る。

【００３６】また交流電源ＶＩＮはピークホールド回路
21に入力され、例えば、100 Ｖの交流電源のときはＶ
₁₀₀ ，150 Ｖの交流電源のときはＶ₁₅₀ ，200 Ｖの交流
電源のときはＶ₂₀₀ をピーク電圧値として出力し、コン
パーレータ22と23の非反転入力端子にそれぞれ入力され
る。コンパーレータ22の反転入力端子には直流電圧Ｖ１
が接続され、Ｖ１にはＶ₁₀₀ ＜Ｖ₁ ＜Ｖ₁₅₀ となる直流
電圧が設定され、またコンパーレータ回路23の反転入力
端子には直流電圧Ｖ２が接続され、Ｖ２にはＶ₁₅₀ ＜Ｖ
₂ ＜Ｖ₂₀₀ となる直流電圧が設定されている。コンパー
レータ22と23の出力φ_C1及びφ_C2は、デコーダ回路24に
入力され、３ビットのデータφ_S1，φ_S2，φ_S3を出力す
るようになっている。

【００３７】一方、前記ピークホールド回路14からの直
流電圧Ｖ_f50 又はＶ_f60 は、スイッチＳ１ａ，Ｓ１ｂを
介して接続された抵抗素子Ｒ１，Ｒ２，Ｒ３、スイッチ
Ｓ２ａを介して抵抗素子Ｒ１に並列に接続された抵抗素
子Ｒ４、スイッチＳ２ｂを介して抵抗素子Ｒ３に並列に
接続された抵抗素子Ｒ５、スイッチＳ３ａを介して抵抗
素子Ｒ１，Ｒ３に並列に接続された抵抗素子Ｒ６、及び
スイッチＳ３ｂを介して接続された抵抗素子Ｒ３，Ｒ５
に並列に接続された抵抗素子Ｒ７からなる分圧器25に印
加されるようになっている。

【００３８】そして、前記デコーダ回路24の出力結果に
よって、スイッチＳ１ａ，Ｓ１ｂ、又はスイッチＳ２
ａ，Ｓ２ｂ、又はスイッチＳ３ａ，Ｓ３ｂをターンオン
させる。スイッチＳ１ａとＳ１ｂがターンオンされる
と、Ｖφ_min50 とＶ_max50 は直流電圧Ｖ_f50 を、Ｖφ
_min60 とＶφ_max60 は直流電圧Ｖ_f60 を、それぞれ抵抗
素子Ｒ１，Ｒ２，Ｒ３によって分圧することで得られ
る。同様に、スイッチＳ２ａ，Ｓ２ｂがターンオンされ
ると、Ｖφ_min50 とＶ_max50 は直流電圧Ｖ_f50 を、Ｖφ
_min60 とＶφ_max60 は直流電圧Ｖ_f60 を、それぞれ抵抗
素子Ｒ４，Ｒ２，Ｒ５によって分圧することで得られ、
スイッチＳ３ａ，Ｓ３ｂがターンオンされると、Ｖφ
_min50 とＶ_max50 は直流電圧Ｖ_f50 を、Ｖφ_min60 とＶ
φ_max60 は直流電圧Ｖ_f60 をそれぞれ抵抗素子Ｒ６，Ｒ
２，Ｒ７によって分圧することで得られるようになって
いる。

【００３９】このようにして、選択的に得られたＶφ
_min50 とＶ_max50 ，又はＶφ_min60 とＶφ_max60 は、そ
れぞれバッファ回路16，17を介して可変抵抗器18の固定
抵抗端子ＶＯＬ１とＶＯＬ２に入力される。可変抵抗器
18の可変抵抗端子ＶＯＬ３には、Ｖφ_min50 からＶφ
_max50 ，又はＶφ_min60 からＶφ_max60 の直流電圧の範
囲でスイープする直流電圧Ｖ_VOL3が出力され、コンパレ
ータ19の反転入力端子に入力されるようになっている。
コンパレータ19の非反転入力端子には積分波形φ_fが入
力され、直流電圧Ｖ_VOL3と積分波形φ_f の比較結果が、
コンパレータ19より出力される。コンパレータ19から出
力される比較結果は、図示しないトリガパルス発生部に
入力されて、比較結果に応じた位相期間にスイッチング
素子をターンオンさせるためのトリガパルスを発生する
ようになっている。

【００４０】次に、このように構成された第２の実施の
形態の動作を、交流電源周波数が50Ｈz の場合について
説明する。図６に交流電源周波数が50Ｈz 時の回路動作
の出力波形を示す。交流電源電圧Ｖ_INはピークホールド
回路21に入力され、例えば、100 Ｖの交流電源のときは
Ｖ₁₀₀ ，150 Ｖの交流電源のときはＶ₁₅₀ ，200 Ｖの交
流電源のときはＶ₂₀₀ をピーク電圧値として出力し、コ
ンパーレータ22と及び23の非反転入力端子にそれぞれ入
力される。コンパーレータ22の反転入力端子には直流電
圧Ｖ１が接続され、Ｖ１にはＶ₁₀₀ ＜Ｖ₁ ＜Ｖ₁₅₀ とな
る直流電圧を設定し、コンパーレータ回路23の反転入力
端子には直流電圧Ｖ２が接続され、Ｖ２にはＶ₁₅₀ ＜Ｖ
₂ ＜Ｖ₂₀₀ となる直流電圧を設定する。

【００４１】このとき、Ｖ₁₀₀ がコンパーレータ22及び
23の非反転入力端子に入力されると、コンパーレータ22
及び23の出力φ_C1及びφ_C2は、ともに“Ｌ”になる。こ
のコンパーレータ22，23の出力φ_C1，φ_C2はデコーダ回
路24に入力され、３ビットのデータφ_S1＝“Ｈ”，φ_S2
＝“Ｌ”，φ_S3＝“Ｌ”を出力する。このデコーダ回路
24の出力結果によって、スイッチＳ１ａとＳ１ｂがター
ンオンし、スイッチＳ２ａとＳ２ｂ及びＳ３ａとＳ３ｂ
はターンオフにする。スイッチＳ１ａとＳ１ｂがターン
オンされると、Ｖφ_min50 とＶφ_max50 は直流電圧Ｖ
_f50 を抵抗素子Ｒ１，Ｒ２，Ｒ３によって分圧すること
によって得ることができる。

【００４２】同様に、Ｖ₁₅₀ のとき、コンパーレータ出
力φ_C1及びφ_C2はそれぞれ“Ｈ”及び“Ｌ”になり、φ
_S1＝“Ｌ”，φ_S2＝“Ｈ”，φ_S3＝“Ｌ”が出力され、
この結果によってスイッチＳ２ａとＳ２ｂがターンオン
し、スイッチＳ１ａとＳ１ｂ及びＳ３ａとＳ３ｂはター
ンオフにする。スイッチＳ２ａとＳ２ｂがターンオンさ
れると、Ｖφ_min50 とＶφ_max50 は直流電圧Ｖ_f50 を抵
抗素子Ｒ４，Ｒ２，Ｒ５によって分圧することにより得
ることができる。同様に、Ｖ₂₀₀ のとき、φ_C1及びφ_C2
は共に“Ｈ”になり、φ_S1＝“Ｌ”，φ_S2＝“Ｌ”，φ
_S3＝“Ｈ”が出力され、この結果によってスイッチＳ３
ａとＳ３ｂがターンオンし、スイッチＳ１ａとＳ１ｂ及
びＳ２ａとＳ２ｂはターンオフにする。スイッチＳ３ａ
とＳ３ｂがターンオンされると、Ｖφ_min50 とＶφ
_max50 は直流電圧Ｖ_f50 を抵抗素子Ｒ６，Ｒ２，Ｒ７に
よって分圧することにより得ることができる。

【００４３】このようにして選択的に得られたＶφ
_min50 とＶφ_max50 は、200 Ｖの交流電源の時、それぞ
れＶφ_min50aとＶφ_max50aとして、バッファ回路16，17
を介して、可変抵抗器18の固定抵抗端子ＶＯＬ１とＶＯ
Ｌ２に入力される。可変抵抗器18の可変抵抗端子ＶＯＬ
３には、Ｖφ_min50aからＶφ_max50aの直流電圧の範囲で
スイープする直流電圧Ｖ_VOL3a が出力され、コンパレー
タ19の反転入力端子に入力される。このコンパレータ19
の非反転入力端子には積分波形φ_f が入力され、直流電
圧Ｖ_VOL3a と積分波形φ_f の比較結果がコンパレータ19
より出力され、この比較結果はトリガ発生部に入力され
て、比較結果に応じたφ_G1a からφ_G2a の位相期間に、
スイッチング素子をターンオンさせるためのトリガパル
スを発生する。

【００４４】ここで、第１の実施の形態で示した（９）
式及び（11）式より、次式（23），（24）が得られる。 φ_min50a＝Ｒ₆ ／（Ｒ₆ ＋Ｒ₂ ＋Ｒ₇ ）πrad ・・・・・・・・（23） φ_max50a＝Ｒ₂ ＋Ｒ₇ ／（Ｒ₆ ＋Ｒ₂ ＋Ｒ₇ ）πrad ・・・・・（24） また、積分波形φ_f 中のα１，β１，γ１，δ１は次式
（25），（26）に示す関係にある。 α１：β１＝（Ｒ₆ ＋Ｒ₂ ）：Ｒ₇ ・・・・・・・・・・・・・（25） γ１：δ１＝Ｒ₆ ：（Ｒ₂ ＋Ｒ₇ ） ・・・・・・・・・・・・・（26） なお、Ｒ₆ ，Ｒ₇ は抵抗素子Ｒ６，Ｒ７の抵抗値であ
る。

【００４５】同様に、150 Ｖの交流電源の時、φ_G1b か
らφ_G2b の位相期間に、スイッチング素子をターンオン
させるためのトリガパルスを発生する。この場合は、上
記（23），（24）式より次式（27），（28）が得られ
る。 φ_min50b＝Ｒ₄ ／（Ｒ₄ ＋Ｒ₂ ＋Ｒ₅ ）πrad ・・・・・・・・（27） φ_max50b＝Ｒ₂ ＋Ｒ₅ ／（Ｒ₄ ＋Ｒ₂ ＋Ｒ₅ ）πrad ・・・・・（28） また、積分波形φ_f 中のα２，β２，γ２，δ２は次式
（29），（30）に示す関係にある。 α２：β２＝（Ｒ₄ ＋Ｒ₂ ）：Ｒ₅ ・・・・・・・・・・・・・（29） γ２：δ２＝Ｒ₄ ：（Ｒ₂ ＋Ｒ₅ ） ・・・・・・・・・・・・・（30） なお、Ｒ₄ ，Ｒ₅ は抵抗素子Ｒ４，Ｒ５の抵抗値であ
る。

【００４６】同様に、100 Ｖの交流電源の時、φ_G1c か
らφ_G2c の位相期間に、スイッチング素子をターンオン
させるためのトリガパルスを発生する。この場合は、上
記（23），（24）式より次式（31），（32）が得られ
る。 φ_min50c＝Ｒ₁ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ・・・・・・・・（31） φ_max50c＝Ｒ₂ ＋Ｒ₃ ／（Ｒ₁ ＋Ｒ₂ ＋Ｒ₃ ）πrad ・・・・・（32） また、積分波形φ_f 中のα３，β３，γ３，δ３は次式
（33），（34）に示す関係にある。 α３：β３＝（Ｒ₁ ＋Ｒ₂ ）：Ｒ₃ ・・・・・・・・・・・・・（33） γ３：δ３＝Ｒ₁ ：（Ｒ₂ ＋Ｒ₃ ） ・・・・・・・・・・・・・（34）

【００４７】すなわち、負荷駆動の実効値が交流電源の
レベルに依存しないで導通角の最小値φ_Tmin，最大値φ
_Tmaxを設定できるように、抵抗素子Ｒ１〜Ｒ７をスイッ
チＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂで
切り替える。これにより、負荷にかかる実効値が同一に
なるような位相制御回路を実現することができる。

【００４８】更に、交流電源の周波数に依存せず、スイ
ッチング素子をターンオンさせる最小位相角と最大位相
角を設定できること、スイッチング素子をターンオンさ
せる最小位相角と最大位相角の高い絶対精度と、温度に
よる最小位相角及び最大位相角の変動を抑えるられるこ
と、スイッチング素子導通開始点付近の低出力部におけ
るヒステリシスが皆無にできることについては、第１の
実施の形態と同一の効果が得られることは、言うまでも
ない。またピークホールド回路21を実効値検出回路に置
き換えても、同様の効果を得ることができる。

【００４９】

【発明の効果】以上実施の形態に基づいて説明したよう
に、本発明によれば、任意に設定したトライアックなど
のスイッチング素子の導通角の最大値φ_Tmax及び最小値
φ_Tminの高い絶対精度を実現し、温度による最大値φ
_Tmax及び最小値φ_Tminの変動も抑えられることができ
る。また任意に設定したスイッチング素子の導通角の最
大値φ_Tmax及び最小値φ_Tminが交流電源の周波数の変動
に依存しないようにすることができる。更に、スイッチ
ング素子導通開始点付近の低出力部に存在するヒステリ
シスを皆無にすると共に、交流電源のレベルによって、
導通角の最大値φ_Tmaxと最小値φ_Tminを切り替えるよう
に構成することによって、交流電源のレベルに依存せ
ず、負荷にかかる実効値が同一になるように制御できる
位相制御回路を実現することができる。

【図面の簡単な説明】

【図１】本発明に係る位相制御回路を説明するための概
念図である。

【図２】本発明の第１の実施の形態を示す回路構成図で
ある。

【図３】図２に示した第１の実施の形態の電源周波数が
50Ｈz 時の動作を説明するための波形図である。

【図４】図２に示した第１の実施の形態の電源周波数が
60Ｈz 時の動作を説明するための波形図である。

【図５】本発明の第２の実施の形態を示す回路構成図で
ある。

【図６】図５に示した第２の実施の形態の動作を説明す
るための波形図である。

【図７】従来の位相制御回路の構成例を示す回路構成図
及びその動作説明図である。

【図８】図７に示した従来例の問題点を示す説明図であ
る。

【符号の説明】

１ 交流電源 ２ エッジ検出部 ３ ゼロクロス検出部 ４ 交流電源最大値識別部 ５ 鋸歯状波発生部 ６ ピーク電圧値検出回路 ７ 最大／最小位相角設定用電圧発生部 ８ トリガパルス発生部 ９ スイッチング素子 10 負荷 11 定電流源 12 積分用コンデンサ 13 スイッチ 14 ピークホールド回路 15 分圧器 16，17 バッファ回路 18 可変抵抗器 19 コンパレータ 21 ピークホールド回路 22，23 コンパレータ 24 デコーダ回路 25 分圧器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 スイッチング素子によって位相が制御さ
   れた交流電源を用いて負荷を駆動する位相制御回路にお
   いて、前記交流電源に同期した積分波形を発生する積分
   波形発生部と、前記積分波形のピーク電圧値を第１の直
   流電圧として検出する直流電圧検出部と、前記交流電源
   の半周期の位相角１πrad に対する前記負荷を駆動する
   位相角範囲の最大位相角の比率を第１の比率とし、前記
   交流電源の半周期の位相角１πrad に対する前記負荷を
   駆動する位相角範囲の最小位相角の比率を第２の比率と
   したとき、前記第１の直流電圧に対する比率が前記第１
   の比率と等しくなるように前記第１の直流電圧を第１の
   複数の抵抗成分の素子によって分圧した第２の直流電圧
   と、前記第１の直流電圧に対する比率が前記第２の比率
   と等しくなるように前記第１の直流電圧を第２の複数の
   抵抗成分の素子によって分圧した第３の直流電圧とを、
   それぞれ出力する最大位相角及び最小位相角設定用直流
   電圧発生部と、前記第２の直流電圧と第３の直流電圧の
   電圧範囲で任意に可変電圧を出力できる可変電圧出力手
   段と、該可変電圧出力手段で得られる可変電圧と前記積
   分波形の電圧レベルとを比較する比較手段と、該比較手
   段の出力から前記スイッチング素子をターンオンさせる
   ためのトリガパルスを発生するトリガパルス発生部とで
   構成することを特徴とする位相制御回路。
2. 【請求項２】 スイッチング素子によって位相が制御さ
   れた交流電源を用いて負荷を駆動する位相制御回路にお
   いて、前記交流電源に同期した積分波形を発生する積分
   波形発生部と、前記積分波形のピーク電圧値を第１の直
   流電圧として検出する直流電圧検出部と、前記交流電源
   の半周期の位相角１πrad に対する前記負荷を駆動する
   複数の位相角範囲の最大位相角の比率をρ₁ ，ρ₂ ・・
   ・ρ_nとし、前記交流電源の半周期の位相角１πrad に
   対する前記負荷を駆動する複数の位相角範囲の最小位相
   角の比率をν₁ ，ν₂ ・・・ν_n としたとき、前記第１
   の直流電圧に対する比率がρ₁ ，ρ₂ ・・・ρ_n と等し
   くなるように前記第１の直流電圧を第１の複数の抵抗成
   分の素子の組み合わせによって分圧した第２，第３・・
   ・第（ｎ＋１）の直流電圧の中から前記交流電源の最大
   値に対応した最大位相角設定用直流電圧と、前記第１の
   直流電圧に対する比率がν₁ ，ν₂ ・・・ν_n と等しく
   なるように前記第１の直流電圧を第２の複数の抵抗成分
   の素子の組み合わせによって分圧した第（ｎ＋２），第
   （ｎ＋３）・・・第（２ｎ＋１）の直流電圧の中から前
   記交流電源の最大値に対応した最小位相角設定用直流電
   圧とを選択し出力する、前記交流電源の最大値判定手段
   を含む最大位相角及び最小位相角設定用直流電圧発生部
   と、前記第２，第３・・・第（ｎ＋１）の直流電圧の中
   から選択された直流電圧と第（ｎ＋２），第（ｎ＋３）
   ・・・第（２ｎ＋１）の直流電圧の中から選択された直
   流電圧の２つの電圧範囲で任意に可変電圧を出力できる
   可変電圧出力手段と、前記可変電圧出力手段で得られる
   可変電圧と前記積分波形の電圧レベルとを比較する比較
   手段と、前記比較手段の出力から前記スイッチング素子
   をターンオンさせるためのトリガパルスを発生するトリ
   ガパルス発生部とで構成することを特徴とする位相制御
   回路。