JPH09181164A - 半導体装置及びその素子分離領域の形成方法 - Google Patents

半導体装置及びその素子分離領域の形成方法

Info

Publication number
JPH09181164A
JPH09181164A JP8309272A JP30927296A JPH09181164A JP H09181164 A JPH09181164 A JP H09181164A JP 8309272 A JP8309272 A JP 8309272A JP 30927296 A JP30927296 A JP 30927296A JP H09181164 A JPH09181164 A JP H09181164A
Authority
JP
Japan
Prior art keywords
oxide film
forming
film
pattern
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8309272A
Other languages
English (en)
Other versions
JP3581505B2 (ja
Inventor
Sung-Eui Kim
金誠意
Soo-Jin Hong
洪守殄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09181164A publication Critical patent/JPH09181164A/ja
Application granted granted Critical
Publication of JP3581505B2 publication Critical patent/JP3581505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H10W10/0147—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape the shapes being altered by a local oxidation of silicon process, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】素子分離領域の形成工程を単純化する。 【解決手段】パッド酸化膜及びポリシリコン膜を順次形
成し、ポリシリコン膜をパタニングしてポリシリコンパ
ターンを形成し、露出したパッド酸化膜を蝕刻して半導
体基板を露出させてポリシリコンパターンの下にパッド
酸化膜パターンを形成し、ポリシリコンパターン及びパ
ッド酸化膜パターンの側壁にスペーサを形成し、結果物
を熱酸化させてスペーサ間の露出された半導体基板及び
ポリシリコンパターンの表面に各々第１フィールド酸化
膜及び第２フィールド酸化膜を形成し、スペーサを取り
除いて半導体基板を露出させ、第１フィールド酸化膜及
び第２フィールド酸化膜を蝕刻マスクとして半導体基板
を所定の深さだけ蝕刻することによりトレンチ領域を形
成し、その結果物の全面にトレンチ領域を埋め立てる絶
縁膜を形成し、ポリシリコンパターンが露出されるよう
に絶縁膜及び第２フィールド酸化膜を連続的にエッチバ
ックし、露出されたポリシリコンパターン及びその下の
パッド酸化膜を取り除く。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の素子分離領域の形成方法に係り、例えば、トレンチ工
程とLOCOS(local oxidation of silicon)工程により製
造される半導体装置及びその素子分離領域の形成方法に
関する。
【０００２】
【従来の技術】半導体装置の集積度が著しく増加するに
伴い、トランジスタのサイズの縮小化が進んでいる。ま
た、トランジスタを互いに分離するための素子分離領域
の面積を減少させる技術も重要性を増し、多様な素子分
離技術が発表されている。
【０００３】初期において半導体装置の素子分離領域
は、主にシリコン基板のLOCOS(localoxidation of sili
con)を用いて形成していた。LOCOS方法とは素子が形成
される活性領域の間に熱酸化工程により厚いフィールド
酸化層を局部的に成長させる方法である。ところが、こ
のようなLOCOS方法によると、素子分離領域の外周にバ
ーズビークが形成されるため、相互に隣接した素子分離
領域の間に狭い活性領域、例えば0.5μm以下の狭い幅を
有する活性領域を限定するには不向きであるという問題
点がある。また、素子分離領域の幅の広い部分と狭い部
分に各々相異なる厚さを有するフィールド酸化層が形成
されるために、フィールド酸化層の厚さを設定し難いと
いう問題点がある。
【０００４】最近、LOCOS方法の問題点を改善するため
に、シリコン基板の所定部分を蝕刻した後に、蝕刻した
部分に絶縁層を埋め立てることにより、素子分離領域を
形成するトレンチ素子分離方法が提案された。ところ
が、このようなトレンチ素子分離方法は、素子分離領域
の幅の広い部分に絶縁膜が非常に薄く形成されるディッ
シング現象が発生して素子分離特性が低下するという問
題点がある。
【０００５】そこで、最近、素子分離領域の幅を狭く形
成すべき部分と素子分離領域の幅を広く形成すべき部分
とに各々トレンチ領域を埋め立てる絶縁膜パターンとLO
COS工程によるフィールド酸化膜を形成する組合せ型素
子分離領域の形成方法が提案されている。
【０００６】図１乃至図６は、従来の組合せ型素子分離
領域の形成方法を説明するための断面図である。なお、
各図面のａ部分は素子分離領域の幅が狭く形成される部
分、例えば半導体記憶装置のセルアレイ領域を示し、各
図面のｂ部分は素子分離領域の幅が広く形成される部
分、例えば半導体記憶装置の周辺回路領域を示してい
る。
【０００７】図１は、第１シリコン窒化膜パターン５を
形成する工程を示したものである。まず、半導体基板1
上にパッド酸化膜3及び第１シリコン窒化膜を順番に形
成する。次に、この第１シリコン窒化膜を写真/蝕刻工
程によりパタニングしてパッド酸化膜3の所定領域を露
出させる第１シリコン窒化膜パターン5を形成する。
【０００８】図２は、第２シリコン窒化膜7及びフォト
レジストパターン9を形成する工程を示したものであ
る。具体的には、第１シリコン窒化膜パターン5の形成
された半導体基板の全面に第２シリコン窒化膜7を形成
する。ここで、第２シリコン窒化膜7は200Å程度の厚さ
で形成する。次に、第２シリコン窒化膜7の形成された
半導体基板の全面にフォトレジストを塗布した後に、こ
れを写真工程によりパタニングして周辺回路領域b部分
の第２シリコン窒化膜7を露出させるフォトレジストパ
ターン9を形成する。
【０００９】図３は、第２シリコン窒化膜パターン7a、
第１スペーサ7b及びフィールド酸化膜11を形成する工程
を示すものである。具体的には、フォトレジストパター
ン9を蝕刻マスクとして、露出された第２シリコン窒化
膜パターン7を異方性蝕刻することにより、周辺回路領
域bに形成された第１シリコン窒化膜パターン5の側壁に
第２シリコン窒化膜7からなる第１スペーサ7bを形成す
ると同時にセルアレイ領域ａのみを覆う第２シリコン窒
化膜パターン7aを形成する。この際、第２シリコン窒化
膜7が異方性蝕刻された部分のパッド酸化膜3が露出され
る。次いで、フォトレジストパターン9を取り除いた後
に、その結果物を熱酸化させて、露出されたパッド酸化
膜3の部分に厚いフィールド酸化膜11を形成する。この
際、フィールド酸化膜11の両側にはパッド酸化膜パター
ン3aが形成される。
【００１０】図４は、セルアレイ領域aに形成された第
１シリコン窒化膜パターン5の間のパッド酸化膜パター
ン3aを露出させる工程を示したものである。具体的に
は、フィールド酸化膜11の形成された結果物の周辺回路
領域bを覆うフォトレジストパターン13を写真工程を用
いて形成する。次いで、フォトレジストパターン13を蝕
刻マスクとして第２シリコン窒化膜パターン7aを異方性
蝕刻することにより、セルアレー領域aに形成された第
１シリコン窒化膜パターン5の間のパッド酸化膜パター
ン3aを露出させる。この際、セルアレイ領域aの第１シ
リコン窒化膜パターン5の側壁に第２シリコン窒化膜パ
ターン7aからなる第２スペーサ7cが形成される。
【００１１】図５は、半導体基板1に所定の深さを有す
るトレンチ領域を形成する工程を示したものである。具
体的には、セルアレイ領域aの部分に露出されたパッド
酸化膜パターン3aを異方性蝕刻してその下の半導体基板
1を露出させると同時に、セルアレイ領域aの第１シリコ
ン窒化膜パターン5及び第２スペーサ7cの下にパッド酸
化膜パターン3bを形成する。この際、フィールド酸化膜
11も共に蝕刻されて更に薄くなるが、大きな変化は現れ
ない。何故ならば、一般にフィールド酸化膜11はパッド
酸化膜3に比べて約10倍以上厚く形成されるからであ
る。次いで、第１シリコン窒化膜パターン5、第１スペ
ーサ7b、第２スペーサ7c及びフィールド酸化膜11を蝕刻
マスクとして、露出された半導体基板を所定の深さだけ
蝕刻してトレンチ領域を形成する。このように形成され
たトレンチ領域は、図示のように、セルアレイ領域aの
みに形成されることが分かる。次に、この結果物の全面
にトレンチ領域を埋立てる絶縁膜15、例えばCVD絶縁膜
を形成する。
【００１２】図６は、従来の技術による素子分離領域を
完成する工程を示したものである。具体的には、第１シ
リコン窒化膜パターン5、第１スペーサ7b及び第２スペ
ーサ7cが露出されるように絶縁膜15をエッチバックす
る。ここで、エッチバックする工程としては、一般にCM
P工程が多用される。次に、露出された第１シリコン窒
化膜パターン5、第１スペーサ7b及び第２スペーサ7cを
燐酸溶液にて取り除いた後に、その下のパッド酸化膜パ
ターン3a,3bを取り除くことにより、セルアレイ領域a部
分に形成されたトレンチ領域を埋立てる絶縁膜パターン
15aを形成する。
【００１３】前述した従来の素子分離領域形成方法は３
回の写真工程を要するので、工程が複雑であり高コスト
になる。そこで、工程の単純化が望まれるところであ
る。また、フォトレジストパターン9を形成するための
２番目の写真工程の際にミスアライメントが発生する場
合に、セルアレイ領域aの外周部分に形成されるトレン
チ領域の幅が所望のサイズより小さく形成されたり、逆
に大きく形成されたりするという問題が発生する。な
お、周辺回路領域bに形成されるフィールド酸化膜11の
外周部分と接触する半導体基板1の表面に、シリコン窒
化膜パターン5及びシリコン窒化膜で形成された第１ス
ペーサ7bによるストレスに起因して多数の結晶欠陥が発
生する。このような結晶欠陥は、フィールド酸化膜と接
する活性領域と半導体基板との間の漏れ電流を大きく増
加させる要因として作用する。
【００１４】
【発明が解決しょうとする課題】本発明は、前述した従
来の問題点を解決するために案出されたものであり、１
回の写真工程とポリシリコンパターン及びシリコン窒化
膜スペーサを用いてフィールド酸化膜を形成することに
より、工程を単純化すると共に活性領域と半導体基板と
の間の漏れ電流特性を改善させ得る半導体装置の素子分
離領域の形成方法を提供することを目的とする。
【００１５】また、本発明は、単純な製造工程により形
成可能な素子分離領域を有する半導体装置を提供するこ
とを目的とする。
【００１６】
【課題を解決するための手段】前記目的を達成するため
に本発明の素子分離領域の形成方法は、半導体基板の全
面にパッド酸化膜及びポリシリコン膜を順次に形成する
工程と、前記ポリシリコン膜を写真蝕刻工程によりパタ
ニングして前記パッド酸化膜の所定領域を露出させるポ
リシリコンパターンを形成する工程と、前記ポリシリコ
ンパターンの側壁にシリコン窒化膜からなるスペーサを
形成する工程と、前記スペーサの形成された結果物を熱
酸化させて前記露出されたパッド酸化膜部分及び前記ポ
リシリコンパターンの表面に各々第１フィールド酸化膜
及び第２フィールド酸化膜を形成する工程と、前記スペ
ーサを取り除いてその下のパッド酸化膜を露出させる工
程と、前記露出されたパッド酸化膜を蝕刻してその下の
半導体基板を露出させる工程と、前記第１フィールド酸
化膜及び前記第２フィールド酸化膜を蝕刻マスクとして
前記露出された半導体基板を所定の深さだけ蝕刻するこ
とによりトレンチ領域を形成する工程と、前記結果物の
全面に前記トレンチ領域を埋め立てる絶縁膜を形成する
工程と、前記ポリシリコンパターンが露出されるように
前記絶縁膜及び前記第２フィールド酸化膜を連続的にエ
ッチバックする工程と、前記露出されたポリシリコンパ
ターン及びその下のパッド酸化膜を取り除く工程とを含
むことを特徴とする。
【００１７】また、前記目的を達成するための本発明の
他の素子分離領域の形成方法は、半導体基板の全面にパ
ッド酸化膜及びポリシリコン膜を順次に形成する工程
と、前記ポリシリコン膜を写真蝕刻工程によりパタニン
グして前記パッド酸化膜の所定領域を露出させるポリシ
リコンパターンを形成する工程と、前記露出されたパッ
ド酸化膜を蝕刻してその下の半導体基板を露出させるこ
とにより、前記ポリシリコンパターンの下にパッド酸化
膜パターンを形成する工程と、前記ポリシリコンパター
ン及び前記パッド酸化膜パターンの側壁にシリコン窒化
膜からなるスペーサを形成する工程と、前記スペーサの
形成された結果物を熱酸化させて前記スペーサ間の露出
された半導体基板及び前記ポリシリコンパターンの表面
に各々第１フィールド酸化膜及び第２フィールド酸化膜
を形成する工程と、前記スペーサを取り除きその下の半
導体基板を露出させる工程と、前記第１フィールド酸化
膜及び前記第２フィールド酸化膜を蝕刻マスクとして前
記露出された半導体基板を所定の深さだけ蝕刻すること
によりトレンチ領域を形成する工程と、前記結果物の全
面に前記トレンチ領域を埋め立てる絶縁膜を形成する工
程と、前記ポリシリコンパターンが露出されるように前
記絶縁膜及び前記第２フィールド酸化膜を連続的にエッ
チバックする工程と、前記露出されたポリシリコンパタ
ーン及びその下のパッド酸化膜を取り除く工程とを含む
ことを特徴とする。
【００１８】本発明の素子分離膜の形成方法によると、
１回の写真工程で素子分離領域を形成することができ、
工程を単純化することができる。また、相異なるストレ
スタイプを有するポリシリコンパターン及びシリコン窒
化膜スペーサを形成してから第１フィールド酸化膜を形
成することにより、第１フィールド酸化膜の形成時に第
１フィールド酸化膜の外周部の下の半導体基板に結晶欠
陥が発生する現象を抑制することができる。
【００１９】また、前記目的を達成するための本発明の
半導体装置は、熱酸化により得られる酸化膜の周囲に接
するようにトレンチを配し、該トレンチに絶縁物質を埋
め込んでなる素子分離領域を有する。
【００２０】
【発明の実施の形態】以下、添付図面を参照しながら本
発明の好適な実施の形態を詳細に説明する。
【００２１】図７乃至図１０は、本発明に係る素子分離
領域形成方法を説明するための断面図である。なお、各
図面のａ部分は素子分離領域の幅が狭く形成される部
分、例えば半導体記憶装置のセルアレイ領域を示し、各
図面のｂ部分は素子分離領域の幅が広く形成される部
分、例えば半導体記憶装置の周辺回路領域を示してい
る。
【００２２】図７は、活性領域を限定するためのポリシ
リコンパターン25及びシリコン窒化膜スペーサ27を形成
する工程を示したものである。この工程では、まず、半
導体基板21上にパッド酸化膜及びポリシリコン膜を順次
に形成する。次に、該ポリシリコン膜を写真蝕刻工程に
よりパタニングして該パッド酸化膜の所定領域を露出さ
せるポリシリコンパターン25を形成する。次いで、露出
されたパッド酸化膜を蝕刻してその下の半導体基板21を
露出させるパッド酸化膜23を形成する。この際、露出さ
れたパッド酸化膜を蝕刻せずに後続工程を施すこともで
きる。次に、後続工程として、この結果物の全面にシリ
コン窒化膜を形成した後に、これを異方性蝕刻して、ポ
リシリコンパターン25及びパッド酸化膜パターン23の側
壁にシリコン窒化膜からなるスペーサ27を形成する。こ
の際、スペーサ27を形成するためにシリコン窒化膜を異
方性蝕刻すると、蝕刻されたシリコン窒化膜の下の半導
体基板21が露出される。
【００２３】一方、ポリシリコンパターン25の形成の際
に、露出されたパッド酸化膜を蝕刻しない場合には、ス
ペーサ27を形成した後に、ポリシリコンパターン25の間
のパッド酸化膜23が露出される。
【００２４】図８は、第１フィールド酸化膜29a及び第
２フィールド酸化膜29bを形成する工程を示したもので
ある。具体的には、スペーサ27の形成された半導体基板
を熱酸化させて、スペーサ27の間の半導体基板21の表面
及び露出されたポリシリコンパターン25の表面に、各々
第１フィールド酸化膜29a及び第２フィールド酸化膜29b
を形成する。この際、ポリシリコンパターン25は、その
表面が酸化されて薄くなったポリシリコンパターン25a
に変形され、第１フィールド酸化膜29aの外周部と接す
る半導体基板の表面に与えられるストレスは非常に弱
い。何故ならば、活性領域を限定するためのパターンが
従来のシリコン窒化膜の代りにポリシリコンパターンで
形成されるからである。即ち、シリコン窒化膜とポリシ
リコン膜とのストレスを比較すると、1500Åの厚さを有
するシリコン窒化膜のストレスが-2.0×1010dyne/ｃｍ2
である反面、4000Åの厚さを有するポリシリコン膜のス
トレスは+4.0×109dyne/ｃｍ2である。ここで、負(-)の
符号は引張応力(tensile stress)を意味し、正(+)の符
号は圧縮応力(compressive stress)を意味する。結果的
に、シリコン窒化膜及びポリシリコン膜は相異なるタイ
プのストレスを有するので、熱工程時にストレスを緩和
させることができる。従って、本実施の形態のように、
ポリシリコンパターン25を形成すると共にその両側にシ
リコン窒化膜からなるスペーサ27を形成する場合は、全
体的なストレスが劇的に緩和されるので、第１フィール
ド酸化膜29a及び第２フィールド酸化膜29bを形成する
間、第１フィールド酸化膜29aと隣接する半導体基板の
表面に発生する結晶欠陥は大幅に減少される。
【００２５】一方、図７に示す工程においてパッド酸化
膜23を蝕刻しない場合には、スペーサ27の形成以後に露
出されたパッド酸化膜23の部分に第１フィールド酸化膜
29aが形成される。
【００２６】図９は、半導体基板の所定領域に一定の深
さを有するトレンチ領域及びトレンチ領域を埋め立てる
絶縁膜31を形成する工程を示したものである。具体的に
は、スペーサ27を燐酸(H3PO4)溶液により取り除いて、
その下の半導体基板21を露出させる。
【００２７】一方、図７に示す工程において、パッド酸
化膜23を蝕刻しない場合には、スペーサ27を取り除いた
後に、その下にパッド酸化膜23が露出される。従って、
この場合には、露出されたパッド酸化膜23を連続的に蝕
刻してその下の半導体基板21を露出させる。
【００２８】次いで、第１フィールド酸化膜29b及び第
２フィールド酸化膜29aを蝕刻マスクとして、露出され
た半導体基板21を一定の深さまで蝕刻することにより、
第１フィールド酸化膜29aの両側の半導体基板21の表面
にトレンチ領域を形成する。次に、この結果物の全面に
トレンチ領域を埋め立てる絶縁膜31、例えばCVD酸化膜
を形成する。
【００２９】図１０は、本実施の形態に係る素子分離領
域を完成する工程を示したものである。具体的には、ポ
リシリコンパターン25aが露出されるように絶縁膜31及
び第２フィールド酸化膜29bをエッチバックする。この
エッチバック工程には、CMP工程を用いることが望まし
い。次に、露出されたポリシリコンパターン25a及びそ
の下のパッド酸化膜パターン23を連続的に取り除くこと
により、第１フィールド酸化膜29a及びその両側のトレ
ンチ領域を埋め立てる絶縁膜パターンから構成される素
子分離領域33a,33bを形成する。
【００３０】以上のように、セルアレイ領域ａに形成さ
れた素子分離領域33aは、その幅が周辺回路領域bに形成
された素子分離領域33bに比べて非常に小さく形成され
ることが分かる。
【００３１】本発明の実施の形態によると、３回の写真
工程を用いる従来の素子分離領域形成方法とは異なり、
１回の写真工程により素子分離領域を形成することがで
きる。従って、工程が単純化され、低コスト化が図られ
る。また、第１フィールド酸化膜を形成する間に、その
両側に隣接した半導体基板の表面に発生する結晶欠陥を
著しく減少させることができるので、第１フィールド酸
化膜の外周部と隣接する活性領域と半導体基板との間の
漏れ電流を減少させることができる。
【００３２】本発明は、上記の特定の実施の形態に限定
されず、本発明の技術的思想の範囲内で様々な変形が可
能である。
【００３３】
【発明の効果】本発明の素子分離領域の形成方法に拠れ
ば、１回の写真工程とポリシリコンパターン及びシリコ
ン窒化膜スペーサを用いてフィールド酸化膜を形成する
ことにより、工程を単純化すると共に活性領域と半導体
基板との間の漏れ電流特性を改善することができる。
【００３４】また、本発明の半導体装置は、単純な製造
工程により形成することができる。
【００３５】
【図面の簡単な説明】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】従来技術に係る素子分離領域形成方法を説明す
るための断面図である。
【図７】
【図８】
【図９】
【図１０】本発明の好適な実施の形態に係る素子分離領
域形成方法を説明するための断面図である。
【符号の説明】
１ 半導体基板 ３ パッド酸化膜 ５ 第１シリコン窒化膜パターン ７ 第２シリコン窒化膜 ７ａ 第２シリコン窒化膜パターン ７ｂ 第１スペーサ ７ｃ 第２スペーサ ９ フォトレジストパターン １１ フィールド酸化膜 １３ フォトレジストパターン １５ 絶縁膜 １５ａ 絶縁膜パターン ２１ 半導体基板 ２３ パッド酸化膜 ２５，２５ａ ポリシリコンパターン ２７ スペーサ ２９ａ 第１フィールド酸化膜 ２９ｂ 第２フィールド酸化膜 ３１ 絶縁膜 ３３ａ，３３ｂ 素子分離領域

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の全面にパッド酸化膜及びポ
    リシリコン膜を順次に形成する工程と、 前記ポリシリコン膜を写真蝕刻工程によりパタニングし
    て前記パッド酸化膜の所定領域を露出させるポリシリコ
    ンパターンを形成する工程と、 前記ポリシリコンパターンの側壁にシリコン窒化膜から
    なるスペーサを形成する工程と、 前記スペーサの形成された結果物を熱酸化させて前記露
    出されたパッド酸化膜部分及び前記ポリシリコンパター
    ンの表面に各々第１フィールド酸化膜及び第２フィール
    ド酸化膜を形成する工程と、 前記スペーサを取り除いてその下のパッド酸化膜を露出
    させる工程と、 前記露出されたパッド酸化膜を蝕刻してその下の半導体
    基板を露出させる工程と、 前記第１フィールド酸化膜及び前記第２フィールド酸化
    膜を蝕刻マスクとして前記露出された半導体基板を所定
    の深さだけ蝕刻することによりトレンチ領域を形成する
    工程と、 前記結果物の全面に前記トレンチ領域を埋め立てる絶縁
    膜を形成する工程と、 前記ポリシリコンパターンが露出されるように前記絶縁
    膜及び前記第２フィールド酸化膜を連続的にエッチバッ
    クする工程と、 前記露出されたポリシリコンパターン及びその下のパッ
    ド酸化膜を取り除く工程とを含むことを特徴とする半導
    体装置の素子分離領域の形成方法。
  2. 【請求項２】 前記絶縁膜はCVD酸化膜で形成されること
    を特徴とする請求項１に記載の半導体装置の素子分離領
    域の形成方法。
  3. 【請求項３】 前記エッチバック工程はCMP(Chemical Me
    chanical Polishing)工程により行われることを特徴と
    する請求項１に記載の半導体装置の素子分離領域の形成
    方法。
  4. 【請求項４】 半導体基板の全面にパッド酸化膜及びポ
    リシリコン膜を順次に形成する工程と、 前記ポリシリコン膜を写真蝕刻工程によりパタニングし
    て前記パッド酸化膜の所定領域を露出させるポリシリコ
    ンパターンを形成する工程と、 前記露出されたパッド酸化膜を蝕刻してその下の半導体
    基板を露出させることにより、前記ポリシリコンパター
    ンの下にパッド酸化膜パターンを形成する工程と、 前記ポリシリコンパターン及び前記パッド酸化膜パター
    ンの側壁にシリコン窒化膜からなるスペーサを形成する
    工程と、 前記スペーサの形成された結果物を熱酸化させて前記ス
    ペーサ間の露出された半導体基板及び前記ポリシリコン
    パターンの表面に各々第１フィールド酸化膜及び第２フ
    ィールド酸化膜を形成する工程と、 前記スペーサを取り除いてその下の半導体基板を露出さ
    せる工程と、 前記第１フィールド酸化膜及び前記第２フィールド酸化
    膜を蝕刻マスクとして前記露出された半導体基板を所定
    の深さだけ蝕刻することによりトレンチ領域を形成する
    工程と、 前記結果物の全面に前記トレンチ領域を埋め立てる絶縁
    膜を形成する工程と、 前記ポリシリコンパターンが露出されるように前記絶縁
    膜及び前記第２フィールド酸化膜を連続的にエッチバッ
    クする工程と、 前記露出されたポリシリコンパターン及びその下のパッ
    ド酸化膜を取り除く工程とを含むことを特徴とする半導
    体装置の素子分離領域の形成方法。
  5. 【請求項５】 前記絶縁膜はCVD酸化膜から形成されるこ
    とを特徴とする請求項４に記載の半導体装置の素子分離
    領域の形成方法。
  6. 【請求項６】 前記エッチバック工程はCMP(Chemical Me
    chanical Polishing)工程により行われることを特徴と
    する請求項４に記載の半導体装置の素子分離領域の形成
    方法。
  7. 【請求項７】 熱酸化により得られる酸化膜の周囲に接
    するようにトレンチを配し、該トレンチに絶縁物質を埋
    め込んでなる素子分離領域を有する半導体装置。
JP30927296A 1995-12-14 1996-11-20 半導体装置の素子分離領域の形成方法 Expired - Fee Related JP3581505B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95-49687 1995-12-14
KR1019950049687A KR0168196B1 (ko) 1995-12-14 1995-12-14 반도체장치의 소자분리 영역 형성방법

Publications (2)

Publication Number Publication Date
JPH09181164A true JPH09181164A (ja) 1997-07-11
JP3581505B2 JP3581505B2 (ja) 2004-10-27

Family

ID=19439941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30927296A Expired - Fee Related JP3581505B2 (ja) 1995-12-14 1996-11-20 半導体装置の素子分離領域の形成方法

Country Status (3)

Country Link
US (1) US5677232A (ja)
JP (1) JP3581505B2 (ja)
KR (1) KR0168196B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360970B2 (ja) * 1995-05-22 2003-01-07 株式会社東芝 半導体装置の製造方法
US5899727A (en) * 1996-05-02 1999-05-04 Advanced Micro Devices, Inc. Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
US5858830A (en) * 1997-06-12 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making dual isolation regions for logic and embedded memory devices
TW364180B (en) * 1998-01-12 1999-07-11 United Microelectronics Corp A method for producing buried diffusion junction
US7045435B1 (en) * 1998-11-03 2006-05-16 Mosel Vitelic Inc Shallow trench isolation method for a semiconductor wafer
TW396508B (en) * 1999-01-05 2000-07-01 Mosel Vitelic Inc A method for forming trench isolation
US6413836B1 (en) * 2000-09-20 2002-07-02 Vanguard International Semiconductor Corporation Method of making isolation trench
US6350660B1 (en) * 2001-04-25 2002-02-26 Macronix International Co., Ltd. Process for forming a shallow trench isolation
KR100418576B1 (ko) * 2001-06-30 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
KR100480625B1 (ko) * 2002-10-24 2005-03-31 삼성전자주식회사 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
US6825529B2 (en) * 2002-12-12 2004-11-30 International Business Machines Corporation Stress inducing spacers
US6890808B2 (en) * 2003-09-10 2005-05-10 International Business Machines Corporation Method and structure for improved MOSFETs using poly/silicide gate height control
JP4515951B2 (ja) * 2005-03-31 2010-08-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100790246B1 (ko) * 2006-12-26 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430248A (en) * 1987-07-27 1989-02-01 Hitachi Ltd Formation of on-the-trench insulation film
US5028559A (en) * 1989-03-23 1991-07-02 Motorola Inc. Fabrication of devices having laterally isolated semiconductor regions
IT1240325B (it) * 1990-02-27 1993-12-07 Giuliani Spa Derivati insaturi di acidi biliari, loro preparazione e composizione farmaceutiche che li contengono
EP0641022B1 (en) * 1993-08-31 2006-05-17 STMicroelectronics, Inc. Isolation structure and method for making same

Also Published As

Publication number Publication date
US5677232A (en) 1997-10-14
KR0168196B1 (ko) 1999-02-01
KR970053384A (ko) 1997-07-31
JP3581505B2 (ja) 2004-10-27

Similar Documents

Publication Publication Date Title
JP4187808B2 (ja) 半導体装置の製造方法
GB2128400A (en) Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same
JP2003188251A (ja) トレンチ素子分離構造を有する半導体素子及びその製造方法
JP3581505B2 (ja) 半導体装置の素子分離領域の形成方法
JPH1187487A (ja) 選択酸化方法
KR100739656B1 (ko) 반도체 장치의 제조 방법
US6020251A (en) Method of forming buried diffusion junctions in conjunction with shallow-trench isolation structures in a semiconductor device
KR19990025534A (ko) 트렌치 소자분리 영역 형성방법
KR100361761B1 (ko) 반도체소자의소자분리절연막형성방법
JP2771057B2 (ja) 半導体装置の製造方法
KR100241517B1 (ko) 반도체 장치의 소자분리막 형성방법
KR19990015463A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR0166489B1 (ko) 반도체 소자의 소자분리 방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법
JP3468920B2 (ja) 半導体装置の素子分離方法
JPH08148554A (ja) 半導体装置の素子の隔離方法
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
US20050090084A1 (en) Method of forming a gate structure
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR100259083B1 (ko) 반도체소자 및 이의 제조방법
KR0146526B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100204911B1 (ko) 반도체장치의 플러그 형성 방법
JP3175307B2 (ja) 半導体装置の製造方法
KR100364126B1 (ko) 반도체소자의소자분리막제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees