JPH1187487A - 選択酸化方法 - Google Patents
選択酸化方法Info
- Publication number
- JPH1187487A JPH1187487A JP9238467A JP23846797A JPH1187487A JP H1187487 A JPH1187487 A JP H1187487A JP 9238467 A JP9238467 A JP 9238467A JP 23846797 A JP23846797 A JP 23846797A JP H1187487 A JPH1187487 A JP H1187487A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- silicon oxide
- film
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
- H10W10/0147—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape the shapes being altered by a local oxidation of silicon process, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 バーズビークを必要最小限に抑制することを
図る。 【解決手段】 先ず、素子活性領域におけるシリコン基
板１０の上面にシリコン酸化膜パタン１２ａおよびシリ
コン窒化膜パタン１４ａの積層構造を形成する。次に、
シリコン基板１０の素子分離領域にトレンチ２０を形成
する。次に、トレンチ２０の底に埋込みシリコン酸化膜
２２ａを形成する。次に、埋込みシリコン酸化膜２２ａ
の上面に埋込み多結晶シリコン膜２４ａを形成する。次
に、埋込み多結晶シリコン膜２４ａの熱酸化を行うこと
によりフィールド酸化膜１６を形成する。最後に、素子
活性領域に残存しているシリコン窒化膜パタン１４ｂお
よびシリコン酸化膜パタン１２ａを除去する。
図る。 【解決手段】 先ず、素子活性領域におけるシリコン基
板１０の上面にシリコン酸化膜パタン１２ａおよびシリ
コン窒化膜パタン１４ａの積層構造を形成する。次に、
シリコン基板１０の素子分離領域にトレンチ２０を形成
する。次に、トレンチ２０の底に埋込みシリコン酸化膜
２２ａを形成する。次に、埋込みシリコン酸化膜２２ａ
の上面に埋込み多結晶シリコン膜２４ａを形成する。次
に、埋込み多結晶シリコン膜２４ａの熱酸化を行うこと
によりフィールド酸化膜１６を形成する。最後に、素子
活性領域に残存しているシリコン窒化膜パタン１４ｂお
よびシリコン酸化膜パタン１２ａを除去する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の素
子分離領域を形成する方法に関する。
子分離領域を形成する方法に関する。
【０００２】
【従来の技術】従来、素子分離領域の形成には、ＬＯＣ
ＯＳ法（選択酸化法）と呼ばれる方法が広く使われてい
る。一般的なＬＯＣＯＳ法について、図７を参照して説
明する。図７は、ＬＯＣＯＳ法の製造工程を示す断面図
である。
ＯＳ法（選択酸化法）と呼ばれる方法が広く使われてい
る。一般的なＬＯＣＯＳ法について、図７を参照して説
明する。図７は、ＬＯＣＯＳ法の製造工程を示す断面図
である。
【０００３】先ず、熱酸化により、シリコン基板１０の
表面にシリコン酸化膜１２を形成する（図７（Ａ））。
続いて、ＬＰ−ＣＶＤ法により、シリコン酸化膜１２の
上面にシリコン窒化膜１４を形成する（図７（Ａ））。
次に、通常のホトリソグラフィおよびエッチング技術に
より、シリコン窒化膜１４およびシリコン酸化膜１２の
パターニングを行い、シリコン窒化膜パタン１４ａおよ
びシリコン酸化膜パタン１２ａをそれぞれ形成する（図
７（Ｂ））。そして、熱酸化を行って、露出しているシ
リコン基板１０の上面にフィールド酸化膜１６を形成す
る（図７（Ｃ））。尚、変形したシリコン窒化膜パタン
を記号１４ｂで表している。その後、変形したシリコン
窒化膜パタン１４ｂおよびシリコン酸化膜パタン１２ａ
は除去しておく（図７（Ｄ））。以上の工程の結果、フ
ィールド酸化膜１６によって素子分離領域が画成され
る。
表面にシリコン酸化膜１２を形成する（図７（Ａ））。
続いて、ＬＰ−ＣＶＤ法により、シリコン酸化膜１２の
上面にシリコン窒化膜１４を形成する（図７（Ａ））。
次に、通常のホトリソグラフィおよびエッチング技術に
より、シリコン窒化膜１４およびシリコン酸化膜１２の
パターニングを行い、シリコン窒化膜パタン１４ａおよ
びシリコン酸化膜パタン１２ａをそれぞれ形成する（図
７（Ｂ））。そして、熱酸化を行って、露出しているシ
リコン基板１０の上面にフィールド酸化膜１６を形成す
る（図７（Ｃ））。尚、変形したシリコン窒化膜パタン
を記号１４ｂで表している。その後、変形したシリコン
窒化膜パタン１４ｂおよびシリコン酸化膜パタン１２ａ
は除去しておく（図７（Ｄ））。以上の工程の結果、フ
ィールド酸化膜１６によって素子分離領域が画成され
る。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＬＯＣＯＳ法によれば、フィールド酸化膜１６の端部に
バーズビークと呼ばれる部分が形成される。このバーズ
ビークが形成された領域は、アクティブ領域（素子活性
領域）および素子分離領域のいずれでもない、不要な部
分である。半導体素子の微細化に伴い、このバーズビー
クの領域が最小加工寸法に比して無視できなくなりつつ
ある。
ＬＯＣＯＳ法によれば、フィールド酸化膜１６の端部に
バーズビークと呼ばれる部分が形成される。このバーズ
ビークが形成された領域は、アクティブ領域（素子活性
領域）および素子分離領域のいずれでもない、不要な部
分である。半導体素子の微細化に伴い、このバーズビー
クの領域が最小加工寸法に比して無視できなくなりつつ
ある。
【０００５】バーズビークを減らすには、フィールド
酸化膜１６の膜厚を減らすこと、シリコン酸化膜パタ
ン１２ａの膜厚を減らすこと、シリコン窒化膜パタン
１４ａの膜厚を増やすこと、という３通りの方法が考え
られる。
酸化膜１６の膜厚を減らすこと、シリコン酸化膜パタ
ン１２ａの膜厚を減らすこと、シリコン窒化膜パタン
１４ａの膜厚を増やすこと、という３通りの方法が考え
られる。
【０００６】先ず、フィールド酸化膜１６は隣接するア
クティブ領域間を電気的に分離するために設けている。
従って、ある程度の膜厚が必要である。よって、方法
では限界がある。
クティブ領域間を電気的に分離するために設けている。
従って、ある程度の膜厚が必要である。よって、方法
では限界がある。
【０００７】また、方法およびによれば、フィール
ド酸化膜１６の端部において、シリコン基板１０との間
の界面にかかる機械的なストレスが増加してしまう。こ
の結果、シリコン基板１０中に結晶欠陥が誘起され、接
合リーク電流が増加してしまう。この接合リーク電流
は、特にＤＲＡＭのメモリセルにおいて電荷保持時間を
決定するものである。従って、接合リーク電流の増加は
致命的なものとなる。
ド酸化膜１６の端部において、シリコン基板１０との間
の界面にかかる機械的なストレスが増加してしまう。こ
の結果、シリコン基板１０中に結晶欠陥が誘起され、接
合リーク電流が増加してしまう。この接合リーク電流
は、特にＤＲＡＭのメモリセルにおいて電荷保持時間を
決定するものである。従って、接合リーク電流の増加は
致命的なものとなる。
【０００８】また、方法およびによれば、フィール
ド酸化膜１６の端部における表面の段差形状が急峻とな
ってしまう。このため、後に続く電極のパターニング作
業が困難となる。
ド酸化膜１６の端部における表面の段差形状が急峻とな
ってしまう。このため、後に続く電極のパターニング作
業が困難となる。
【０００９】従って、従来より、バーズビークを必要最
小限に抑制することが可能な選択酸化法の実現が望まれ
ていた。
小限に抑制することが可能な選択酸化法の実現が望まれ
ていた。
【００１０】
【課題を解決するための手段】そこで、この発明の選択
酸化方法によれば、第１工程で素子活性領域におけるシ
リコン基板の上面にシリコン酸化膜パタンおよびシリコ
ン窒化膜パタンの積層構造を形成し、第２工程で前記シ
リコン基板の素子分離領域にトレンチを形成する。そし
て、第３工程では、前記トレンチの底に埋込みシリコン
酸化膜を形成する。また、第４工程では、前記埋込みシ
リコン酸化膜の上面に埋込み多結晶シリコン膜を形成す
る。そして、第５工程で前記埋込み多結晶シリコン膜の
熱酸化を行うことによりフィールド酸化膜を形成する。
最後に、第６工程で前記素子活性領域に残存している前
記シリコン窒化膜パタンおよびシリコン酸化膜パタンを
除去する。
酸化方法によれば、第１工程で素子活性領域におけるシ
リコン基板の上面にシリコン酸化膜パタンおよびシリコ
ン窒化膜パタンの積層構造を形成し、第２工程で前記シ
リコン基板の素子分離領域にトレンチを形成する。そし
て、第３工程では、前記トレンチの底に埋込みシリコン
酸化膜を形成する。また、第４工程では、前記埋込みシ
リコン酸化膜の上面に埋込み多結晶シリコン膜を形成す
る。そして、第５工程で前記埋込み多結晶シリコン膜の
熱酸化を行うことによりフィールド酸化膜を形成する。
最後に、第６工程で前記素子活性領域に残存している前
記シリコン窒化膜パタンおよびシリコン酸化膜パタンを
除去する。
【００１１】このように、熱酸化を行う前に、あらかじ
めシリコン基板中に所定の厚さのシリコン酸化膜を埋込
んでおく。また、その埋込みシリコン酸化膜の上面に所
定の厚さの多結晶シリコン膜を形成する。そして、この
多結晶シリコン膜に対して熱酸化を施し、シリコン酸化
膜（フィールド酸化膜）に変質させる。尚、この熱酸化
工程では、形成したすべての多結晶シリコン膜が酸化さ
れるようにする。
めシリコン基板中に所定の厚さのシリコン酸化膜を埋込
んでおく。また、その埋込みシリコン酸化膜の上面に所
定の厚さの多結晶シリコン膜を形成する。そして、この
多結晶シリコン膜に対して熱酸化を施し、シリコン酸化
膜（フィールド酸化膜）に変質させる。尚、この熱酸化
工程では、形成したすべての多結晶シリコン膜が酸化さ
れるようにする。
【００１２】従って、この方法によれば、フィールド酸
化膜の膜厚とシリコン酸化膜の膜厚との和が、素子分離
に寄与する酸化膜の膜厚となる。従って、トレンチの深
さを制御することにより、素子分離に必要な膜厚の酸化
膜を形成することができる。すなわち、バーズビーク量
を必要最小限に抑えることが可能になる。
化膜の膜厚とシリコン酸化膜の膜厚との和が、素子分離
に寄与する酸化膜の膜厚となる。従って、トレンチの深
さを制御することにより、素子分離に必要な膜厚の酸化
膜を形成することができる。すなわち、バーズビーク量
を必要最小限に抑えることが可能になる。
【００１３】また、この方法によれば、トレンチの下部
をシリコン酸化膜で埋込むことにより素子分離特性を確
保している。そして、トレンチの上部に多結晶シリコン
を埋込み、それを酸化することによりフィールド酸化膜
を得ているので、通常のＬＯＣＯＳ法に比べるとフィー
ルド酸化量を少なくできる。従って、なだらかな表面形
状のフィールド酸化膜を形成することができる。
をシリコン酸化膜で埋込むことにより素子分離特性を確
保している。そして、トレンチの上部に多結晶シリコン
を埋込み、それを酸化することによりフィールド酸化膜
を得ているので、通常のＬＯＣＯＳ法に比べるとフィー
ルド酸化量を少なくできる。従って、なだらかな表面形
状のフィールド酸化膜を形成することができる。
【００１４】また、この熱酸化により埋め込み多結晶シ
リコン膜が膨らむので、形成されたフィールド酸化膜に
よりトレンチの内壁が完全に埋められる。従って、トレ
ンチの内壁が露出して、素子の特性が劣化してしまうこ
ともない。
リコン膜が膨らむので、形成されたフィールド酸化膜に
よりトレンチの内壁が完全に埋められる。従って、トレ
ンチの内壁が露出して、素子の特性が劣化してしまうこ
ともない。
【００１５】この発明の選択酸化方法において、好まし
くは、前記第１工程は、前記シリコン基板の上面に第１
シリコン酸化膜およびシリコン窒化膜を順次に形成する
工程と、前記シリコン窒化膜の上面に前記素子活性領域
を画成する工程と、前記シリコン窒化膜および前記第１
シリコン酸化膜のエッチングを行って、前記素子活性領
域に前記シリコン窒化膜パタンおよびシリコン酸化膜パ
タンを形成する工程とを含むのが良い。
くは、前記第１工程は、前記シリコン基板の上面に第１
シリコン酸化膜およびシリコン窒化膜を順次に形成する
工程と、前記シリコン窒化膜の上面に前記素子活性領域
を画成する工程と、前記シリコン窒化膜および前記第１
シリコン酸化膜のエッチングを行って、前記素子活性領
域に前記シリコン窒化膜パタンおよびシリコン酸化膜パ
タンを形成する工程とを含むのが良い。
【００１６】また、この発明の選択酸化方法において、
好ましくは、前記第３工程は、所定の膜厚の第２シリコ
ン酸化膜を成膜する工程と、前記第２シリコン酸化膜の
パターニングを行って前記埋込みシリコン酸化膜を形成
する工程とを含むのが良い。ここでの第２シリコン酸化
膜の成膜はＣＶＤ法により行うのが好適である。
好ましくは、前記第３工程は、所定の膜厚の第２シリコ
ン酸化膜を成膜する工程と、前記第２シリコン酸化膜の
パターニングを行って前記埋込みシリコン酸化膜を形成
する工程とを含むのが良い。ここでの第２シリコン酸化
膜の成膜はＣＶＤ法により行うのが好適である。
【００１７】尚、ＤＲＡＭメモリセルのように、同一寸
法の繰返しパタンとなる素子分離領域を形成する場合に
は、前記所定の膜厚は、前記トレンチを完全に埋込む厚
さとし、前記パターニングをエッチバックにより行うの
が好適である。
法の繰返しパタンとなる素子分離領域を形成する場合に
は、前記所定の膜厚は、前記トレンチを完全に埋込む厚
さとし、前記パターニングをエッチバックにより行うの
が好適である。
【００１８】このように、トレンチを完全に埋込むよう
に、上述の第２シリコン酸化膜の成膜を行う。すなわ
ち、隣り合うトレンチ内に形成された第２シリコン酸化
膜が、各トレンチの開口部からシリコン窒化膜パタンの
上面にまで延在して互いに接触し合うように形成する。
そして、エッチバックにより、所定の厚さ分だけ第２シ
リコン酸化膜の表層部を除去する。
に、上述の第２シリコン酸化膜の成膜を行う。すなわ
ち、隣り合うトレンチ内に形成された第２シリコン酸化
膜が、各トレンチの開口部からシリコン窒化膜パタンの
上面にまで延在して互いに接触し合うように形成する。
そして、エッチバックにより、所定の厚さ分だけ第２シ
リコン酸化膜の表層部を除去する。
【００１９】尚、好ましくは、前記埋込みシリコン酸化
膜の上面の高さが、前記シリコン基板と前記シリコン酸
化膜パタンとの界面の高さより低くなるように、前記第
２シリコン酸化膜の前記パターニングを行うのが良い。
膜の上面の高さが、前記シリコン基板と前記シリコン酸
化膜パタンとの界面の高さより低くなるように、前記第
２シリコン酸化膜の前記パターニングを行うのが良い。
【００２０】また、この発明の選択酸化方法において、
好ましくは、前記第４工程は、所定の膜厚の多結晶シリ
コン膜を成膜する工程と、前記多結晶シリコン膜のパタ
ーニングを行って前記埋込み多結晶シリコン膜を形成す
る工程とを含むのが良い。
好ましくは、前記第４工程は、所定の膜厚の多結晶シリ
コン膜を成膜する工程と、前記多結晶シリコン膜のパタ
ーニングを行って前記埋込み多結晶シリコン膜を形成す
る工程とを含むのが良い。
【００２１】ＤＲＡＭメモリセルのように、同一寸法の
繰返しパタンとなる素子分離領域を形成する場合には、
前記所定の膜厚は、前記埋込みシリコン酸化膜が形成さ
れたトレンチを完全に埋込む厚さとし、前記パターニン
グをエッチバックにより行うのが好適である。
繰返しパタンとなる素子分離領域を形成する場合には、
前記所定の膜厚は、前記埋込みシリコン酸化膜が形成さ
れたトレンチを完全に埋込む厚さとし、前記パターニン
グをエッチバックにより行うのが好適である。
【００２２】このように、トレンチを完全に埋込むよう
に、上述の多結晶シリコン膜の成膜を行う。従って、多
結晶シリコン膜は、埋込みシリコン酸化膜の上面に堆積
する。尚、隣り合うトレンチ内に形成された多結晶シリ
コン膜が、各トレンチの開口部からシリコン窒化膜パタ
ンの上面にまで延在して互いに接触し合うように形成す
る。そして、エッチバックにより、所定の厚さ分だけ多
結晶シリコン膜の表層部を除去する。
に、上述の多結晶シリコン膜の成膜を行う。従って、多
結晶シリコン膜は、埋込みシリコン酸化膜の上面に堆積
する。尚、隣り合うトレンチ内に形成された多結晶シリ
コン膜が、各トレンチの開口部からシリコン窒化膜パタ
ンの上面にまで延在して互いに接触し合うように形成す
る。そして、エッチバックにより、所定の厚さ分だけ多
結晶シリコン膜の表層部を除去する。
【００２３】また、前記埋込み多結晶シリコン膜の上面
の高さが、前記シリコン基板と前記シリコン酸化膜パタ
ンとの界面の高さと実質的に等しくなるように、前記多
結晶シリコン膜の前記パターニングを行うのが好適であ
る。
の高さが、前記シリコン基板と前記シリコン酸化膜パタ
ンとの界面の高さと実質的に等しくなるように、前記多
結晶シリコン膜の前記パターニングを行うのが好適であ
る。
【００２４】このように、埋込み多結晶シリコン膜の表
面の高さとシリコン基板の上面の高さとをほぼ等しくし
てある。従って、埋込み多結晶シリコン膜によりトレン
チの内壁が完全に埋めつくされるので、素子活性領域に
形成されるトランジスタの特性に悪影響を与えない。ま
た、万が一、多結晶シリコン膜の表層部を除去し過ぎて
しまいトレンチの内壁を露出させてしまっても、次工程
の熱酸化処理により多結晶シリコン膜は膨らむ。従っ
て、トレンチの内壁を完全に埋めることができる。
面の高さとシリコン基板の上面の高さとをほぼ等しくし
てある。従って、埋込み多結晶シリコン膜によりトレン
チの内壁が完全に埋めつくされるので、素子活性領域に
形成されるトランジスタの特性に悪影響を与えない。ま
た、万が一、多結晶シリコン膜の表層部を除去し過ぎて
しまいトレンチの内壁を露出させてしまっても、次工程
の熱酸化処理により多結晶シリコン膜は膨らむ。従っ
て、トレンチの内壁を完全に埋めることができる。
【００２５】次に、ＤＲＡＭの周辺回路部のように、任
意の寸法の不規則なパタンの素子分離領域を形成する場
合には、第３工程を次のように行う。
意の寸法の不規則なパタンの素子分離領域を形成する場
合には、第３工程を次のように行う。
【００２６】先ず、前記所定の膜厚は、少なくとも、前
記トレンチの深さと、前記シリコン酸化膜パタンの膜厚
と、前記シリコン窒化膜パタンの膜厚との和に相当する
厚さとする。従って、シリコン窒化膜パタンの上面より
も高い位置に第２シリコン酸化膜の上面が形成される。
記トレンチの深さと、前記シリコン酸化膜パタンの膜厚
と、前記シリコン窒化膜パタンの膜厚との和に相当する
厚さとする。従って、シリコン窒化膜パタンの上面より
も高い位置に第２シリコン酸化膜の上面が形成される。
【００２７】そして、前記パターニングは、前記第２シ
リコン酸化膜を前記所定の膜厚に相当する厚さ分だけ研
磨し、続いて、エッチバックを行う。
リコン酸化膜を前記所定の膜厚に相当する厚さ分だけ研
磨し、続いて、エッチバックを行う。
【００２８】このように、研磨を行うことによって、シ
リコン窒化膜パタンよりも上側の第２シリコン酸化膜部
分が除去される。その後、エッチバックにより、研磨し
た後の第２シリコン酸化膜の表面を所定量だけ除去す
る。従って、トレンチの中に所定の膜厚の埋込みシリコ
ン酸化膜が形成される。
リコン窒化膜パタンよりも上側の第２シリコン酸化膜部
分が除去される。その後、エッチバックにより、研磨し
た後の第２シリコン酸化膜の表面を所定量だけ除去す
る。従って、トレンチの中に所定の膜厚の埋込みシリコ
ン酸化膜が形成される。
【００２９】また、好ましくは、前記埋込みシリコン酸
化膜の上面の高さが、前記シリコン基板と前記シリコン
酸化膜パタンとの界面の高さより低くなるように、前記
第２シリコン酸化膜の前記パターニングを行うのが良
い。
化膜の上面の高さが、前記シリコン基板と前記シリコン
酸化膜パタンとの界面の高さより低くなるように、前記
第２シリコン酸化膜の前記パターニングを行うのが良
い。
【００３０】さらに、ＤＲＡＭの周辺回路部のように、
任意の寸法の不規則なパタンの素子分離領域を形成する
場合には、第４工程を次のように行う。
任意の寸法の不規則なパタンの素子分離領域を形成する
場合には、第４工程を次のように行う。
【００３１】先ず、前記所定の膜厚は、少なくとも、前
記シリコン窒化膜パタンの上面の高さと、前記埋込みシ
リコン酸化膜の上面の高さとの差に相当する厚さとす
る。従って、シリコン窒化膜パタンの上面よりも高い位
置に多結晶シリコン膜の上面が形成される。
記シリコン窒化膜パタンの上面の高さと、前記埋込みシ
リコン酸化膜の上面の高さとの差に相当する厚さとす
る。従って、シリコン窒化膜パタンの上面よりも高い位
置に多結晶シリコン膜の上面が形成される。
【００３２】また、前記パターニングは、前記多結晶シ
リコン膜を前記所定の膜厚に相当する厚さ分だけ研磨
し、続いて、エッチバックを行う。
リコン膜を前記所定の膜厚に相当する厚さ分だけ研磨
し、続いて、エッチバックを行う。
【００３３】このように、研磨を行うことによって、シ
リコン窒化膜パタンよりも上側の多結晶シリコン膜部分
が除去される。その後、エッチバックにより、研磨した
後の多結晶シリコン膜の表面を所定量だけ除去する。従
って、トレンチの中の埋込みシリコン酸化膜の上に所定
の膜厚の埋込み多結晶シリコン膜が形成される。
リコン窒化膜パタンよりも上側の多結晶シリコン膜部分
が除去される。その後、エッチバックにより、研磨した
後の多結晶シリコン膜の表面を所定量だけ除去する。従
って、トレンチの中の埋込みシリコン酸化膜の上に所定
の膜厚の埋込み多結晶シリコン膜が形成される。
【００３４】また、好ましくは、前記埋込み多結晶シリ
コン膜の上面の高さが、前記シリコン基板と前記シリコ
ン酸化膜パタンとの界面の高さと実質的に等しくなるよ
うに、前記多結晶シリコン膜の前記パターニングを行う
のが良い。
コン膜の上面の高さが、前記シリコン基板と前記シリコ
ン酸化膜パタンとの界面の高さと実質的に等しくなるよ
うに、前記多結晶シリコン膜の前記パターニングを行う
のが良い。
【００３５】このように、埋込み多結晶シリコン膜の表
面の高さとシリコン基板の上面の高さとをほぼ等しくす
る。従って、埋込み多結晶シリコン膜によりトレンチの
内壁が完全に埋めつくされるので、素子活性領域に形成
されるトランジスタの特性に悪影響を与えない。
面の高さとシリコン基板の上面の高さとをほぼ等しくす
る。従って、埋込み多結晶シリコン膜によりトレンチの
内壁が完全に埋めつくされるので、素子活性領域に形成
されるトランジスタの特性に悪影響を与えない。
【００３６】
【発明の実施の形態】以下、図を参照して、この発明の
実施の形態につき説明する。尚、図は、この発明が理解
できる程度に構造、大きさおよび配置関係を概略的に示
してあるに過ぎない。また、以下に記載する数値等の条
件や材料は単なる一例に過ぎない。従って、この発明
は、この実施の形態に何ら限定されることがない。
実施の形態につき説明する。尚、図は、この発明が理解
できる程度に構造、大きさおよび配置関係を概略的に示
してあるに過ぎない。また、以下に記載する数値等の条
件や材料は単なる一例に過ぎない。従って、この発明
は、この実施の形態に何ら限定されることがない。
【００３７】［第１の実施の形態］第１の実施の形態で
は、ＤＲＡＭのメモリセル部のように、同一寸法の繰返
しパタンとなる素子分離領域の形成方法につき説明す
る。以下、図１〜図３を参照して、この形成フローにつ
き順次に説明する。
は、ＤＲＡＭのメモリセル部のように、同一寸法の繰返
しパタンとなる素子分離領域の形成方法につき説明す
る。以下、図１〜図３を参照して、この形成フローにつ
き順次に説明する。
【００３８】先ず、素子活性領域におけるシリコン基板
１０の上面にシリコン酸化膜パタン１２ａおよびシリコ
ン窒化膜パタン１４ａの積層構造を形成する（図１
（Ａ））。このため、シリコン基板１０の上面に第１シ
リコン酸化膜１２およびシリコン窒化膜１４を順次に形
成する（図２（Ａ））。第１シリコン酸化膜１２は、熱
酸化法により２０ｎｍ程度の膜厚となるように形成す
る。シリコン窒化膜１４は、ＬＰ−ＣＶＤ（減圧ＣＶ
Ｄ）法により１５０ｎｍ程度の膜厚となるように形成し
ている。
１０の上面にシリコン酸化膜パタン１２ａおよびシリコ
ン窒化膜パタン１４ａの積層構造を形成する（図１
（Ａ））。このため、シリコン基板１０の上面に第１シ
リコン酸化膜１２およびシリコン窒化膜１４を順次に形
成する（図２（Ａ））。第１シリコン酸化膜１２は、熱
酸化法により２０ｎｍ程度の膜厚となるように形成す
る。シリコン窒化膜１４は、ＬＰ−ＣＶＤ（減圧ＣＶ
Ｄ）法により１５０ｎｍ程度の膜厚となるように形成し
ている。
【００３９】次に、シリコン窒化膜１４の上面に素子活
性領域を画成する。素子活性領域は、トランジスタが形
成されるシリコン基板１０上の領域である。この素子活
性領域に対応する位置に、それぞれレジストパタン１８
を形成する（図２（Ｂ））。
性領域を画成する。素子活性領域は、トランジスタが形
成されるシリコン基板１０上の領域である。この素子活
性領域に対応する位置に、それぞれレジストパタン１８
を形成する（図２（Ｂ））。
【００４０】次に、シリコン窒化膜１４および第１シリ
コン酸化膜１２のエッチングを行って、素子活性領域に
シリコン窒化膜パタン１４ａおよびシリコン酸化膜パタ
ン１２ａを形成する（図２（Ｃ））。このエッチング
は、レジストパタン１８をマスクとして用いて行う。レ
ジストパタン１８は、通常のフォトリソグラフィおよび
エッチング技術により形成する。このエッチング工程で
は、エッチングガスとしてＣＦ4 系のガスを用いて行
う。
コン酸化膜１２のエッチングを行って、素子活性領域に
シリコン窒化膜パタン１４ａおよびシリコン酸化膜パタ
ン１２ａを形成する（図２（Ｃ））。このエッチング
は、レジストパタン１８をマスクとして用いて行う。レ
ジストパタン１８は、通常のフォトリソグラフィおよび
エッチング技術により形成する。このエッチング工程で
は、エッチングガスとしてＣＦ4 系のガスを用いて行
う。
【００４１】従って、レジストパタン１８のパタンが下
層のシリコン窒化膜１４および第１シリコン酸化膜１２
に順次に転写される。これにより、レジストパタン１８
とほぼ同一の平面形状のシリコン窒化膜パタン１４ａお
よびシリコン酸化膜パタン１２ａが形成される。その
後、レジストパタン１８は除去しておく。
層のシリコン窒化膜１４および第１シリコン酸化膜１２
に順次に転写される。これにより、レジストパタン１８
とほぼ同一の平面形状のシリコン窒化膜パタン１４ａお
よびシリコン酸化膜パタン１２ａが形成される。その
後、レジストパタン１８は除去しておく。
【００４２】次に、シリコン基板１０の素子分離領域に
トレンチ２０を形成する（図１（Ｂ））。このため、シ
リコン窒化膜パタン１４ａをマスクとしてドライエッチ
ングを行う。エッチングガスとしてはＣｌ2 系のガスを
用いている。このエッチング工程において、５００ｎｍ
の深さの溝すなわちトレンチ２０を素子分離領域に形成
する。
トレンチ２０を形成する（図１（Ｂ））。このため、シ
リコン窒化膜パタン１４ａをマスクとしてドライエッチ
ングを行う。エッチングガスとしてはＣｌ2 系のガスを
用いている。このエッチング工程において、５００ｎｍ
の深さの溝すなわちトレンチ２０を素子分離領域に形成
する。
【００４３】次に、トレンチ２０の底に埋込みシリコン
酸化膜を形成する工程と、この埋込みシリコン酸化膜の
上面に埋込み多結晶シリコン膜を形成する工程とにつ
き、図３を参照して説明する。
酸化膜を形成する工程と、この埋込みシリコン酸化膜の
上面に埋込み多結晶シリコン膜を形成する工程とにつ
き、図３を参照して説明する。
【００４４】先ず、所定の膜厚の第２シリコン酸化膜２
２をシリコン基板１０上に成膜する（図３（Ａ））。第
２シリコン酸化膜２２は、例えばＣＶＤ法により形成す
る。原料ガスとしては、シラン（ＳｉＨ4 ）またはＴＥ
ＯＳ（テトラエトキシオルソシリケート）を用いてい
る。尚、常圧ＣＶＤでも減圧ＣＶＤでもよい。
２をシリコン基板１０上に成膜する（図３（Ａ））。第
２シリコン酸化膜２２は、例えばＣＶＤ法により形成す
る。原料ガスとしては、シラン（ＳｉＨ4 ）またはＴＥ
ＯＳ（テトラエトキシオルソシリケート）を用いてい
る。尚、常圧ＣＶＤでも減圧ＣＶＤでもよい。
【００４５】このとき、第２シリコン酸化膜２２の膜厚
は、トレンチ２０を完全に埋め込む厚さとする。この工
程では、第２シリコン酸化膜２２の表面がシリコン窒化
膜パタン１４ａの上面より上側位置になるようにしてい
る。
は、トレンチ２０を完全に埋め込む厚さとする。この工
程では、第２シリコン酸化膜２２の表面がシリコン窒化
膜パタン１４ａの上面より上側位置になるようにしてい
る。
【００４６】続いて、第２シリコン酸化膜２２のパター
ニングを行って埋込みシリコン酸化膜２２ａを形成する
（図３（Ｂ））。このパターニングは、第２シリコン酸
化膜２２の全面エッチバックにより行う。このため、エ
ッチングガスとしてＣＦ4 系のガスを用いて、ドライエ
ッチングを行っている。
ニングを行って埋込みシリコン酸化膜２２ａを形成する
（図３（Ｂ））。このパターニングは、第２シリコン酸
化膜２２の全面エッチバックにより行う。このため、エ
ッチングガスとしてＣＦ4 系のガスを用いて、ドライエ
ッチングを行っている。
【００４７】このエッチバック工程により、第２シリコ
ン酸化膜２２の表層部を所定量だけ除去し、トレンチ２
０の各々に所定の膜厚のシリコン酸化膜を残存させて埋
込みシリコン酸化膜２２ａとする。ここで、埋込みシリ
コン酸化膜２２ａの上面の高さが、シリコン基板１０と
シリコン酸化膜パタン１２ａとの界面の高さより低くな
るように、第２シリコン酸化膜２２のパターニングを行
っている。ここでは、上述の界面に対して埋込みシリコ
ン酸化膜２２ａの表面が２００ｎｍ〜３００ｎｍ程度低
くなるようにしている。従って、トレンチ２０はシリコ
ン酸化膜で完全に埋めつくされていない。この工程によ
り、トレンチ２０の各々の底部に均一な厚さのシリコン
酸化膜が埋込みシリコン酸化膜２２ａとして残存する。
ン酸化膜２２の表層部を所定量だけ除去し、トレンチ２
０の各々に所定の膜厚のシリコン酸化膜を残存させて埋
込みシリコン酸化膜２２ａとする。ここで、埋込みシリ
コン酸化膜２２ａの上面の高さが、シリコン基板１０と
シリコン酸化膜パタン１２ａとの界面の高さより低くな
るように、第２シリコン酸化膜２２のパターニングを行
っている。ここでは、上述の界面に対して埋込みシリコ
ン酸化膜２２ａの表面が２００ｎｍ〜３００ｎｍ程度低
くなるようにしている。従って、トレンチ２０はシリコ
ン酸化膜で完全に埋めつくされていない。この工程によ
り、トレンチ２０の各々の底部に均一な厚さのシリコン
酸化膜が埋込みシリコン酸化膜２２ａとして残存する。
【００４８】次に、所定の膜厚の多結晶シリコン膜２４
を成膜する（図３（Ｃ））。この多結晶シリコン膜２４
の成膜は、ＬＰ−ＣＶＤ法により行う。原料ガスとして
は、ＳｉＨ4 を用いている。多結晶シリコン膜２４は、
トレンチ２０の空き領域にも入り込み、従って、各埋込
みシリコン酸化膜２２ａの上面に堆積する。
を成膜する（図３（Ｃ））。この多結晶シリコン膜２４
の成膜は、ＬＰ−ＣＶＤ法により行う。原料ガスとして
は、ＳｉＨ4 を用いている。多結晶シリコン膜２４は、
トレンチ２０の空き領域にも入り込み、従って、各埋込
みシリコン酸化膜２２ａの上面に堆積する。
【００４９】ここで、成膜した多結晶シリコン膜２４の
膜厚は、埋込みシリコン酸化膜２２ａが形成されたトレ
ンチ２０を完全に埋込む厚さとしている。ここでは、多
結晶シリコン膜２４の上面が、シリコン窒化膜パタン１
４ａの上面より上側に位置するようにしている。
膜厚は、埋込みシリコン酸化膜２２ａが形成されたトレ
ンチ２０を完全に埋込む厚さとしている。ここでは、多
結晶シリコン膜２４の上面が、シリコン窒化膜パタン１
４ａの上面より上側に位置するようにしている。
【００５０】そして、多結晶シリコン膜２４のパターニ
ングを行って埋込み多結晶シリコン膜２４ａを形成する
（図１（Ｃ））。このパターニングは、エッチバックに
より行う。ここでは、Ｃｌ2 系のガスを用いたドライエ
ッチングにより、多結晶シリコン膜２４の全面エッチバ
ックを行っている。
ングを行って埋込み多結晶シリコン膜２４ａを形成する
（図１（Ｃ））。このパターニングは、エッチバックに
より行う。ここでは、Ｃｌ2 系のガスを用いたドライエ
ッチングにより、多結晶シリコン膜２４の全面エッチバ
ックを行っている。
【００５１】このエッチバック工程により、多結晶シリ
コン膜２４の表層部を所定量だけ除去し、残存した多結
晶シリコン膜を埋込み多結晶シリコン膜２４ａとする。
ここで、埋込み多結晶シリコン膜２４ａの上面の高さ
が、シリコン基板１０とシリコン酸化膜パタン１２ａと
の界面の高さと実質的に等しいくなるように、多結晶シ
リコン膜２４のパターニングを行っている。従って、シ
リコン基板１０に形成されたトレンチ２０の内壁が多結
晶シリコン膜やシリコン酸化膜により完全に埋めつくさ
れて、露出部分が無くなる。よって、素子活性領域に形
成されるトランジスタの特性を損ねることがない。
コン膜２４の表層部を所定量だけ除去し、残存した多結
晶シリコン膜を埋込み多結晶シリコン膜２４ａとする。
ここで、埋込み多結晶シリコン膜２４ａの上面の高さ
が、シリコン基板１０とシリコン酸化膜パタン１２ａと
の界面の高さと実質的に等しいくなるように、多結晶シ
リコン膜２４のパターニングを行っている。従って、シ
リコン基板１０に形成されたトレンチ２０の内壁が多結
晶シリコン膜やシリコン酸化膜により完全に埋めつくさ
れて、露出部分が無くなる。よって、素子活性領域に形
成されるトランジスタの特性を損ねることがない。
【００５２】次に、埋込み多結晶シリコン膜２４ａの熱
酸化を行うことによりフィールド酸化膜１６を形成する
（図１（Ｄ））。この熱酸化は、１０００℃〜１０５０
℃の温度のＨ2 ＯガスおよびＯ2 ガスの混合ガス雰囲気
中で行う。このとき、すべての埋込み多結晶シリコン膜
２４ａが完全に酸化されるようにする。この結果、フィ
ールド酸化膜１６が形成される。このフィールド酸化膜
１６と埋込みシリコン酸化膜２２ａとが、素子分離に寄
与する酸化膜となる。
酸化を行うことによりフィールド酸化膜１６を形成する
（図１（Ｄ））。この熱酸化は、１０００℃〜１０５０
℃の温度のＨ2 ＯガスおよびＯ2 ガスの混合ガス雰囲気
中で行う。このとき、すべての埋込み多結晶シリコン膜
２４ａが完全に酸化されるようにする。この結果、フィ
ールド酸化膜１６が形成される。このフィールド酸化膜
１６と埋込みシリコン酸化膜２２ａとが、素子分離に寄
与する酸化膜となる。
【００５３】このとき、埋め込み多結晶シリコン膜２４
ａが膨らむので、トレンチ２０の内壁を完全に埋めるこ
とができる。従って、上述のエッチバック工程におい
て、多結晶シリコン膜２４の表層部を除去し過ぎてしま
いトレンチ２０の内壁を露出させてしまった場合でも問
題ない。
ａが膨らむので、トレンチ２０の内壁を完全に埋めるこ
とができる。従って、上述のエッチバック工程におい
て、多結晶シリコン膜２４の表層部を除去し過ぎてしま
いトレンチ２０の内壁を露出させてしまった場合でも問
題ない。
【００５４】フィールド酸化膜１６は、シリコン基板１
０の上面に対して、なだらかな盛り上がり形状を呈して
おり、その端部がシリコン酸化膜パタン１２ａと接続し
て一体化している。このため、シリコン窒化膜１４ａの
端部が若干持ち上げられて変形している（変形したシリ
コン窒化膜１４ａを記号１４ｂで示している。）。しか
しながら、従来のＬＯＣＯＳ法に比べると熱酸化量が少
なくて済む。従って、バーズビークの発生が抑制され
る。
０の上面に対して、なだらかな盛り上がり形状を呈して
おり、その端部がシリコン酸化膜パタン１２ａと接続し
て一体化している。このため、シリコン窒化膜１４ａの
端部が若干持ち上げられて変形している（変形したシリ
コン窒化膜１４ａを記号１４ｂで示している。）。しか
しながら、従来のＬＯＣＯＳ法に比べると熱酸化量が少
なくて済む。従って、バーズビークの発生が抑制され
る。
【００５５】最後に、素子活性領域に残存しているシリ
コン窒化膜パタン１４ｂおよびシリコン酸化膜パタン１
２ａを除去して、素子分離作業を終了する（図１
（Ｅ））。シリコン窒化膜パタン１４ｂは、加熱したＨ
3 ＰＯ4 溶液により除去される。シリコン酸化膜パタン
１２ａは、１％から５％のＨＦ水溶液により除去され
る。
コン窒化膜パタン１４ｂおよびシリコン酸化膜パタン１
２ａを除去して、素子分離作業を終了する（図１
（Ｅ））。シリコン窒化膜パタン１４ｂは、加熱したＨ
3 ＰＯ4 溶液により除去される。シリコン酸化膜パタン
１２ａは、１％から５％のＨＦ水溶液により除去され
る。
【００５６】［第２の実施の形態］次に、第２の実施の
形態につき、図４〜図６を参照して説明する。この実施
の形態では、ＤＲＡＭのメモリセル部のように、同一寸
法の繰返しパタンとなる素子分離領域と、ＤＲＡＭの周
辺回路部のように任意の寸法の不規則なパタンの素子分
離領域とを同時に形成する。この製造フローにつき、以
下、順次に説明する。尚、第１の実施の形態の工程と重
複する工程については説明を省略する場合がある。
形態につき、図４〜図６を参照して説明する。この実施
の形態では、ＤＲＡＭのメモリセル部のように、同一寸
法の繰返しパタンとなる素子分離領域と、ＤＲＡＭの周
辺回路部のように任意の寸法の不規則なパタンの素子分
離領域とを同時に形成する。この製造フローにつき、以
下、順次に説明する。尚、第１の実施の形態の工程と重
複する工程については説明を省略する場合がある。
【００５７】先ず、素子活性領域におけるシリコン基板
１０の上面にシリコン酸化膜パタン１２ａおよびシリコ
ン窒化膜パタン１４ａの積層構造を形成する（図４
（Ｂ））。
１０の上面にシリコン酸化膜パタン１２ａおよびシリコ
ン窒化膜パタン１４ａの積層構造を形成する（図４
（Ｂ））。
【００５８】このため、シリコン基板１０の上面に第１
シリコン酸化膜１２およびシリコン窒化膜１４を順次に
形成する（図４（Ａ））。第１シリコン酸化膜１２は、
熱酸化法により２０ｎｍ程度の膜厚となるように形成す
る。シリコン窒化膜１４は、ＬＰ−ＣＶＤ法により１５
０ｎｍ程度の膜厚となるように形成している。
シリコン酸化膜１２およびシリコン窒化膜１４を順次に
形成する（図４（Ａ））。第１シリコン酸化膜１２は、
熱酸化法により２０ｎｍ程度の膜厚となるように形成す
る。シリコン窒化膜１４は、ＬＰ−ＣＶＤ法により１５
０ｎｍ程度の膜厚となるように形成している。
【００５９】次に、シリコン窒化膜１４の上面に素子活
性領域を画成する。この素子活性領域に対応する位置
に、それぞれレジストパタンを形成する。そして、シリ
コン窒化膜１４および第１シリコン酸化膜１２のエッチ
ングを行って、素子活性領域にシリコン窒化膜パタン１
４ａおよびシリコン酸化膜パタン１２ａを形成する（図
４（Ｂ））。その後、レジストパタンは除去しておく。
性領域を画成する。この素子活性領域に対応する位置
に、それぞれレジストパタンを形成する。そして、シリ
コン窒化膜１４および第１シリコン酸化膜１２のエッチ
ングを行って、素子活性領域にシリコン窒化膜パタン１
４ａおよびシリコン酸化膜パタン１２ａを形成する（図
４（Ｂ））。その後、レジストパタンは除去しておく。
【００６０】次に、シリコン基板１０の素子分離領域に
トレンチ２０を形成する（図４（Ｃ））。このため、シ
リコン窒化膜パタン１４ａをマスクとしてドライエッチ
ングを行う。このエッチング工程により、５００ｎｍの
深さの溝すなわちトレンチ２０を素子分離領域に形成す
る。尚、溝の断面形状はそれぞれ異なったものとなって
いる。
トレンチ２０を形成する（図４（Ｃ））。このため、シ
リコン窒化膜パタン１４ａをマスクとしてドライエッチ
ングを行う。このエッチング工程により、５００ｎｍの
深さの溝すなわちトレンチ２０を素子分離領域に形成す
る。尚、溝の断面形状はそれぞれ異なったものとなって
いる。
【００６１】次に、トレンチ２０の底に埋込みシリコン
酸化膜を形成する工程と、この埋込みシリコン酸化膜の
上面に埋込み多結晶シリコン膜を形成する工程とにつき
説明する。
酸化膜を形成する工程と、この埋込みシリコン酸化膜の
上面に埋込み多結晶シリコン膜を形成する工程とにつき
説明する。
【００６２】先ず、所定の膜厚の第２シリコン酸化膜２
２をシリコン基板１０上に成膜する（図４（Ｄ））。こ
のとき、第２シリコン酸化膜２２の膜厚は、少なくと
も、トレンチ２０の深さと、シリコン酸化膜パタン１２
ａの膜厚と、シリコン窒化膜パタン１４ａの膜厚との和
に相当する厚さとする。この工程では、第２シリコン酸
化膜２２の表面がシリコン窒化膜パタン１４ａの上面よ
り上側位置になるようにしている。図示の通り、比較的
溝幅の広いトレンチ２０のところでは、トレンチ２０の
形状が第２シリコン酸化膜２２の表面に反映されて凹部
が形成されている。この凹部の底部分がシリコン窒化膜
パタン１４ａよりも上側位置になるようにしている。
２をシリコン基板１０上に成膜する（図４（Ｄ））。こ
のとき、第２シリコン酸化膜２２の膜厚は、少なくと
も、トレンチ２０の深さと、シリコン酸化膜パタン１２
ａの膜厚と、シリコン窒化膜パタン１４ａの膜厚との和
に相当する厚さとする。この工程では、第２シリコン酸
化膜２２の表面がシリコン窒化膜パタン１４ａの上面よ
り上側位置になるようにしている。図示の通り、比較的
溝幅の広いトレンチ２０のところでは、トレンチ２０の
形状が第２シリコン酸化膜２２の表面に反映されて凹部
が形成されている。この凹部の底部分がシリコン窒化膜
パタン１４ａよりも上側位置になるようにしている。
【００６３】続いて、第２シリコン酸化膜２２のパター
ニングを行って埋込みシリコン酸化膜２２ａを形成する
（図５（Ｂ））。このため、先ず、第２シリコン酸化膜
２２を上述の所定の膜厚に相当する厚さ分だけ研磨す
る。つまり、シリコン窒化膜パタン１４ａより上側の第
２シリコン酸化膜２２の部分を除去する。研磨は、例え
ばＣＭＰ（Chemical Mechanical Polish）により行う。
この方法では、ウエハの表面にパッドを当てて研磨を行
うので、ウエハ上のパッドに当る部分が除去される。こ
の結果、埋込みシリコン酸化膜２２ｂが形成される（図
５（Ａ））。この埋込みシリコン酸化膜２２ｂの上面の
高さは、シリコン窒化膜パタン１４ａの上面の高さと同
じ高さになっている。
ニングを行って埋込みシリコン酸化膜２２ａを形成する
（図５（Ｂ））。このため、先ず、第２シリコン酸化膜
２２を上述の所定の膜厚に相当する厚さ分だけ研磨す
る。つまり、シリコン窒化膜パタン１４ａより上側の第
２シリコン酸化膜２２の部分を除去する。研磨は、例え
ばＣＭＰ（Chemical Mechanical Polish）により行う。
この方法では、ウエハの表面にパッドを当てて研磨を行
うので、ウエハ上のパッドに当る部分が除去される。こ
の結果、埋込みシリコン酸化膜２２ｂが形成される（図
５（Ａ））。この埋込みシリコン酸化膜２２ｂの上面の
高さは、シリコン窒化膜パタン１４ａの上面の高さと同
じ高さになっている。
【００６４】続いて、エッチバックを行うことにより、
埋込みシリコン酸化膜２２ｂの表層部を所定量だけ除去
する。このエッチバックは、エッチングガスとしてＣＦ
4 系のガスを用いて行えばよい。このエッチバック工程
により、所定の膜厚の埋込みシリコン酸化膜２２ａが各
トレンチ２０内に形成される（図５（Ｂ））。ここで、
埋込みシリコン酸化膜２２ａの上面の高さが、シリコン
基板１０とシリコン酸化膜パタン１２ａとの界面の高さ
より低くなるように、埋込みシリコン酸化膜２２ｂのパ
ターニングを行っている。ここでは、上述の界面に対し
て埋込みシリコン酸化膜２２ａの表面が２００ｎｍ〜３
００ｎｍ程度低くなるようにしている。
埋込みシリコン酸化膜２２ｂの表層部を所定量だけ除去
する。このエッチバックは、エッチングガスとしてＣＦ
4 系のガスを用いて行えばよい。このエッチバック工程
により、所定の膜厚の埋込みシリコン酸化膜２２ａが各
トレンチ２０内に形成される（図５（Ｂ））。ここで、
埋込みシリコン酸化膜２２ａの上面の高さが、シリコン
基板１０とシリコン酸化膜パタン１２ａとの界面の高さ
より低くなるように、埋込みシリコン酸化膜２２ｂのパ
ターニングを行っている。ここでは、上述の界面に対し
て埋込みシリコン酸化膜２２ａの表面が２００ｎｍ〜３
００ｎｍ程度低くなるようにしている。
【００６５】次に、所定の膜厚の多結晶シリコン膜２４
を成膜する（図５（Ｃ））。この多結晶シリコン膜２４
の成膜は、ＬＰ−ＣＶＤ法により行う。原料ガスとして
は、ＳｉＨ4 を用いている。多結晶シリコン膜２４は、
トレンチ２０の空き領域にも入り込み、従って、各埋込
みシリコン酸化膜２２ａの上面に堆積する。
を成膜する（図５（Ｃ））。この多結晶シリコン膜２４
の成膜は、ＬＰ−ＣＶＤ法により行う。原料ガスとして
は、ＳｉＨ4 を用いている。多結晶シリコン膜２４は、
トレンチ２０の空き領域にも入り込み、従って、各埋込
みシリコン酸化膜２２ａの上面に堆積する。
【００６６】ここで、成膜した多結晶シリコン膜２４の
膜厚は、少なくとも、シリコン窒化膜パタン１４ａの上
面の高さと、埋込みシリコン酸化膜２２ａの上面の高さ
との差に相当する厚さとする。ここでは、多結晶シリコ
ン膜２４の上面が、シリコン窒化膜パタン１４ａの上面
より上側に位置するようにしている。
膜厚は、少なくとも、シリコン窒化膜パタン１４ａの上
面の高さと、埋込みシリコン酸化膜２２ａの上面の高さ
との差に相当する厚さとする。ここでは、多結晶シリコ
ン膜２４の上面が、シリコン窒化膜パタン１４ａの上面
より上側に位置するようにしている。
【００６７】そして、多結晶シリコン膜２４のパターニ
ングを行って埋込み多結晶シリコン膜２４ａを形成する
（図６（Ａ））。このため、多結晶シリコン膜２４を上
述の所定の膜厚に相当する厚さ分だけ研磨する。つま
り、シリコン窒化膜パタン１４ａより上側の多結晶シリ
コン酸化膜２４の部分を除去する。研磨は、例えばＣＭ
Ｐにより行う。この結果、埋込み多結晶シリコン膜２４
ｂが形成される（図５（Ｄ））。この埋込み多結晶シリ
コン膜２４ｂの上面の高さは、シリコン窒化膜パタン１
４ａの上面の高さと同じ高さになっている。
ングを行って埋込み多結晶シリコン膜２４ａを形成する
（図６（Ａ））。このため、多結晶シリコン膜２４を上
述の所定の膜厚に相当する厚さ分だけ研磨する。つま
り、シリコン窒化膜パタン１４ａより上側の多結晶シリ
コン酸化膜２４の部分を除去する。研磨は、例えばＣＭ
Ｐにより行う。この結果、埋込み多結晶シリコン膜２４
ｂが形成される（図５（Ｄ））。この埋込み多結晶シリ
コン膜２４ｂの上面の高さは、シリコン窒化膜パタン１
４ａの上面の高さと同じ高さになっている。
【００６８】続いて、エッチバックを行うことにより、
埋込み多結晶シリコン膜２４ｂの表層部を所定量だけ除
去する。このエッチバックは、エッチングガスとしてＣ
ｌ2系のガスを用いて行えばよい。このエッチバック工
程により、所定の膜厚の埋込み多結晶シリコン膜２４ａ
が各トレンチ２０内に形成される（図６（Ａ））。ここ
で、埋込み多結晶シリコン膜２４ａの上面の高さが、シ
リコン基板１０とシリコン酸化膜パタン１２ａとの界面
の高さと実質的に等しくなるように、埋込み多結晶シリ
コン膜２４ｂのパターニングを行っている。従って、シ
リコン基板１０に形成されたトレンチ２０の内壁が多結
晶シリコン膜やシリコン酸化膜により完全に埋めつくさ
れて、露出部分が無くなる。よって、素子活性領域に形
成されるトランジスタの特性を損ねることがない。
埋込み多結晶シリコン膜２４ｂの表層部を所定量だけ除
去する。このエッチバックは、エッチングガスとしてＣ
ｌ2系のガスを用いて行えばよい。このエッチバック工
程により、所定の膜厚の埋込み多結晶シリコン膜２４ａ
が各トレンチ２０内に形成される（図６（Ａ））。ここ
で、埋込み多結晶シリコン膜２４ａの上面の高さが、シ
リコン基板１０とシリコン酸化膜パタン１２ａとの界面
の高さと実質的に等しくなるように、埋込み多結晶シリ
コン膜２４ｂのパターニングを行っている。従って、シ
リコン基板１０に形成されたトレンチ２０の内壁が多結
晶シリコン膜やシリコン酸化膜により完全に埋めつくさ
れて、露出部分が無くなる。よって、素子活性領域に形
成されるトランジスタの特性を損ねることがない。
【００６９】次に、埋込み多結晶シリコン膜２４ａの熱
酸化を行うことによりフィールド酸化膜１６を形成する
（図６（Ｂ））。このとき、埋め込み多結晶シリコン膜
２４ａが膨らむので、トレンチ２０の内壁を完全に埋め
ることができる。従って、前の工程で埋め込み多結晶シ
リコン膜２４ｂの表層部を除去し過ぎてしまい、トレン
チ２０の内壁を露出させてしまった場合でも問題ない。
そして、素子活性領域に残存しているシリコン窒化膜パ
タン１４ｂおよびシリコン酸化膜パタン１２ａを除去し
て、素子分離作業を終了する（図６（Ｃ））。
酸化を行うことによりフィールド酸化膜１６を形成する
（図６（Ｂ））。このとき、埋め込み多結晶シリコン膜
２４ａが膨らむので、トレンチ２０の内壁を完全に埋め
ることができる。従って、前の工程で埋め込み多結晶シ
リコン膜２４ｂの表層部を除去し過ぎてしまい、トレン
チ２０の内壁を露出させてしまった場合でも問題ない。
そして、素子活性領域に残存しているシリコン窒化膜パ
タン１４ｂおよびシリコン酸化膜パタン１２ａを除去し
て、素子分離作業を終了する（図６（Ｃ））。
【００７０】以上説明したように、この発明の選択酸化
方法によれば、トレンチ２０の深さの設計に応じて、素
子分離に必要な酸化膜の量を任意に設定できる。また、
多結晶シリコン膜の熱酸化量は、埋込みシリコン酸化膜
２２ａの膜厚すなわち第２シリコン酸化膜２２のエッチ
バック量により調整できる。このように、素子分離のた
めの酸化膜量と熱酸化量とを個別的に制御することがで
きる。従って、バーズビーク量を必要最小限に抑えるこ
とが可能である。
方法によれば、トレンチ２０の深さの設計に応じて、素
子分離に必要な酸化膜の量を任意に設定できる。また、
多結晶シリコン膜の熱酸化量は、埋込みシリコン酸化膜
２２ａの膜厚すなわち第２シリコン酸化膜２２のエッチ
バック量により調整できる。このように、素子分離のた
めの酸化膜量と熱酸化量とを個別的に制御することがで
きる。従って、バーズビーク量を必要最小限に抑えるこ
とが可能である。
【００７１】さらに、第２の実施の形態で説明したよう
に、規則的なパタンの素子分離領域だけでなく、不規則
的なパタンの素子分離領域を形成することも可能であ
る。
に、規則的なパタンの素子分離領域だけでなく、不規則
的なパタンの素子分離領域を形成することも可能であ
る。
【００７２】尚、この実施の形態で用いた多結晶シリコ
ンの代りに、アモルファスシリコンを用いてもよい。ア
モルファスシリコンは、比較的低温度の生成温度でＬＰ
−ＣＶＤ法により成膜すればよい。
ンの代りに、アモルファスシリコンを用いてもよい。ア
モルファスシリコンは、比較的低温度の生成温度でＬＰ
−ＣＶＤ法により成膜すればよい。
【００７３】
【発明の効果】この発明の選択酸化方法によれば、熱酸
化を行う前に、あらかじめシリコン基板中に所定の厚さ
のシリコン酸化膜を埋込んでおく。また、その埋込みシ
リコン酸化膜の上面に所定の厚さの多結晶シリコン膜を
形成する。そして、この多結晶シリコン膜に対して熱酸
化を施し、シリコン酸化膜（フィールド酸化膜）に変質
させる。
化を行う前に、あらかじめシリコン基板中に所定の厚さ
のシリコン酸化膜を埋込んでおく。また、その埋込みシ
リコン酸化膜の上面に所定の厚さの多結晶シリコン膜を
形成する。そして、この多結晶シリコン膜に対して熱酸
化を施し、シリコン酸化膜（フィールド酸化膜）に変質
させる。
【００７４】従って、この方法によれば、フィールド酸
化膜の膜厚とシリコン酸化膜の膜厚との和が、素子分離
に寄与する酸化膜の膜厚となる。従って、トレンチの深
さを制御することにより、素子分離に必要な膜厚の酸化
膜を形成することができる。すなわち、バーズビーク量
を必要最小限に抑えることが可能になる。
化膜の膜厚とシリコン酸化膜の膜厚との和が、素子分離
に寄与する酸化膜の膜厚となる。従って、トレンチの深
さを制御することにより、素子分離に必要な膜厚の酸化
膜を形成することができる。すなわち、バーズビーク量
を必要最小限に抑えることが可能になる。
【００７５】また、この方法によれば、トレンチの下部
をシリコン酸化膜で埋込むことにより素子分離特性を確
保している。そして、トレンチの上部に多結晶シリコン
を埋込み、それを酸化することによりフィールド酸化膜
を得ているので、通常のＬＯＣＯＳ法に比べるとフィー
ルド酸化量を少なくできる。従って、なだらかな表面形
状のフィールド酸化膜を形成することができる。
をシリコン酸化膜で埋込むことにより素子分離特性を確
保している。そして、トレンチの上部に多結晶シリコン
を埋込み、それを酸化することによりフィールド酸化膜
を得ているので、通常のＬＯＣＯＳ法に比べるとフィー
ルド酸化量を少なくできる。従って、なだらかな表面形
状のフィールド酸化膜を形成することができる。
【００７６】また、この熱酸化により埋め込み多結晶シ
リコン膜が膨らむので、形成されたフィールド酸化膜に
よりトレンチの内壁が完全に埋められる。従って、トレ
ンチの内壁が露出して、素子の特性が劣化してしまうこ
ともない。
リコン膜が膨らむので、形成されたフィールド酸化膜に
よりトレンチの内壁が完全に埋められる。従って、トレ
ンチの内壁が露出して、素子の特性が劣化してしまうこ
ともない。
【図１】第１の実施の形態の製造工程（その１）を示す
図である。
図である。
【図２】第１の実施の形態の製造工程（その２）を示す
図である。
図である。
【図３】第１の実施の形態の製造工程（その３）を示す
図である。
図である。
【図４】第２の実施の形態の製造工程（その１）を示す
図である。
図である。
【図５】第２の実施の形態の製造工程（その２）を示す
図である。
図である。
【図６】第２の実施の形態の製造工程（その３）を示す
図である。
図である。
【図７】従来の選択酸化法を示す図である。
１０：シリコン基板 １２：第１シリコン酸化膜 １２ａ：シリコン酸化膜パタン １４：シリコン窒化膜 １４ａ：シリコン窒化膜パタン １６：フィールド酸化膜 １８：レジストパタン ２０：トレンチ ２２：第２シリコン酸化膜 ２４：多結晶シリコン膜 ２２ａ：埋込みシリコン酸化膜 ２４ａ：埋込み多結晶シリコン膜
Claims (13)
- 【請求項１】 素子活性領域におけるシリコン基板の上
面にシリコン酸化膜パタンおよびシリコン窒化膜パタン
の積層構造を形成する第１工程と、 前記シリコン基板の素子分離領域にトレンチを形成する
第２工程と、 前記トレンチの底に埋込みシリコン酸化膜を形成する第
３工程と、 前記埋込みシリコン酸化膜の上面に埋込み多結晶シリコ
ン膜を形成する第４工程と、 前記埋込み多結晶シリコン膜の熱酸化を行うことにより
フィールド酸化膜を形成する第５工程と、 前記素子活性領域に残存している前記シリコン窒化膜パ
タンおよびシリコン酸化膜パタンを除去する第６工程と
を含むことを特徴とする選択酸化方法。 - 【請求項２】 請求項１に記載の選択酸化方法におい
て、 前記第１工程は、 前記シリコン基板の上面に第１シリコン酸化膜およびシ
リコン窒化膜を順次に形成する工程と、 前記シリコン窒化膜の上面に前記素子活性領域を画成す
る工程と、 前記シリコン窒化膜および前記第１シリコン酸化膜のエ
ッチングを行って、前記素子活性領域に前記シリコン窒
化膜パタンおよびシリコン酸化膜パタンを形成する工程
とを含むことを特徴とする選択酸化方法。 - 【請求項３】 請求項１に記載の選択酸化方法におい
て、 前記第３工程は、 所定の膜厚の第２シリコン酸化膜を成膜する工程と、 前記第２シリコン酸化膜のパターニングを行って前記埋
込みシリコン酸化膜を形成する工程とを含むことを特徴
とする選択酸化方法。 - 【請求項４】 請求項３に記載の選択酸化方法におい
て、 前記第２シリコン酸化膜の成膜をＣＶＤ法により行うこ
とを特徴とする選択酸化方法。 - 【請求項５】 請求項３に記載の選択酸化方法におい
て、 前記所定の膜厚は、前記トレンチを完全に埋込む厚さと
し、 前記パターニングをエッチバックにより行うことを特徴
とする選択酸化方法。 - 【請求項６】 請求項５に記載の選択酸化方法におい
て、 前記埋込みシリコン酸化膜の上面の高さが、前記シリコ
ン基板と前記シリコン酸化膜パタンとの界面の高さより
低くなるように、前記第２シリコン酸化膜の前記パター
ニングを行うことを特徴とする選択酸化方法。 - 【請求項７】 請求項１に記載の選択酸化方法におい
て、 前記第４工程は、 所定の膜厚の多結晶シリコン膜を成膜する工程と、 前記多結晶シリコン膜のパターニングを行って前記埋込
み多結晶シリコン膜を形成する工程とを含むことを特徴
とする選択酸化方法。 - 【請求項８】 請求項７に記載の選択酸化方法におい
て、 前記所定の膜厚は、前記埋込みシリコン酸化膜が形成さ
れたトレンチを完全に埋込む厚さとし、 前記パターニングをエッチバックにより行うことを特徴
とする選択酸化方法。 - 【請求項９】 請求項８に記載の選択酸化方法におい
て、 前記埋込み多結晶シリコン膜の上面の高さが、前記シリ
コン基板と前記シリコン酸化膜パタンとの界面の高さと
実質的に等しくなるように、前記多結晶シリコン膜の前
記パターニングを行うことを特徴とする選択酸化方法。 - 【請求項１０】 請求項３に記載の選択酸化方法におい
て、 前記所定の膜厚は、少なくとも、前記トレンチの深さ
と、前記シリコン酸化膜パタンの膜厚と、前記シリコン
窒化膜パタンの膜厚との和に相当する厚さとし、 前記パターニングは、前記第２シリコン酸化膜を前記所
定の膜厚に相当する厚さ分だけ研磨し、続いて、エッチ
バックを行うことを特徴とする選択酸化方法。 - 【請求項１１】 請求項１０に記載の選択酸化方法にお
いて、 前記埋込みシリコン酸化膜の上面の高さが、前記シリコ
ン基板と前記シリコン酸化膜パタンとの界面の高さより
低くなるように、前記第２シリコン酸化膜の前記パター
ニングを行うことを特徴とする選択酸化方法。 - 【請求項１２】 請求項７に記載の選択酸化方法におい
て、 前記所定の膜厚は、少なくとも、前記シリコン窒化膜パ
タンの上面の高さと、前記埋込みシリコン酸化膜の上面
の高さとの差に相当する厚さとし、 前記パターニングは、前記多結晶シリコン膜を前記所定
の膜厚に相当する厚さ分だけ研磨し、続いて、エッチバ
ックを行うことを特徴とする選択酸化方法。 - 【請求項１３】 請求項１２に記載の選択酸化方法にお
いて、 前記埋込み多結晶シリコン膜の上面の高さが、前記シリ
コン基板と前記シリコン酸化膜パタンとの界面の高さと
実質的に等しくなるように、前記多結晶シリコン膜の前
記パターニングを行うことを特徴とする選択酸化方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9238467A JPH1187487A (ja) | 1997-09-03 | 1997-09-03 | 選択酸化方法 |
| US09/126,846 US6022789A (en) | 1997-09-03 | 1998-07-31 | Method of selective oxidation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9238467A JPH1187487A (ja) | 1997-09-03 | 1997-09-03 | 選択酸化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187487A true JPH1187487A (ja) | 1999-03-30 |
Family
ID=17030677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9238467A Withdrawn JPH1187487A (ja) | 1997-09-03 | 1997-09-03 | 選択酸化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6022789A (ja) |
| JP (1) | JPH1187487A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076110A (ja) * | 2000-06-02 | 2002-03-15 | Agere Systems Guardian Corp | トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法 |
| KR20020049935A (ko) * | 2000-12-20 | 2002-06-26 | 박종섭 | 반도체 소자의 소자 분리막 형성 방법 |
| JP2008028357A (ja) * | 2006-07-24 | 2008-02-07 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103581A (en) * | 1998-11-27 | 2000-08-15 | Taiwan Semiconductor Manufacturing Company | Method for producing shallow trench isolation structure |
| US6482716B1 (en) * | 2000-01-11 | 2002-11-19 | Infineon Technologies North America Corp. | Uniform recess depth of recessed resist layers in trench structure |
| US6555487B1 (en) | 2000-08-31 | 2003-04-29 | Micron Technology, Inc. | Method of selective oxidation conditions for dielectric conditioning |
| US6602759B2 (en) | 2000-12-07 | 2003-08-05 | International Business Machines Corporation | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon |
| US6559030B1 (en) * | 2001-12-13 | 2003-05-06 | International Business Machines Corporation | Method of forming a recessed polysilicon filled trench |
| US9275861B2 (en) * | 2013-06-26 | 2016-03-01 | Globalfoundries Inc. | Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5455194A (en) * | 1995-03-06 | 1995-10-03 | Motorola Inc. | Encapsulation method for localized oxidation of silicon with trench isolation |
-
1997
- 1997-09-03 JP JP9238467A patent/JPH1187487A/ja not_active Withdrawn
-
1998
- 1998-07-31 US US09/126,846 patent/US6022789A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076110A (ja) * | 2000-06-02 | 2002-03-15 | Agere Systems Guardian Corp | トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法 |
| KR20020049935A (ko) * | 2000-12-20 | 2002-06-26 | 박종섭 | 반도체 소자의 소자 분리막 형성 방법 |
| JP2008028357A (ja) * | 2006-07-24 | 2008-02-07 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6022789A (en) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JPH08293541A (ja) | 半導体装置の素子分離方法 | |
| JP3581505B2 (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH10223747A (ja) | 半導体装置の製造方法 | |
| JPH09181170A (ja) | 素子分離膜形成方法 | |
| JPH1187487A (ja) | 選択酸化方法 | |
| JP2003060069A (ja) | 二重ゲート酸化膜を有する半導体素子の製造方法 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| KR100305143B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| JP2000306989A (ja) | 半導体装置の製造方法 | |
| JPH09312330A (ja) | 素子間分離領域の形成方法 | |
| KR100242526B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100412138B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP3233149B2 (ja) | 半導体装置の製法 | |
| KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| KR100202196B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100758494B1 (ko) | 반도체 장치의 소자 분리 영역 및 그 형성 방법 | |
| KR100419873B1 (ko) | 반도체소자의 격리방법 | |
| US20010026993A1 (en) | Method of fabricating an isolation structure in an integrated circuit | |
| KR100236914B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR19990059169A (ko) | 반도체장치의 소자 분리방법 | |
| JPH11289005A (ja) | 半導体装置の製造方法 | |
| JPH09330923A (ja) | 半導体装置の素子分離膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |