JPH09181223A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09181223A JPH09181223A JP7340171A JP34017195A JPH09181223A JP H09181223 A JPH09181223 A JP H09181223A JP 7340171 A JP7340171 A JP 7340171A JP 34017195 A JP34017195 A JP 34017195A JP H09181223 A JPH09181223 A JP H09181223A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring pattern
- sealing resin
- bonding wire
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 基板上の素子等を封止する封止樹脂の密着力
を向上させること。 【解決手段】 本発明は、基板２上の略中央に搭載され
るチップ状の素子３と、基板２上の略中央から周辺に向
けて形成される配線パターン４と、素子３と配線パター
ン４とを接続するボンディングワイヤー５と、配線パタ
ーン４の表面を保護する保護膜であるソルダーレジスト
６と、基板２上において素子３、配線パターン４および
ボンディングワイヤー５を封止する封止樹脂７とを備え
た半導体装置１であり、配線パターン４上のボンディン
グワイヤー５の接続部分４ａより外側で、基板２の周縁
より手前の領域に、基板２と封止樹脂７とが直接接触す
る密着領域Ｓを備えた構成となっている。
を向上させること。 【解決手段】 本発明は、基板２上の略中央に搭載され
るチップ状の素子３と、基板２上の略中央から周辺に向
けて形成される配線パターン４と、素子３と配線パター
ン４とを接続するボンディングワイヤー５と、配線パタ
ーン４の表面を保護する保護膜であるソルダーレジスト
６と、基板２上において素子３、配線パターン４および
ボンディングワイヤー５を封止する封止樹脂７とを備え
た半導体装置１であり、配線パターン４上のボンディン
グワイヤー５の接続部分４ａより外側で、基板２の周縁
より手前の領域に、基板２と封止樹脂７とが直接接触す
る密着領域Ｓを備えた構成となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に搭載され
た素子と配線パターンとをボンディングワイヤーで接続
し、これらを封止樹脂にて一体封止してパッケージを構
成する半導体装置に関する。
た素子と配線パターンとをボンディングワイヤーで接続
し、これらを封止樹脂にて一体封止してパッケージを構
成する半導体装置に関する。
【０００２】
【従来の技術】図２は従来の半導体装置を説明する概略
図であり、ＯＭＰＡＣ（Ｏｖｅｒ Ｍｏｌｄｅｄ Ｐａ
ｄ Ｇｒｉｄ Ａｒｒａｙ）型またはプラスティックＢ
ＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型のパッケー
ジを構成するものを示している。
図であり、ＯＭＰＡＣ（Ｏｖｅｒ Ｍｏｌｄｅｄ Ｐａ
ｄ Ｇｒｉｄ Ａｒｒａｙ）型またはプラスティックＢ
ＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型のパッケー
ジを構成するものを示している。
【０００３】すなわち、図２（ａ）の断面図に示すよう
に、この半導体装置１’は、エポキシ系の基板２の略中
央（ダイパッド部）に搭載されるチップ状の素子３と、
基板２上の略中央から周辺に向けて形成された所定形状
の配線パターン４と、素子３と配線パターン４とを接続
するボンディングワイヤー５と、配線パターン４のボン
ディングワイヤー５の接続部分４ａを除く表面に形成さ
れた保護膜であるソルダーレジスト６と、基板２上にお
いて素子３やボンディングワイヤー５を一体封止する封
止樹脂７とから構成されてる。
に、この半導体装置１’は、エポキシ系の基板２の略中
央（ダイパッド部）に搭載されるチップ状の素子３と、
基板２上の略中央から周辺に向けて形成された所定形状
の配線パターン４と、素子３と配線パターン４とを接続
するボンディングワイヤー５と、配線パターン４のボン
ディングワイヤー５の接続部分４ａを除く表面に形成さ
れた保護膜であるソルダーレジスト６と、基板２上にお
いて素子３やボンディングワイヤー５を一体封止する封
止樹脂７とから構成されてる。
【０００４】また、基板２の下側には配線パターン４と
導通するはんだボール８がアレイ状に取り付けられてい
る。これにより、半導体装置１’を実装用基板（図示せ
ず）上に載置し、所定の熱を加えることによってはんだ
ボール８を溶融し、固化することで、半導体装置１’の
実装と電気的接続とを同時に行うようにしている。
導通するはんだボール８がアレイ状に取り付けられてい
る。これにより、半導体装置１’を実装用基板（図示せ
ず）上に載置し、所定の熱を加えることによってはんだ
ボール８を溶融し、固化することで、半導体装置１’の
実装と電気的接続とを同時に行うようにしている。
【０００５】ところで、配線パターン４のボンディング
ワイヤー５の接続部分４ａを除く表面に形成されたソル
ダーレジスト６は、銅等の金属から成る配線パターン４
の表面酸化等を防止する一種の絶縁性のインクであり、
１０〜５０μｍ程度の厚さで塗布されている。
ワイヤー５の接続部分４ａを除く表面に形成されたソル
ダーレジスト６は、銅等の金属から成る配線パターン４
の表面酸化等を防止する一種の絶縁性のインクであり、
１０〜５０μｍ程度の厚さで塗布されている。
【０００６】図２（ｂ）の平面図は、説明を分かりやす
くするため封止樹脂７を除いた状態（外形線のみ破線で
表示）を示しているが、図に示されるように、ソルダー
レジスト６は、ボンディングワイヤー５の接続部分４ａ
を除く基板２上のほぼ全体にわたり塗布されている。
くするため封止樹脂７を除いた状態（外形線のみ破線で
表示）を示しているが、図に示されるように、ソルダー
レジスト６は、ボンディングワイヤー５の接続部分４ａ
を除く基板２上のほぼ全体にわたり塗布されている。
【０００７】
【発明が解決しようとする課題】しかし、このような半
導体装置においては、上述したソルダーレジストと封止
樹脂との密着性が非常に悪い。このため、例えば封止樹
脂の形成工程で、所定の金型内に封止樹脂を注入した
後、その金型を開く際に封止樹脂が金型とともに基板か
ら剥離してしまうという問題が生じる。
導体装置においては、上述したソルダーレジストと封止
樹脂との密着性が非常に悪い。このため、例えば封止樹
脂の形成工程で、所定の金型内に封止樹脂を注入した
後、その金型を開く際に封止樹脂が金型とともに基板か
ら剥離してしまうという問題が生じる。
【０００８】図３は剥離の状態を示す概略断面図であ
る。つまり、ソルダーレジスト６と封止樹脂７との密着
力が低いために、図中矢印Ａで示す周縁部分から封止樹
脂７が容易に剥がれてしまう。この剥離は、金型を開く
場合のみならず、製造工程中の熱衝撃や、その後の経時
変化によっても生じ、ここからのダストおよび水分侵入
等による半導体装置１’の信頼性低下の要因となってい
る。
る。つまり、ソルダーレジスト６と封止樹脂７との密着
力が低いために、図中矢印Ａで示す周縁部分から封止樹
脂７が容易に剥がれてしまう。この剥離は、金型を開く
場合のみならず、製造工程中の熱衝撃や、その後の経時
変化によっても生じ、ここからのダストおよび水分侵入
等による半導体装置１’の信頼性低下の要因となってい
る。
【０００９】
【課題を解決するための手段】本発明はこのような課題
を解決するために成された半導体装置である。すなわ
ち、本発明は、基板上の略中央に搭載されるチップ状の
素子と、基板上の略中央から周辺に向けて形成される配
線パターンと、素子と配線パターンとを接続するボンデ
ィングワイヤーと、配線パターンの表面を保護する保護
膜と、基板上において素子、配線パターンおよびボンデ
ィングワイヤーを一体封止する封止樹脂とを備えた半導
体装置であり、配線パターン上のボンディングワイヤー
の接続部分より外側で、基板の周縁より手前の領域に、
基板と封止樹脂とが直接接触する密着領域を備えた構成
となっている。
を解決するために成された半導体装置である。すなわ
ち、本発明は、基板上の略中央に搭載されるチップ状の
素子と、基板上の略中央から周辺に向けて形成される配
線パターンと、素子と配線パターンとを接続するボンデ
ィングワイヤーと、配線パターンの表面を保護する保護
膜と、基板上において素子、配線パターンおよびボンデ
ィングワイヤーを一体封止する封止樹脂とを備えた半導
体装置であり、配線パターン上のボンディングワイヤー
の接続部分より外側で、基板の周縁より手前の領域に、
基板と封止樹脂とが直接接触する密着領域を備えた構成
となっている。
【００１０】この基板上の密着領域には、保護膜が形成
されていないため、封止樹脂と基板とが直接接触する状
態となる。これにより、保護膜を介して封止樹脂を形成
する場合に比べて封止樹脂の密着性が高まる。また、こ
の密着領域内には配線パターンが形成されているため、
基板との間の凹凸に封止樹脂が入り込む状態となってさ
らに密着性が高まることになる。
されていないため、封止樹脂と基板とが直接接触する状
態となる。これにより、保護膜を介して封止樹脂を形成
する場合に比べて封止樹脂の密着性が高まる。また、こ
の密着領域内には配線パターンが形成されているため、
基板との間の凹凸に封止樹脂が入り込む状態となってさ
らに密着性が高まることになる。
【００１１】
【発明の実施の形態】以下に、本発明の半導体装置にお
ける実施の形態を図に基づいて説明する。図１は本発明
の半導体装置における実施形態を説明する概略断面図
で、（ａ）は断面図、（ｂ）は平面図である。なお、説
明を分かりやすくするため、図１（ｂ）では封止樹脂７
を除いた状態（外形線のみ破線で表示）が示されてい
る。
ける実施の形態を図に基づいて説明する。図１は本発明
の半導体装置における実施形態を説明する概略断面図
で、（ａ）は断面図、（ｂ）は平面図である。なお、説
明を分かりやすくするため、図１（ｂ）では封止樹脂７
を除いた状態（外形線のみ破線で表示）が示されてい
る。
【００１２】図１（ａ）に示すように、本実施形態にお
ける半導体装置１は、ＯＭＰＡＣ型またはプラスティッ
クＢＧＡ型のパッケージを備えたものであり、基板２の
略中央（ダイパッド部）に搭載されるチップ状の素子３
と、基板２上の略中央から周辺に向けて形成された所定
形状の配線パターン４と、素子３と配線パターン４とを
接続するボンディングワイヤー５と、配線パターン４の
基板周縁部分のみに形成された保護膜であるソルダーレ
ジスト６と、基板２上において素子３たボンディングワ
イヤー５を封止する封止樹脂７とから構成されてる。ま
た、基板２の下側には配線パターン４と導通するはんだ
ボール８がアレイ状に取り付けられている。
ける半導体装置１は、ＯＭＰＡＣ型またはプラスティッ
クＢＧＡ型のパッケージを備えたものであり、基板２の
略中央（ダイパッド部）に搭載されるチップ状の素子３
と、基板２上の略中央から周辺に向けて形成された所定
形状の配線パターン４と、素子３と配線パターン４とを
接続するボンディングワイヤー５と、配線パターン４の
基板周縁部分のみに形成された保護膜であるソルダーレ
ジスト６と、基板２上において素子３たボンディングワ
イヤー５を封止する封止樹脂７とから構成されてる。ま
た、基板２の下側には配線パターン４と導通するはんだ
ボール８がアレイ状に取り付けられている。
【００１３】特に、本実施形態における半導体装置１
は、ボンディングワイヤー５の接続部分４ａから基板２
の周縁より手前の領域にソルダーレジスト６の塗布され
ていない密着領域Ｓを備えている点に特徴がある。
は、ボンディングワイヤー５の接続部分４ａから基板２
の周縁より手前の領域にソルダーレジスト６の塗布され
ていない密着領域Ｓを備えている点に特徴がある。
【００１４】図１（ｂ）の２点鎖線で示すように、密着
領域Ｓは、ボンディングワイヤー５の接続部分４ａより
外側で、基板２の周縁部分に設けられたソルダーレジス
ト６の手前位置まで設けられている。つまり、封止樹脂
７はこの密着領域Ｓにおいて基板２と直接接触する状態
となり、ソルダーレジスト６を介して封止樹脂７が形成
されている場合と比べてその密着力が大幅に向上するこ
とになる。
領域Ｓは、ボンディングワイヤー５の接続部分４ａより
外側で、基板２の周縁部分に設けられたソルダーレジス
ト６の手前位置まで設けられている。つまり、封止樹脂
７はこの密着領域Ｓにおいて基板２と直接接触する状態
となり、ソルダーレジスト６を介して封止樹脂７が形成
されている場合と比べてその密着力が大幅に向上するこ
とになる。
【００１５】一般に、基板２上のソルダーレジスト６を
介して封止樹脂７を形成した場合の接着強度は、基板２
上に直接封止樹脂７を形成した場合の接着強度に比べて
１０〜５０％程度となっている。したがって、本実施形
態のように密着領域Ｓを設けて基板２と封止樹脂７とが
直接接触する面積を増加させることにより、封止樹脂７
の密着力が向上し、剥離を防止できるようになる。
介して封止樹脂７を形成した場合の接着強度は、基板２
上に直接封止樹脂７を形成した場合の接着強度に比べて
１０〜５０％程度となっている。したがって、本実施形
態のように密着領域Ｓを設けて基板２と封止樹脂７とが
直接接触する面積を増加させることにより、封止樹脂７
の密着力が向上し、剥離を防止できるようになる。
【００１６】また、この密着領域Ｓ内には所定形状の配
線パターン４が形成されていることから、基板２と配線
パターン４とによって凹凸が形成される状態となる。本
実施形態における半導体装置１では、この凹凸部分に封
止樹脂７が入り込む状態となり、さらに密着力を高める
ことが可能となる。
線パターン４が形成されていることから、基板２と配線
パターン４とによって凹凸が形成される状態となる。本
実施形態における半導体装置１では、この凹凸部分に封
止樹脂７が入り込む状態となり、さらに密着力を高める
ことが可能となる。
【００１７】本実施形態における半導体装置１を製造す
るには、先ず、基板２上に所定の配線パターン４をエッ
チング等によって形成し、その後、先に説明した密着領
域Ｓを構成するようソルダーレジスト６を基板２の周縁
部分のみに塗布する。
るには、先ず、基板２上に所定の配線パターン４をエッ
チング等によって形成し、その後、先に説明した密着領
域Ｓを構成するようソルダーレジスト６を基板２の周縁
部分のみに塗布する。
【００１８】ソルダーレジスト６は、例えばスクリーン
印刷法によって塗布する。なお、基板２の周縁部分にソ
ルダーレジスト６を塗布するのは、基板２の周縁部分に
ある、後に形成する封止樹脂７の内部に入らない配線パ
ターン４の表面を酸化等から保護するためである。
印刷法によって塗布する。なお、基板２の周縁部分にソ
ルダーレジスト６を塗布するのは、基板２の周縁部分に
ある、後に形成する封止樹脂７の内部に入らない配線パ
ターン４の表面を酸化等から保護するためである。
【００１９】次に、基板２の略中央部（ダイパッド部）
にチップ状の素子３を銀ペースト剤等を介して搭載し、
所定の加熱によって硬化させる。その後、素子３と配線
パターン４の接続部分４ａとをボンディングワイヤー５
によって接続する。
にチップ状の素子３を銀ペースト剤等を介して搭載し、
所定の加熱によって硬化させる。その後、素子３と配線
パターン４の接続部分４ａとをボンディングワイヤー５
によって接続する。
【００２０】次いで、素子３の搭載およびボンディング
ワイヤー５による配線の完了した基板２を所定の金型に
挿入する。この金型にはキャビティが設けられ、キャビ
ティ内に封止したい素子３、ボンディングワイヤー５等
を配置しておく。
ワイヤー５による配線の完了した基板２を所定の金型に
挿入する。この金型にはキャビティが設けられ、キャビ
ティ内に封止したい素子３、ボンディングワイヤー５等
を配置しておく。
【００２１】この状態でキャビティ内に熱硬化性の封止
樹脂７を充填し、所定の加熱によって硬化させる。そし
て、封止樹脂７が硬化した後に、金型を開けてパッケー
ジ化された半導体装置１を取り出す。この際、先に説明
したように、基板２上の密着領域Ｓにおいて基板２と封
止樹脂７とが直接接触し、その接着力が高まっているこ
とから、金型を開ける際に封止樹脂７を一緒に剥がして
しまうことがなくなる。
樹脂７を充填し、所定の加熱によって硬化させる。そし
て、封止樹脂７が硬化した後に、金型を開けてパッケー
ジ化された半導体装置１を取り出す。この際、先に説明
したように、基板２上の密着領域Ｓにおいて基板２と封
止樹脂７とが直接接触し、その接着力が高まっているこ
とから、金型を開ける際に封止樹脂７を一緒に剥がして
しまうことがなくなる。
【００２２】これにより、半導体装置１を製造した後
も、経時変化等による封止樹脂７の剥離は発生せず、実
装基板上への実装時、さらには実装後の使用状態におい
てもダストや水分の混入を防止できる半導体装置１を製
造できることになる。
も、経時変化等による封止樹脂７の剥離は発生せず、実
装基板上への実装時、さらには実装後の使用状態におい
てもダストや水分の混入を防止できる半導体装置１を製
造できることになる。
【００２３】
【発明の効果】以上説明したように、本発明の半導体装
置によれば次のような効果がある。すなわち、基板上に
設けた密着領域によって封止樹脂と基板とが直接接触す
る状態となり、封止樹脂の密着力を大幅に向上できるこ
とになる。これによって、製造工程中の熱衝撃や経時変
化等によっても封止樹脂が基板から剥離してしまうこと
がなくなり、ダストや水分等の侵入を確実に防止でき、
信頼性の高い半導体装置を提供できるようになる。
置によれば次のような効果がある。すなわち、基板上に
設けた密着領域によって封止樹脂と基板とが直接接触す
る状態となり、封止樹脂の密着力を大幅に向上できるこ
とになる。これによって、製造工程中の熱衝撃や経時変
化等によっても封止樹脂が基板から剥離してしまうこと
がなくなり、ダストや水分等の侵入を確実に防止でき、
信頼性の高い半導体装置を提供できるようになる。
【図１】本発明の半導体装置における実施形態を説明す
る概略図で、（ａ）は断面図、（ｂ）は平面図である。
る概略図で、（ａ）は断面図、（ｂ）は平面図である。
【図２】従来の半導体装置を説明する概略図で、（ａ）
は断面図、（ｂ）は平面図である。
は断面図、（ｂ）は平面図である。
【図３】封止樹脂の剥離の状態を示す概略断面図であ
る。
る。
１ 半導体装置 ２ 基板 ３ 素子 ４ 配線パターン ４ａ 接続部分 ５ ボンディングワイヤー ６ ソルダーレジスト ７ 封止樹脂 ８ はんだボール Ｓ 密着領域
Claims (1)
- 【請求項１】 基板上の略中央に搭載されるチップ状の
素子と、該基板上の略中央から周辺に向けて形成される
配線パターンと、該素子と該配線パターンとを接続する
ボンディングワイヤーと、該配線パターンの表面を保護
する保護膜と、該基板上において該素子、該配線パター
ン、該ボンディングワイヤーを一体封止する封止樹脂と
を備えている半導体装置であって、 前記配線パターン上の前記ボンディングワイヤーの接続
部分より外側で、前記基板の周縁より手前の領域に、該
基板と前記封止樹脂とが直接接触する密着領域が設けら
れていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7340171A JPH09181223A (ja) | 1995-12-27 | 1995-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7340171A JPH09181223A (ja) | 1995-12-27 | 1995-12-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181223A true JPH09181223A (ja) | 1997-07-11 |
Family
ID=18334419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7340171A Pending JPH09181223A (ja) | 1995-12-27 | 1995-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181223A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016193A (ja) * | 2000-06-30 | 2002-01-18 | Mitsumi Electric Co Ltd | パッケージ型半導体装置及びその製造方法 |
| JP2012256842A (ja) * | 2011-05-13 | 2012-12-27 | Sharp Corp | 半導体モジュールの製造方法及び半導体モジュール |
-
1995
- 1995-12-27 JP JP7340171A patent/JPH09181223A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016193A (ja) * | 2000-06-30 | 2002-01-18 | Mitsumi Electric Co Ltd | パッケージ型半導体装置及びその製造方法 |
| JP2012256842A (ja) * | 2011-05-13 | 2012-12-27 | Sharp Corp | 半導体モジュールの製造方法及び半導体モジュール |
| US9076892B2 (en) | 2011-05-13 | 2015-07-07 | Sharp Kabushiki Kaisha | Method of producing semiconductor module and semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US6277670B1 (en) | Semiconductor chip package and fabrication method thereof | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JPH0797594B2 (ja) | 半導体集積回路装置 | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JP4189161B2 (ja) | リードフレーム及び半導体装置並びにそれらの製造方法 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| KR100237895B1 (ko) | 저가 수지 몰드 반도체 장치 | |
| JPH088388A (ja) | リードフレームおよびそれを用いて構成された半導体装置 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JP2771475B2 (ja) | 半導体装置 | |
| JP3213578B2 (ja) | 混成集積回路装置の製造方法 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| JP3514516B2 (ja) | 半導体装置の製造方法 | |
| JP3646663B2 (ja) | 半導体装置の製造方法 | |
| JPH0738032A (ja) | パッケージ型半導体部品の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |