JPH09181244A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09181244A JPH09181244A JP7337462A JP33746295A JPH09181244A JP H09181244 A JPH09181244 A JP H09181244A JP 7337462 A JP7337462 A JP 7337462A JP 33746295 A JP33746295 A JP 33746295A JP H09181244 A JPH09181244 A JP H09181244A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- adhesive
- lead frame
- semiconductor device
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明は半導体素子が搭載される回路基板をリ
ードフレームに接着することにより支持する構成の半導
体装置に関し、接着剤に起因した回路基板とモールド樹
脂との界面及びリードフレームとモールド樹脂との界面
における剥離の発生を防止することを課題とする。 【解決手段】半導体素子１５が配設される回路基板１２
と、この回路基板１２を支持するリードフレーム１３ａ
と、回路基板１２を封止するモールド樹脂１４とを具備
し、接着剤２０を用いて回路基板１２がリードフレーム
１３ａに接着固定される構成とされた半導体装置におい
て、回路基板１２のリードフレーム１３ａが接着される
基板接着部１９に、余剰の接着剤２０を吸収するスルー
ホール１８を設ける。
ードフレームに接着することにより支持する構成の半導
体装置に関し、接着剤に起因した回路基板とモールド樹
脂との界面及びリードフレームとモールド樹脂との界面
における剥離の発生を防止することを課題とする。 【解決手段】半導体素子１５が配設される回路基板１２
と、この回路基板１２を支持するリードフレーム１３ａ
と、回路基板１２を封止するモールド樹脂１４とを具備
し、接着剤２０を用いて回路基板１２がリードフレーム
１３ａに接着固定される構成とされた半導体装置におい
て、回路基板１２のリードフレーム１３ａが接着される
基板接着部１９に、余剰の接着剤２０を吸収するスルー
ホール１８を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に半導体素子が搭載される回路基板をリードフレーム
に接着することにより支持する構成の半導体装置に関す
る。例えば、セラミック多層基板によって高密度集積化
された回路基板をＱＦＰ（Quad Flat L-Leaded Packag
e) タイプの標準パッケージでモジュール化した構成の
半導体装置が提供されている。特に、表面実装対応の半
導体装置では、組み立てに際しリードフレームに回路基
板を接着することにより回路基板を支持する構成とされ
ている。
特に半導体素子が搭載される回路基板をリードフレーム
に接着することにより支持する構成の半導体装置に関す
る。例えば、セラミック多層基板によって高密度集積化
された回路基板をＱＦＰ（Quad Flat L-Leaded Packag
e) タイプの標準パッケージでモジュール化した構成の
半導体装置が提供されている。特に、表面実装対応の半
導体装置では、組み立てに際しリードフレームに回路基
板を接着することにより回路基板を支持する構成とされ
ている。
【０００２】よって、半導体装置の信頼性を向上させる
ためには、回路基板をリードフレームに対して確実に接
着する必要があり、また接着剤が半導体装置を構成の他
の構成物に影響を及ぼさないようにする必要がある。
ためには、回路基板をリードフレームに対して確実に接
着する必要があり、また接着剤が半導体装置を構成の他
の構成物に影響を及ぼさないようにする必要がある。
【０００３】
【従来の技術】図４は従来の半導体装置１を示してい
る。同図に示すように、半導体装置１は大略すると回路
基板２，リードフレーム３，及びモールド樹脂４等によ
り構成されている。回路基板２はセラミック多層基板よ
りなり、ベアチップ状の半導体素子７及びチップコンデ
ンサー等のチップ部品８が搭載されている。
る。同図に示すように、半導体装置１は大略すると回路
基板２，リードフレーム３，及びモールド樹脂４等によ
り構成されている。回路基板２はセラミック多層基板よ
りなり、ベアチップ状の半導体素子７及びチップコンデ
ンサー等のチップ部品８が搭載されている。
【０００４】また、リードフレーム３は回路基板２を支
持すると共に外部接続端子としての機能を奏するもので
ある。特に、回路基板２の四隅位置に配設されたリード
フレーム３ａは、図５に示されるように基板接着部５を
有しており、回路基板２はこの基板接着部５に接着剤６
を用いて接着固定される。これにより、回路基板２はそ
の四隅をリードフレーム３ａに支持された構成となる。
尚、リードフレーム３（３ａ）は、表面実装に対応する
ようガルウイング状に成形されている。
持すると共に外部接続端子としての機能を奏するもので
ある。特に、回路基板２の四隅位置に配設されたリード
フレーム３ａは、図５に示されるように基板接着部５を
有しており、回路基板２はこの基板接着部５に接着剤６
を用いて接着固定される。これにより、回路基板２はそ
の四隅をリードフレーム３ａに支持された構成となる。
尚、リードフレーム３（３ａ）は、表面実装に対応する
ようガルウイング状に成形されている。
【０００５】また、上記の回路基板２及びリードフレー
ム３（３ａ）の一部は、モールド樹脂４に封止されるこ
とにより保護されている。このモールド樹脂４はＱＦＰ
タイプの標準パッケージに対応した構造とされており、
従って半導体装置１は表面実装対応のマルチ・チップ・
モジュール（ＭＣＭ）構造とされている。
ム３（３ａ）の一部は、モールド樹脂４に封止されるこ
とにより保護されている。このモールド樹脂４はＱＦＰ
タイプの標準パッケージに対応した構造とされており、
従って半導体装置１は表面実装対応のマルチ・チップ・
モジュール（ＭＣＭ）構造とされている。
【０００６】一方、上記構成とされた半導体装置１の製
造は、先ず回路基板２に半導体素子７及びチップ部品８
を配設し、続いてこの回路基板２をリードフレーム３ａ
の基板接着部５に接着し、その上でモールド樹脂４を回
路基板２が覆われるようモールドすることにより行われ
る。
造は、先ず回路基板２に半導体素子７及びチップ部品８
を配設し、続いてこの回路基板２をリードフレーム３ａ
の基板接着部５に接着し、その上でモールド樹脂４を回
路基板２が覆われるようモールドすることにより行われ
る。
【０００７】ここで、特に回路基板２をリードフレーム
３ａの基板接着部５に接着する工程に注目すると、従来
ではリードフレーム３ａの基板接着部５にデスペング工
具（図示せず）を用いてシリコン接着樹脂（接着剤）６
を滴下し、その上に回路基板２をマウントすることによ
り接着していた（図６参照）。
３ａの基板接着部５に接着する工程に注目すると、従来
ではリードフレーム３ａの基板接着部５にデスペング工
具（図示せず）を用いてシリコン接着樹脂（接着剤）６
を滴下し、その上に回路基板２をマウントすることによ
り接着していた（図６参照）。
【０００８】
【発明が解決しようとする課題】ところが、接着剤６で
あるシリコン接着樹脂は低粘度（４００〜６００ＰＳ）
であり、この低粘度の接着剤６を小面積の基板接着部５
に最適量滴下するのは難しい。このため、実作業では接
着剤６の滴下量が少なくなりやすく、よって半導体装置
１の製造工程内で回路基板２が基板接着部５から剥離し
たり、モールド樹脂４をモールディングする際に回路基
板２が所定位置から移動してしまうという問題点があっ
た。
あるシリコン接着樹脂は低粘度（４００〜６００ＰＳ）
であり、この低粘度の接着剤６を小面積の基板接着部５
に最適量滴下するのは難しい。このため、実作業では接
着剤６の滴下量が少なくなりやすく、よって半導体装置
１の製造工程内で回路基板２が基板接着部５から剥離し
たり、モールド樹脂４をモールディングする際に回路基
板２が所定位置から移動してしまうという問題点があっ
た。
【０００９】また、上記の不都合を回避するために接着
剤６を過剰に滴下した場合には、接着剤６は基板接着部
５以外の回路基板２やリードフレーム３にも広がってし
まう。このため、接着剤６を過剰に滴下した場合には、
回路基板２とモールド樹脂４との界面及びリードフレー
ム３とモールド樹脂４との界面で接着剤６に起因した剥
離が生じ、半導体素子７と回路基板２とを接続するワイ
ヤ９に断線が発生したり、また実装時の加熱によりクラ
ックが発生してしまうおそれがあるという問題点があっ
た。
剤６を過剰に滴下した場合には、接着剤６は基板接着部
５以外の回路基板２やリードフレーム３にも広がってし
まう。このため、接着剤６を過剰に滴下した場合には、
回路基板２とモールド樹脂４との界面及びリードフレー
ム３とモールド樹脂４との界面で接着剤６に起因した剥
離が生じ、半導体素子７と回路基板２とを接続するワイ
ヤ９に断線が発生したり、また実装時の加熱によりクラ
ックが発生してしまうおそれがあるという問題点があっ
た。
【００１０】よって、半導体装置１の信頼性を確保する
ためには、ワイヤ９の断線の有無及び上記したモールド
樹脂４の剥離を調べる検査が必要となり、従来ではパッ
ケージ完成時に超音波探傷機を用いて製造された全ての
半導体装置１に対し選別検査を行っていた。このように
超音波探傷機を用いて全ての半導体装置１に対し検査を
行うのは面倒であり、半導体装置１の製造効率が低下し
てしまう。
ためには、ワイヤ９の断線の有無及び上記したモールド
樹脂４の剥離を調べる検査が必要となり、従来ではパッ
ケージ完成時に超音波探傷機を用いて製造された全ての
半導体装置１に対し選別検査を行っていた。このように
超音波探傷機を用いて全ての半導体装置１に対し検査を
行うのは面倒であり、半導体装置１の製造効率が低下し
てしまう。
【００１１】本発明は上記の点に鑑みてなされたもので
あり、接着剤に起因した回路基板とモールド樹脂との界
面及びリードフレームとモールド樹脂との界面における
剥離の発生を防止しうる半導体装置を提供することを目
的とする。
あり、接着剤に起因した回路基板とモールド樹脂との界
面及びリードフレームとモールド樹脂との界面における
剥離の発生を防止しうる半導体装置を提供することを目
的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に本発明では、下記の手段を講じたことを特徴とするも
のである。請求項１記載の発明では、半導体素子が配設
される回路基板と、前記回路基板を支持するリードフレ
ームと、前記回路基板を封止する封止樹脂とを具備し、
接着剤を用いて前記回路基板が前記リードフレームに接
着固定される構成とされた半導体装置において、前記回
路基板の前記リードフレームが接着される接着位置に、
余剰の前記接着剤を吸収する接着剤吸収部を設けたこと
を特徴とするものである。
に本発明では、下記の手段を講じたことを特徴とするも
のである。請求項１記載の発明では、半導体素子が配設
される回路基板と、前記回路基板を支持するリードフレ
ームと、前記回路基板を封止する封止樹脂とを具備し、
接着剤を用いて前記回路基板が前記リードフレームに接
着固定される構成とされた半導体装置において、前記回
路基板の前記リードフレームが接着される接着位置に、
余剰の前記接着剤を吸収する接着剤吸収部を設けたこと
を特徴とするものである。
【００１３】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記接着剤吸収部は、
前記回路基板の接着位置に形成されたスルーホールであ
ることを特徴とするものである。
項１記載の半導体装置において、前記接着剤吸収部は、
前記回路基板の接着位置に形成されたスルーホールであ
ることを特徴とするものである。
【００１４】また、請求項３記載の発明では、前記請求
項２記載の半導体装置において、前記スルーホールの径
寸法を３００〜４００μｍとしたことを特徴とするもの
である。
項２記載の半導体装置において、前記スルーホールの径
寸法を３００〜４００μｍとしたことを特徴とするもの
である。
【００１５】更に、請求項４記載の発明では、前記請求
項１乃至３のいずれかに記載の半導体装置において、前
記回路基板をセラミック多層回路基板とすると共に、前
記接着剤としてシリコン系接着樹脂を用いたことを特徴
とするものである。
項１乃至３のいずれかに記載の半導体装置において、前
記回路基板をセラミック多層回路基板とすると共に、前
記接着剤としてシリコン系接着樹脂を用いたことを特徴
とするものである。
【００１６】上記の各手段は次のように作用する。請求
項１記載の発明によれば、回路基板のリードフレームが
接着される接着位置に余剰の接着剤を吸収する接着剤吸
収部を設けたことにより、接着剤を余剰に接着剤吸収部
に配設しても、接着剤が基板接着部以外の回路基板やリ
ードフレームに広がることを防止することができる。よ
って、回路基板と封止樹脂との界面及びリードフレーム
と封止樹脂との界面で接着剤に起因した剥離が生じるこ
とを防止でき、半導体装置の信頼性を向上することがで
きる。
項１記載の発明によれば、回路基板のリードフレームが
接着される接着位置に余剰の接着剤を吸収する接着剤吸
収部を設けたことにより、接着剤を余剰に接着剤吸収部
に配設しても、接着剤が基板接着部以外の回路基板やリ
ードフレームに広がることを防止することができる。よ
って、回路基板と封止樹脂との界面及びリードフレーム
と封止樹脂との界面で接着剤に起因した剥離が生じるこ
とを防止でき、半導体装置の信頼性を向上することがで
きる。
【００１７】また、請求項２記載の発明によれば、接着
剤吸収部を回路基板の接着位置に形成されたスルーホー
ルにより構成したことにより、簡単な構成で請求項１記
載の作用を実現することができる。また、請求項３記載
の発明によれば、スルーホールの径寸法を３００〜４０
０μｍとしたことにより、接着剤の吸収を効率良く行う
ことができ、接着剤に起因した上記剥離の発生をより確
実に防止することができる。
剤吸収部を回路基板の接着位置に形成されたスルーホー
ルにより構成したことにより、簡単な構成で請求項１記
載の作用を実現することができる。また、請求項３記載
の発明によれば、スルーホールの径寸法を３００〜４０
０μｍとしたことにより、接着剤の吸収を効率良く行う
ことができ、接着剤に起因した上記剥離の発生をより確
実に防止することができる。
【００１８】更に、請求項４記載の発明によれば、回路
基板をセラミック多層回路基板とすると共に、接着剤と
してシリコン系接着樹脂を用いたことにより、シリコン
系接着樹脂はセラミック多層回路基板とリードフレーム
との接合性が良好となる。また。シリコン系接着樹脂は
低粘度であるため、接着剤吸収部におけるシリコン系接
着樹脂の吸収は良好に行われ、余剰接着剤の発生を確実
に防止することができる。
基板をセラミック多層回路基板とすると共に、接着剤と
してシリコン系接着樹脂を用いたことにより、シリコン
系接着樹脂はセラミック多層回路基板とリードフレーム
との接合性が良好となる。また。シリコン系接着樹脂は
低粘度であるため、接着剤吸収部におけるシリコン系接
着樹脂の吸収は良好に行われ、余剰接着剤の発生を確実
に防止することができる。
【００１９】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１は本発明の一実施例である半
導体装置１０の断面図である。同図に示すように、半導
体装置１０は大略すると回路基板１２，リードフレーム
１３，及びモールド樹脂１４（封止樹脂）等により構成
されている。
図面と共に説明する。図１は本発明の一実施例である半
導体装置１０の断面図である。同図に示すように、半導
体装置１０は大略すると回路基板１２，リードフレーム
１３，及びモールド樹脂１４（封止樹脂）等により構成
されている。
【００２０】回路基板１２はセラミック多層基板であ
り、その上面及び下面には外部配線パターンが、またそ
の内部には内部配線層及びビア等の配線（図示せず）が
形成されており高密度化が図られている。この回路基板
１２の上面及び下面には、ベアチップ状の半導体素子１
５及びチップコンデンサー等のチップ部品１６が複数個
搭載されている。
り、その上面及び下面には外部配線パターンが、またそ
の内部には内部配線層及びビア等の配線（図示せず）が
形成されており高密度化が図られている。この回路基板
１２の上面及び下面には、ベアチップ状の半導体素子１
５及びチップコンデンサー等のチップ部品１６が複数個
搭載されている。
【００２１】半導体素子１５は回路基板１２の上面及び
下面に形成された外部配線パターンにワイヤ１７により
電気的に接続されている。また、チップ部品１６は上記
外部配線パターンに半田付けにより電気的に接続されて
いる。更に、本実施例に係る半導体装置１０では、回路
基板１２に接着剤吸収部として機能するスルーホール１
８が形成されている。このスルーホール１８は本発明の
要部となるものであり、図２に示すように回路基板１２
の四隅位置に形成されている。また、回路基板１２の四
隅位置に形成された各スルーホール１８の径寸法は夫々
３００〜４００μｍとされている。
下面に形成された外部配線パターンにワイヤ１７により
電気的に接続されている。また、チップ部品１６は上記
外部配線パターンに半田付けにより電気的に接続されて
いる。更に、本実施例に係る半導体装置１０では、回路
基板１２に接着剤吸収部として機能するスルーホール１
８が形成されている。このスルーホール１８は本発明の
要部となるものであり、図２に示すように回路基板１２
の四隅位置に形成されている。また、回路基板１２の四
隅位置に形成された各スルーホール１８の径寸法は夫々
３００〜４００μｍとされている。
【００２２】このスルーホール１８の形成は、セラミッ
ク多層基板である回路基板１２が焼成される前の状態で
あるグリーンシートの段階で形成してもよく、また焼成
処理を行った後に形成してもよい。また、スルーホール
１８の形成方法は、一般にセラミック基板に小孔（スル
ーホール，或いはビア）を形成する方法と同一方法を採
用することができ、スルーホール１８を形成するに際し
困難を要するものではない。
ク多層基板である回路基板１２が焼成される前の状態で
あるグリーンシートの段階で形成してもよく、また焼成
処理を行った後に形成してもよい。また、スルーホール
１８の形成方法は、一般にセラミック基板に小孔（スル
ーホール，或いはビア）を形成する方法と同一方法を採
用することができ、スルーホール１８を形成するに際し
困難を要するものではない。
【００２３】一方、リードフレーム１３は銅合金或いは
鉄合金等のリードフレーム材料により形成されており、
回路基板１２を支持する機能と、実装基板（図示せず）
に接続される外部接続端子としての機能を奏するもので
ある。特に、回路基板１２の四隅位置に配設されたリー
ドフレーム１３ａは、図２に示されるように基板接着部
１９を有しており、回路基板１２はこの基板接着部１９
に接着剤２０を用いて接着固定される。これにより、回
路基板１２はその四隅をリードフレーム３ａに支持され
た構成となる。尚、リードフレーム１３（１３ａ）は、
表面実装に対応するようガルウイング状に成形されてい
る。
鉄合金等のリードフレーム材料により形成されており、
回路基板１２を支持する機能と、実装基板（図示せず）
に接続される外部接続端子としての機能を奏するもので
ある。特に、回路基板１２の四隅位置に配設されたリー
ドフレーム１３ａは、図２に示されるように基板接着部
１９を有しており、回路基板１２はこの基板接着部１９
に接着剤２０を用いて接着固定される。これにより、回
路基板１２はその四隅をリードフレーム３ａに支持され
た構成となる。尚、リードフレーム１３（１３ａ）は、
表面実装に対応するようガルウイング状に成形されてい
る。
【００２４】ところで、上記の基板接着部１９は矩形形
状を有しており、リードフレーム１３ａに一体的に形成
されている。この基板接着部１９の面積は、半導体装置
１の小型化を図る点及びリードフレーム１３を高密度配
設する点等から小面積とされている。
状を有しており、リードフレーム１３ａに一体的に形成
されている。この基板接着部１９の面積は、半導体装置
１の小型化を図る点及びリードフレーム１３を高密度配
設する点等から小面積とされている。
【００２５】また、接着剤２０はセラミックからなる回
路基板１２とリードフレーム材料からなるリードフレー
ム１３との接合性を向上させる面よりシリコン系接着樹
脂が用いられている。このシリコン系接着樹脂よりなる
接着剤２０は低粘度（４００〜６００ＰＳ）であり、こ
の低粘度の接着剤２０を小面積の基板接着部１９に最適
量滴下するのは難しいことは前述した通りである。
路基板１２とリードフレーム材料からなるリードフレー
ム１３との接合性を向上させる面よりシリコン系接着樹
脂が用いられている。このシリコン系接着樹脂よりなる
接着剤２０は低粘度（４００〜６００ＰＳ）であり、こ
の低粘度の接着剤２０を小面積の基板接着部１９に最適
量滴下するのは難しいことは前述した通りである。
【００２６】一方、モールド樹脂１４は一般に樹脂パッ
ケージ材料として用いられるエポキシ樹脂により形成さ
れており、回路基板１２及びリードフレーム１３（１３
ａ）のインナーリード部分はこのモールド樹脂１４に封
止されることにより保護されている。このモールド樹脂
１４はＱＦＰタイプの標準パッケージに対応した構造と
されており、従って半導体装置１０は表面実装対応のマ
ルチ・チップ・モジュール（ＭＣＭ）構造とされてい
る。
ケージ材料として用いられるエポキシ樹脂により形成さ
れており、回路基板１２及びリードフレーム１３（１３
ａ）のインナーリード部分はこのモールド樹脂１４に封
止されることにより保護されている。このモールド樹脂
１４はＱＦＰタイプの標準パッケージに対応した構造と
されており、従って半導体装置１０は表面実装対応のマ
ルチ・チップ・モジュール（ＭＣＭ）構造とされてい
る。
【００２７】ところで、上記構成とされた半導体装置１
０を製造するには、次の手順により行う。先ず、別工程
において形成されたセラミック多層基板よりなる回路基
板１２に半導体素子１５及びチップ部品１６を配設す
る。具体的には、回路基板１２と半導体素子１５との間
はワイヤ１７をワイヤボンディング装置を用いて接続
し、また半田付けされるチップ部品１６は例えばリフロ
ー半田処理により接続される。
０を製造するには、次の手順により行う。先ず、別工程
において形成されたセラミック多層基板よりなる回路基
板１２に半導体素子１５及びチップ部品１６を配設す
る。具体的には、回路基板１２と半導体素子１５との間
はワイヤ１７をワイヤボンディング装置を用いて接続
し、また半田付けされるチップ部品１６は例えばリフロ
ー半田処理により接続される。
【００２８】続いて、半導体素子１５及びチップ部品１
６が配設された回路基板１２をリードフレーム１３ａに
形成された基板接着部１９に接着する接着工程が実施さ
れる（この接着工程については、後に詳述する）。尚、
この接着工程の前或いは後工程として、電極として機能
するリードフレーム１３と回路基板１２との接続処理が
実施される。
６が配設された回路基板１２をリードフレーム１３ａに
形成された基板接着部１９に接着する接着工程が実施さ
れる（この接着工程については、後に詳述する）。尚、
この接着工程の前或いは後工程として、電極として機能
するリードフレーム１３と回路基板１２との接続処理が
実施される。
【００２９】上記の接着工程が終了すると、続いて回路
基板１２はモールド金型に装着されて樹脂モールド処理
が行われ、回路基板１２を覆うようにモールド樹脂４が
形成される。その後にリードフレーム１３に対し成形処
理及びメッキ処理等が実施され、図１に示す半導体装置
１０が形成される。
基板１２はモールド金型に装着されて樹脂モールド処理
が行われ、回路基板１２を覆うようにモールド樹脂４が
形成される。その後にリードフレーム１３に対し成形処
理及びメッキ処理等が実施され、図１に示す半導体装置
１０が形成される。
【００３０】ここで、上記した接着工程について更に詳
述する。接着工程では回路基板１２を基板接着部１９に
接着する処理が実施されるが、先ず回路基板１２を基板
接着部１９に接着するために、シリコン系接着樹脂より
なる接着剤２０がデスペング工具（図示せず）を用いて
基板接着部１９に滴下される。
述する。接着工程では回路基板１２を基板接着部１９に
接着する処理が実施されるが、先ず回路基板１２を基板
接着部１９に接着するために、シリコン系接着樹脂より
なる接着剤２０がデスペング工具（図示せず）を用いて
基板接着部１９に滴下される。
【００３１】デスペング工具は、低粘度である接着剤２
０の滴下量をある程度制御することはできるが、回路基
板１２を基板接着部１９に最適状態で接着しうる最適な
滴下量に高精度に制御することはできない。本実施例で
は、デスペング工具を制御することにより、基板接着部
１９に対する接着剤２０の滴下量が、最適状態の滴下量
よりも若干過剰となる量となるようにしている（デスペ
ング工具により、この程度の滴下量の制御を行うことは
可能である）。
０の滴下量をある程度制御することはできるが、回路基
板１２を基板接着部１９に最適状態で接着しうる最適な
滴下量に高精度に制御することはできない。本実施例で
は、デスペング工具を制御することにより、基板接着部
１９に対する接着剤２０の滴下量が、最適状態の滴下量
よりも若干過剰となる量となるようにしている（デスペ
ング工具により、この程度の滴下量の制御を行うことは
可能である）。
【００３２】上記のように接着剤２０が基板接着部１９
に滴下されると、続いてこの基板接着部１９に対し回路
基板１２を接着する。具体的には、図２に示されるよう
に、基板接着部１９と回路基板１２の四隅位置を位置合
わせし、回路基板１２を基板接着部１９上に載置する。
この際、回路基板１２に形成されたスルーホール１８は
基板接着部１９と対向するよう形成位置に設定されてい
る。
に滴下されると、続いてこの基板接着部１９に対し回路
基板１２を接着する。具体的には、図２に示されるよう
に、基板接着部１９と回路基板１２の四隅位置を位置合
わせし、回路基板１２を基板接着部１９上に載置する。
この際、回路基板１２に形成されたスルーホール１８は
基板接着部１９と対向するよう形成位置に設定されてい
る。
【００３３】図３は、回路基板１２が基板接着部１９上
に載置された状態を示している。前記したように、基板
接着部１９に滴下された接着剤２０は低粘度であり、ま
た載置され状態で回路基板１２に形成されたスルーホー
ル１８は基板接着部１９と対向しているため、基板接着
部１９上の接着剤２０はスルーホール１８内に進入する
（毛細管現象による）。
に載置された状態を示している。前記したように、基板
接着部１９に滴下された接着剤２０は低粘度であり、ま
た載置され状態で回路基板１２に形成されたスルーホー
ル１８は基板接着部１９と対向しているため、基板接着
部１９上の接着剤２０はスルーホール１８内に進入する
（毛細管現象による）。
【００３４】即ち、回路基板１２にスルーホール１８を
形成することにより、基板接着部１９上の接着剤２０は
スルーホール１８内に吸収されることとなる。この際、
本発明者の実験では、接着剤２０のスルーホール１８内
への吸収は、スルーホール１８の径寸法が３００〜４０
０μｍの場合に円滑に行われた。
形成することにより、基板接着部１９上の接着剤２０は
スルーホール１８内に吸収されることとなる。この際、
本発明者の実験では、接着剤２０のスルーホール１８内
への吸収は、スルーホール１８の径寸法が３００〜４０
０μｍの場合に円滑に行われた。
【００３５】従って、上記のように基板接着部１９に接
着剤２０を過剰に滴下しても、接着剤吸収部として機能
するスルーホール１８が余剰の接着剤を吸収するため、
接着剤が基板接着部１９以外の回路基板１２やリードフ
レーム１３に広がることを防止することができる。
着剤２０を過剰に滴下しても、接着剤吸収部として機能
するスルーホール１８が余剰の接着剤を吸収するため、
接着剤が基板接着部１９以外の回路基板１２やリードフ
レーム１３に広がることを防止することができる。
【００３６】よって、回路基板１２とモールド樹脂１４
との界面及びリードフレーム１３とモールド樹脂１４と
の界面で接着剤２０に起因した剥離が生じることを防止
でき、ワイヤ１７の断線やクラックの発生は抑制され、
半導体装置１０の信頼性を向上することができる。
との界面及びリードフレーム１３とモールド樹脂１４と
の界面で接着剤２０に起因した剥離が生じることを防止
でき、ワイヤ１７の断線やクラックの発生は抑制され、
半導体装置１０の信頼性を向上することができる。
【００３７】また、回路基板１２と基板接着部１９との
界面においては、その接合面全面にわたり所定の膜厚で
接着剤２０が配設さたれ構成となるため、回路基板１２
と基板接着部１９との接合を確実に行うことができる。
よって、回路基板１２とリードフレーム１３ａ（基板接
着部１９）との間で剥離或いは移動が発生することを防
止でき、この点からも半導体装置１０の信頼性を向上す
ることができる。
界面においては、その接合面全面にわたり所定の膜厚で
接着剤２０が配設さたれ構成となるため、回路基板１２
と基板接着部１９との接合を確実に行うことができる。
よって、回路基板１２とリードフレーム１３ａ（基板接
着部１９）との間で剥離或いは移動が発生することを防
止でき、この点からも半導体装置１０の信頼性を向上す
ることができる。
【００３８】更に、回路基板１２を基板接着部１９に載
置する際にハンドリング装置を用いて行うが、このハン
ドリング操作により接着剤２０が硬化するまでの間に回
路基板１２と基板接着部１９との間に多少の間隙等が発
生したとしても、スルーホール１８内に吸収された接着
剤２０が流動してこの間隙を埋めるため接着強度を一体
的することもできる。
置する際にハンドリング装置を用いて行うが、このハン
ドリング操作により接着剤２０が硬化するまでの間に回
路基板１２と基板接着部１９との間に多少の間隙等が発
生したとしても、スルーホール１８内に吸収された接着
剤２０が流動してこの間隙を埋めるため接着強度を一体
的することもできる。
【００３９】尚、上記した実施例では、回路基板１２と
してセラミック多層基板を用いた例を示したが、他の回
路基板（例えば樹脂基板等）を用いた場合においても、
本発明の効果を実現することができる。また、上記した
実施例では、余剰の接着剤を吸収する接着剤吸収部とし
てスルーホール１８を用いた例を示したが、この接着剤
吸収部はスルーホールに限定されるものではなく、余剰
の接着剤を吸収しうる構成であれば他の構成としてもよ
いことは勿論である。
してセラミック多層基板を用いた例を示したが、他の回
路基板（例えば樹脂基板等）を用いた場合においても、
本発明の効果を実現することができる。また、上記した
実施例では、余剰の接着剤を吸収する接着剤吸収部とし
てスルーホール１８を用いた例を示したが、この接着剤
吸収部はスルーホールに限定されるものではなく、余剰
の接着剤を吸収しうる構成であれば他の構成としてもよ
いことは勿論である。
【００４０】
【発明の効果】上述の如く本発明によれば、下記の効果
を実現することができる。請求項１記載の発明によれ
ば、接着剤を余剰に接着剤吸収部に配設しても接着剤が
基板接続部以外の回路基板やリードフレームに広がるこ
とを防止することができるため、回路基板と封止樹脂と
の界面及びリードフレームと封止樹脂との界面で接着剤
に起因した剥離が生じることを防止でき、半導体装置の
信頼性を向上することができる。
を実現することができる。請求項１記載の発明によれ
ば、接着剤を余剰に接着剤吸収部に配設しても接着剤が
基板接続部以外の回路基板やリードフレームに広がるこ
とを防止することができるため、回路基板と封止樹脂と
の界面及びリードフレームと封止樹脂との界面で接着剤
に起因した剥離が生じることを防止でき、半導体装置の
信頼性を向上することができる。
【００４１】また、請求項２記載の発明によれば、接着
剤吸収部を回路基板の接着位置に形成されたスルーホー
ルにより構成したことにより、簡単な構成で請求項１記
載の作用を実現することができる。また、請求項３記載
の発明によれば、スルーホールの径寸法を３００〜４０
０μｍとしたことにより、接着剤の吸収を効率良く行う
ことができ、接着剤に起因した上記剥離の発生をより確
実に防止することができる。
剤吸収部を回路基板の接着位置に形成されたスルーホー
ルにより構成したことにより、簡単な構成で請求項１記
載の作用を実現することができる。また、請求項３記載
の発明によれば、スルーホールの径寸法を３００〜４０
０μｍとしたことにより、接着剤の吸収を効率良く行う
ことができ、接着剤に起因した上記剥離の発生をより確
実に防止することができる。
【００４２】更に、請求項４記載の発明によれば、シリ
コン系接着樹脂はセラミック多層回路基板とリードフレ
ームとの接合性が良好となり、またシリコン系接着樹脂
は低粘度であるため接着剤吸収部におけるシリコン系接
着樹脂の吸収は良好に行われ、余剰接着剤の発生を確実
に防止することができる。
コン系接着樹脂はセラミック多層回路基板とリードフレ
ームとの接合性が良好となり、またシリコン系接着樹脂
は低粘度であるため接着剤吸収部におけるシリコン系接
着樹脂の吸収は良好に行われ、余剰接着剤の発生を確実
に防止することができる。
【図１】本発明の一実施例である半導体装置の断面図で
ある。
ある。
【図２】回路基板とリードフレームの接着状態を拡大し
て示す平面図である。
て示す平面図である。
【図３】スルーホール近傍を拡大して示す図である。
【図４】従来の半導体装置の一例を示す断面図である。
【図５】従来における回路基板とリードフレームの接着
状態を拡大して示す平面図である。
状態を拡大して示す平面図である。
【図６】従来における回路基板とリードフレームの接着
方法を示す図である。
方法を示す図である。
１０ 半導体装置 １２ 回路基板 １３ リードフレーム １４ モールド樹脂 １５ 半導体素子 １６ チップ部品 １７ ワイヤ １８ スルーホール １９ 基板接着部 ２０ 接着剤
Claims (4)
- 【請求項１】 半導体素子が配設される回路基板と、前
記回路基板を支持するリードフレームと、前記回路基板
を封止する封止樹脂とを具備し、接着剤を用いて前記回
路基板が前記リードフレームに接着固定される構成とさ
れた半導体装置において、 前記回路基板の前記リードフレームが接着される接着位
置に、余剰の前記接着剤を吸収する接着剤吸収部を設け
たことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記接着剤吸収部は、前記回路基板の接着位置に形成さ
れたスルーホールであることを特徴とする半導体装置。 - 【請求項３】 請求項２記載の半導体装置において、 前記スルーホールの径寸法を３００〜４００μｍとした
ことを特徴とする半導体装置。 - 【請求項４】 請求項１乃至３のいずれかに記載の半導
体装置において、 前記回路基板をセラミック多層回路基板とすると共に、
前記接着剤としてシリコン系接着樹脂を用いたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7337462A JPH09181244A (ja) | 1995-12-25 | 1995-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7337462A JPH09181244A (ja) | 1995-12-25 | 1995-12-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181244A true JPH09181244A (ja) | 1997-07-11 |
Family
ID=18308875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7337462A Withdrawn JPH09181244A (ja) | 1995-12-25 | 1995-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181244A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010532091A (ja) * | 2007-06-30 | 2010-09-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子モジュールおよび電子モジュールの製造方法 |
| JP2013038105A (ja) * | 2011-08-03 | 2013-02-21 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| CN118471938A (zh) * | 2024-06-26 | 2024-08-09 | 池州昀钐半导体材料有限公司 | 一种导线框架和封装组件 |
-
1995
- 1995-12-25 JP JP7337462A patent/JPH09181244A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010532091A (ja) * | 2007-06-30 | 2010-09-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子モジュールおよび電子モジュールの製造方法 |
| JP2013038105A (ja) * | 2011-08-03 | 2013-02-21 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| CN118471938A (zh) * | 2024-06-26 | 2024-08-09 | 池州昀钐半导体材料有限公司 | 一种导线框架和封装组件 |
| CN118471938B (zh) * | 2024-06-26 | 2025-02-11 | 池州昀钐半导体材料有限公司 | 一种导线框架和封装组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
| KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| US5567656A (en) | Process for packaging semiconductor device | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| JPH0982884A (ja) | マルチチップモジュール及びその製造方法 | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR19980042617A (ko) | 웨이퍼 레벨 패키징 | |
| JP2007531270A (ja) | ランド・グリッド・アレイ・パッケージ・デバイスおよびその形成方法 | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| JP3631922B2 (ja) | センタパッド型半導体パッケージ素子の製造方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP3268615B2 (ja) | パッケージ部品の製造方法 | |
| KR101231163B1 (ko) | 회로 모듈의 제조방법 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| KR20080086178A (ko) | 스택 패키지 제조 방법 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| KR100369397B1 (ko) | 가요성회로기판을이용한볼그리드어레이반도체패키지 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| CN109920763A (zh) | 一种表面安装型半导体电阻桥封装基板及封装工艺 | |
| KR950014120B1 (ko) | 반도체 패키지의 제조방법 | |
| KR100320447B1 (ko) | 반도체 패키지의 제조방법 | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPH04352459A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |