JPH09181596A

JPH09181596A - 多重ソースバス用プログラマブルドライブ回路

Info

Publication number: JPH09181596A
Application number: JP8318443A
Authority: JP
Inventors: William R Griesbach; アール．グリースバッハウィリアム
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 1995-12-01
Filing date: 1996-11-29
Publication date: 1997-07-11
Also published as: EP0777331A2; US5880606A; EP0777331A3

Abstract

(57)【要約】【課題】本発明は、一般に集積回路に有効なプログラ
マブルドライブ回路に関し、詳しくは、集積回路および
１種類以上のバス間におけるデータ転送や、切り離しを
するためのバッファとして構成可能なプログラマブルド
ライブ回路に関する。【解決手段】第１および第２トランジスタを有するプ
ログラマブルドライブ回路を備えた集積回路を開示す
る。第１および第２トランジスタの各々は第１、第２、
第３端末を有している。第１および第２トランジスタの
第１端末同士が接続されて入力ノードを形成している。
第１トランジスタの第２端末は電源ノードに接続され、
第１トランジスタの第３端末は第１中間ノードに接続さ
れている。第２トランジスタの第２端末は第２中間ノー
ドに接続され、第２トランジスタの第３端末は基準電位
に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明の概要を述べると、集
積回路に有効なプログラマブルドライブ回路に関し、詳
しくは、集積回路および１種類以上のバス間におけるデ
ータの送受信を行ったり、１種類以上のバスを集積回路
から切り離したりするバッファとして構成可能なプログ
ラマブルドライブ回路に関するものである。

【０００２】

【従来の技術】３状態バッファは、トライステート（Ｔ
ＲＩ−ＳＴＡＴＥ（登録商標））バッファと呼ばれるこ
ともあり、信号（通常はデータなどの論理信号）に関す
る入力から出力に至る転送を制御するのに用いられる。
出力バッファとしての代表的な利用方法として、集積回
路からバスまでデータを移動させたり、あるいは、デー
タがバスに届く前にバスから３状態ドライバの入力を切
り離したりするものがある。入力バッファとしての代表
的な利用方法としては、データをバスから外せるように
するものがある。

【０００３】デジタル信号プロセッサなどのマイクロプ
ロセッサでは、バスとして周知の共通の１組の導体上で
データの転送が行われる。一部のバスは単方向であり、
信号がバス上で１方向にしか流れないのに対して、それ
以外のバスは、双方向であり、信号がバス上でいずれの
方向にも流れることが可能である。システム内の集積回
路の多くは、バスに連結された入力と出力を有してい
る。バスに連結されている集積回路は、個別の３状態バ
ッファを介して連結されたものであり、より一般的に言
えば、集積回路の不可欠な要素である。

【０００４】３状態バッファには、高、低、高インピー
ダンスの３つの出力状態が可能である。高インピーダン
ス状態において、出力は、該バスからわかるように、ア
ースと電源の両方に対して高インピーダンスとなるオー
プン端末またはフローティング端末である。集積回路な
どの複数の装置が共通バスに連結されている場合には、
３状態バッファにより、信号を複数の装置のうちいずれ
か１つからバスを介して他の装置へ送信するよう制御す
ることが可能である。また、この信号を提供する装置に
連結された３状態バッファは、信号を３状態バッファを
通過させて連結されたバスまで移動させることもでき
る。このバスに連結された他の出力バッファは、高イン
ピーダンス状態となり、該バスから実際に切断される。
一部の出力バッファは、該バスへ信号を送信するとき、
その信号を反転させるのに対し、他の出力バッファは、
該バスへの信号を反転させずに送信する。

【０００５】多種多様なバスが通常使用されている。複
数のバスドライバが各種類のバス向けに製造されてお
り、これらは、特殊なバスと共に使用されるように作ら
れたものである。バスドライブ回路が個別の集積回路と
して作製されている場合、システム設計者は、特定の用
途に対し適切なバスドライブ回路を選択することができ
る。高水準の集積回路を統合し、このバスドライブ回路
が、バスに接続されたマイクロプロセッサおよびメモリ
等の装置として、同じ集積回路の一部として作成され
る。各装置が上記タイプのいずれかのバスと共に用いら
れることから、これまで各バスを利用する場合、個別の
装置を作製する必要があった。したがって、アプリケー
ションに使用されている特殊なバスを利用する際に構成
できるプログラマブルドライブ回路が付いた各装置を１
種類のみ作製することが望ましい。

【０００６】

【課題を解決するための手段】集積回路は、第１および
第２のトランジスタを備えたプログラマブル出力ドライ
ブ回路を具備している。第１および第２トランジスタの
各々は、第１、第２、および第３の端末を有している。
各第１および第２トランジスタの第１端末同士が結合さ
れて、入力ノードを形成している。また、第１トランジ
スタの第２端末は、電源ノードに接続され、第１トラン
ジスタの第３端末は、第１中間ノードに接続されてい
る。第２トランジスタの第２端末は、第２中間ノードに
接続され、第２トランジスタの第３端末は、基準電位に
接続されている。さらに、第１および第２の中間ノード
間に、少なくとも１の入力を有する第１のスイッチが接
続されている。第３および第４のトランジスタは、それ
ぞれ、第１、第２、第３の端末を備えている。第３トラ
ンジスタの第１端末は、第３中間ノードに接続されてお
り、第４トランジスタの第１端末は、第２中間ノードに
接続されている。第３トランジスタの第２端末は、電源
ノードに接続されており、第３トランジスタの第３端末
は、第４トランジスタの第２端末に接続されて出力ノー
ドを定義する。また、第４トランジスタの第３端末は、
基準電位に接続されている。さらに、第３中間ノードと
第１中間ノード間には、少なくとも１の制御入力を備え
た第２スイッチが接続されている。

【０００７】

【発明の実施の形態】図１は、本発明の実施例による３
状態ドライブ回路、すなわちバッファとしての出力ドラ
イブ回路１０の略図である。出力ドライブ回路１０は集
積回路１２の一部であり、集積回路１２には複数のドラ
イブ回路１０があってもよい。出力ドライブ回路１０で
は、出力ドライブ回路１０への入力である入力ノード１
４および出力ドライブ回路１０の出力である出力ノード
１６間にバッファを設けている。集積回路１２上で生成
または処理された信号またはデータは、入力ノード１４
に結合され（不図示）、出力ノード１６に送信された
後、バス１８へ送られる。

【０００８】出力ドライブ回路１０は、入力ノード１４
および出力ノード１６間に接続された基本的に２つのイ
ンバータである。トランジスタＭＰ１およびＭＮ１は、
第１インバータから成り、トランジスタＭＰ２およびＭ
Ｎ２は第２インバータから成っている。

【０００９】出力ドライブ回路１０は、出力ノード１６
にデータを転送してバス１８に送り出すために、入力ノ
ード１４でデータを受信する。このデータは、高および
低論理レベルの並びによる形式を有している。出力ノー
ド１６はパッド（不図示）に接続され、パッドは集積回
路パッケージ（不図示）のピンに接続されている。該ピ
ンは、集積回路１２が回路板（不図示）に搭載される際
に、多重導体バス１８の１導体に接続するよう作成され
ている。また、入力ノード１４にあるデータを出力ノー
ド１６に転送することにより、データは、集積回路１２
からバス１８などのバスに転送される。

【００１０】図１に示す本発明の実施例では金属酸化膜
半導体トランジスタを使用しているが、本発明はこれに
限定されていない。出力ドライブ回路１０は、Ｎ型トラ
ンジスタであるＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＮ
６の他に、Ｐ型トランジスタであるＭＰ１、ＭＰ２、Ｍ
Ｐ３、ＭＰ４、ＭＰ６を具備している。トランジスタＭ
Ｐ１およびＭＮ１は、電源ＶＤＤに接続されている電源
ノード３０とアースなどの基準電位２０との間の第１イ
ンバータとして接続されている。トランジスタＭＰ１の
ソースは、電源ノード３０に接続されている。トランジ
スタＭＰ１のドレインは、ノード２２に接続され、送信
スイッチＸ１を介してトランジスタＭＮ１のソース、ノ
ード２４に結合される。トランジスタＭＮ１のドレイン
は、基準電位２０に接続されている。トランジスタＭＰ
１およびＭＮ１のゲートは、それぞれ入力ノード１４に
接続されており、集積回路１２からのデータを受け取っ
て出力ノード１６およびバス１８に転送する。

【００１１】トランジスタＭＰ２およびＭＮ２は、電源
ノード３０および基準電位２０間の第２インバータとし
て接続されており、トランジスタＭＰ２のソースは電源
ノード３０に接続されている。抵抗器Ｒ１は、トランジ
スタＭＰ２のドレインおよび出力ノード１６間に接続さ
れており、抵抗器Ｒ２は、出力ノード１６およびトラン
ジスタＭＮ２のソース間に接続されている。また、トラ
ンジスタＭＮ２のドレインは、基準電位２０に接続され
ている。トランジスタＭＮ２のゲートは、ノード２４に
接続され、さらに、トランジスタＭＮ１のソースに接続
されており、このＭＮ１もまた、ノード２４に接続され
ている。トランジスタＭＰ２のゲートは、ノード２６に
接続され、さらに、送信スイッチＸ２を介して、ノード
２２およびトランジスタＭＰ１のドレインに接続されて
いる。トランジスタＭＰ２およびＭＮ２は、ソース電流
やシンク電流を流してバスを駆動するために、もう一方
のトランジスタより大きいサイズを有している。抵抗器
Ｒ１およびＲ２は、インピーダンス整合抵抗器であり、
通常、３０オームの範囲内にあり、５０オームインピー
ダンスのバスと整合する。抵抗器Ｒ１およびＲ２は、通
常、集積回路１２の内部にあるドライブ回路のアプリケ
ーション中には存在していない。

【００１２】トランジスタＭＰ６は、電源ノード３０お
よびノード２６間に接続されている。トランジスタＭＰ
６のソースは、電源ノード３０に接続されており、トラ
ンジスタＭＰ６のドレインは、ノード２６に接続されて
いる。トランジスタＭＰ６のゲートは、送信スイッチＸ
２の入力Ｘ２Ｉに接続されている。

【００１３】トランジスタＭＮ６は、ノード２４および
基準電位２０間に接続されている。トランジスタＭＮ６
のソースはノード２４に接続され、トランジスタＭＮ６
のドレインは基準電位に接続され、ＭＮ６のゲートは送
信スイッチＸ１の入力Ｘ１イに接続されている。

【００１４】送信スイッチＸ１は、ノード２２およびノ
ード２４間に接続されているトランジスタＭＰ３とＭＮ
３により構成されている。送信スイッチＸ１に対する入
力は、トランジスタＭＰ３のゲートにあるＸ１Ｉと、ト
ランジスタＭＮ３のゲートにあるＸ１Ｉの逆に当たるＸ
１ＩＢである。この入力Ｘ１ＩとＸ１ＩＢが送信スイッ
チＸ１をオンにすると、送信スイッチＸ１によりノード
２２とノード２４が接続され、入力Ｘ１ＩとＸ１ＩＢが
送信スイッチＸ１をオフにすると、ノード２２とノード
２４を切断される。

【００１５】送信スイッチＸ２は、ノード２２およびノ
ード２６間に接続されたトランジスタＭＰ４およびＭＮ
４により構成されている。送信スイッチＸ２に対する入
力は、トランジスタＭＮ４のゲートにあるＸＩと、トラ
ンジスタＭＰ４のゲートにあるＸ２Ｉの逆に当たるＸ２
ＩＢである。この入力Ｘ２ＩとＸ２ＩＢが送信スイッチ
Ｘ２をオンにすると、ノード２２とノード２６は接続さ
れ、入力Ｘ２ＩとＸ２ＩＢが送信スイッチＸ２をオフに
すると、ノード２２とノード２６が切断される。

【００１６】本発明の代替例が図２に示されている。代
替例では、ノード２４とトランジスタＭＮ２のゲート間
に送信スイッチＸ３が接続されている。ノード２８は、
送信スイッチＸ３とトランジスタＭＮ２のゲートとの接
合点に位置が定められている。送信スイッチＸ３は、ノ
ード２４およびノード２８間に接続されたトランジスタ
ＭＰ５とＭＮ５により構成されている。送信スイッチＸ
３に対する入力は、トランジスタＭＰ５のゲートにある
Ｘ３Ｉと、トランジスタＭＮ５のゲートにあるＸ３Ｉの
逆に当たるＸ３ＩＢである。入力Ｘ３ＩとＸ３ＩＢが送
信スイッチＸ３をオンにすると、送信スイッチＸ３によ
りノード２４とノード２８が接続され、入力Ｘ３ＩとＸ
３ＩＢが送信スイッチＸ３をオフにすると、ノード２４
とノード２８は切断される。

【００１７】トランジスタＭＮ６は、ノード２８および
基準電位２０間に接続されている。トランジスタＭＮ６
のソースはノード２８に接続され、トランジスタＭＮ６
のドレインは基準電位に接続され、トランジスタＭＮ６
のゲートは送信スイッチＸ３の入力Ｘ３Ｉに接続されて
いる。

【００１８】本実施例の具体例は、図３、図４、図５に
示す１本のバス１８に接続された複数の集積回路を用い
たシステムアプリケーションの場合に特に有効である。
このような集積回路には、マイクロプロセッサ、マイク
ロコントローラ、デジタル信号プロセッサ、メモリ、入
力インタフェース装置等のバスにデータを送信する集積
回路がある。

【００１９】動作について述べると、Ｘ１Ｉを低、Ｘ１
ＩＢを高、Ｘ２Ｉを高、Ｘ２ＩＢを低にすることによ
り、送信スイッチＸ１およびＸ２がオンとなり、出力ド
ライブ回路１０（図１）は３状態バッファとして動作
し、入力ノード１４にあるデータを出力ノード１６およ
びバス１８に送信する。送信スイッチＸ１がオン状態に
あることから、ノード２２とノード２４が接続される。
同様に、送信スイッチＸ２がオン状態にあることから、
ノード２２とノード２６が接続される。また、トランジ
スタＭＮ６およびＭＰ６がオフであることから、回路か
ら事実上切り離されている。出力ドライブ回路１０は、
トランジスタＭＰ１およびＭＮ１から成る第１のインバ
ータと、プルアップトランジスタとしてのバスドライブ
トランジスタＭＰ２とプルダウントランジスタとしての
トランジスタＭＮ２とから成る第２インバータを備えた
１対のカスケード式インバータに縮小できる。この動作
モードでは、入力ノード１４に提供されたデータが２回
反転されてからバス１８に送られる。

【００２０】Ｘ１Ｉを高、Ｘ１ＩＢを低、Ｘ２Ｉを低、
Ｘ２ＩＢを高にすることにより、送信スイッチＸ１およ
びＸ２は、共に、オフとなり、出力ドライブ回路１０
は、高インピーダンス状態の３状態バッファとして動作
する。入力ノード１４にあるデータは、バス１８に送信
されない。トランジスタＭＮ６がオンとなりトランジス
タＭＰ２のゲートを高にすることから、トランジスタＭ
Ｐ２がそのままオフとなる。同様に、トランジスタＭＮ
６がオンとなり、トランジスタＭＮ２のゲートが低にな
ることから、トランジスタＭＮ２はそのままオフとな
る。バス１８からは、出力ノード１６が高インピーダン
スであることがわかる。

【００２１】Ｘ１Ｉを低、Ｘ１ＩＢを高、Ｘ２Ｉを低、
Ｘ２ＩＢを高にすることにより、入力ノード１４から出
力ノード１６、さらにバス１８に至るデータのオープン
ドレイン方式ドライブを行う条件が設定される。送信ス
イッチＸ１がオンとなってノード２２とノード２４が接
続され、トランジスタＭＮ６がオフのまま維持される。
トランジスタＭＮ２の状態により、バスに送信されるデ
ータの論理レベルの状態が変化する。送信スイッチＸ２
はオフであることから、ノード２２からノード２６が切
断され、トランジスタＭＰ６はそのままオン状態を維持
する。トランジスタＭＰ６がオンのまま維持されること
により、トランジスタＭＰ２のゲートが高となり、トラ
ンジスタＭＰ２はそのままオフ状態を維持する。トラン
ジスタＭＮ２によりバス１８を低にできるが、トランジ
スタＭＰ２によって高にすることはできない。このよう
な動作条件により、入力ノード１４にあるデータは、出
力ノード１６およびバス１８までオープンドレイン方式
で送信される。

【００２２】図２に示すように、第３の送信スイッチＸ
３を具備することにより、さらに汎用性に富んだ出力ド
ライブ回路１０’を実現できる。送信スイッチＸ３は、
ノード２４とノード２８の間に接続され、オン状態のと
きノード２４とノード２８を接続し、オフ状態のときノ
ード２４をノード２８から切り離す。トランジスタＭＮ
６のゲートは、送信スイッチＸ３の入力Ｘ３Ｉに接続さ
れる。

【００２３】

【表１】

【００２４】表１では、０は、出力ドライブ回路の動作
において、送信スイッチがオフになったことを意味し、
１は、送信スイッチがオンになったことを意味してい
る。表１の左上に要約されているように、送信スイッチ
Ｘ１およびＸ２が上記の状態となって、送信スイッチＸ
３がオフ、すなわち３状態非ドライブ動作となり、送信
スイッチＸ３がオン状態となって３状態ドライブおよび
オープンドレイン方式ドライブ動作が行われる場合に、
出力ドライブ回路１０’は、出力ドライブ回路１０に縮
小され、出力ドライブ回路１０と同一の動作を行うこと
になる。

【００２５】第３送信スイッチＸ３の目的は、オープン
ドレイン方式ドライブ動作でトランジスタＭＰ２の状態
を独立的に制御するトランジスタスイッチＸ２と同様
に、トランジスタＭＮ２の状態を独立的に制御すること
にある。トランジスタＭＰ２とは無関係にトランジスタ
ＭＮ２を制御することにより、入力ノード１４にあるデ
ータをオープンソース方式ドライブ動作により出力ノー
ド１６およびバス１８まで送信する動作条件が得られ
る。

【００２６】送信スイッチＸ１をオン状態（Ｘ１Ｉが
低、Ｘ１ＩＢが高）、送信スイッチＸ２をオフ状態（Ｘ
２Ｉが高、Ｘ２ＩＢが低）にすることにより、送信スイ
ッチＸ３はオフ状態（Ｘ３Ｉが高、Ｘ３ＩＢが低）にな
る。このオフ状態では、ノード２４がノード２８から切
り離され、トランジスタＭＮ６がオンとなってトランジ
スタＭＮ６のドレインを低にすることから、トランジス
タＭＮ２はオフになる。バス１８はトランジスタＭＰ２
によって高にできるが、トランジスタＭＮ２によって低
にすることはできない。送信スイッチＸ１とＸ２がオン
となり、かつ送信スイッチＸ３がオフになることによ
り、オープンソース方式ドライブ動作により、入力ノー
ド１４にあるデータが出力ノード１６およびバス１８ま
で送信される。

【００２７】図３に示すバス４０は、オープンドレイン
方式（ＴＬＬ論理であれば、オープンコレクタ）により
ワイヤードアンドバスとして動作する。該バスに結合さ
れた各集積回路は、バスを低にすることはできるが、高
にすることはできない。この場合、複雑なプロトコルは
必要ない。また、バス４０に接続された２つの集積回路
が同時に該バスにデータを送信しても、バス４０に接続
されたこの両集積回路に全く害はない。バス４０に接続
された集積回路は、従来のオープンドレイン方式バッフ
ァ回路として構成された集積回路１２および１２’を具
備している。

【００２８】図４に示すバス４２は、３状態バスとして
動作する。このバスに接続された各集積回路は、バスを
高または低にすることができる。時間内のある一定の瞬
間に他の全ドライバを高インピーダンス状態にしたまま
１台のドライバによって該バスにデータを必ず送信でき
るプロトコルが必要である。以上の条件は、前記他のド
ライバの損傷を回避するために必要であり、該バスに送
信中のデータが損なわれないことを約束する。バス４２
に接続されている集積回路は、３状態バスドライブ回路
として構成されている集積回路１２および１２’を具備
している。

【００２９】図５に示すバス４４はオープンソースバス
として動作する。該バスに接続された各集積回路は、該
バスを高にすることはできるが低にすることはできな
い。この場合、複雑なプロトコルは必要ない。また、バ
ス４４に接続された２つの集積回路が同時に該バスにデ
ータを送信しても、バス４４に接続されたこの両集積回
路に全く害はない。バス４４に接続された集積回路は、
従来のオープンソース方式バスドライブ回路として構成
された集積回路１２’を具備している。

【００３０】論理信号Ｘ１Ｉ、Ｘ１ＩＢ、Ｘ２Ｉ、Ｘ２
ＩＢ、Ｘ３Ｉ、およびＸ３ＩＢを生成して送信スイッチ
Ｘ１Ｉ、Ｘ２Ｉ、およびＸ３Ｉの状態を制御するが、生
成方法は、周知の任意の方法で行ってもよい。

【００３１】本発明の実施例は、Ｐ型トランジスタ（Ｍ
Ｐに参照符号を付加）とＮ型トランジスタ（ＭＮに参照
符号を付加）を論理高および論理低信号によりオンおよ
びオフ状態に切り換えて説明がなされているが、当業者
は、論理状態が実施例のものと異なる同様の機能が得ら
れるような回路を設計することができる。このような設
計は、本発明の範囲内にあるものとする。

【００３２】本発明の実施例は、集積回路およびバス間
のデータ送受信に有効な出力ドライブ回路として説明が
なされているが、本発明は、集積回路からの出力だけで
なく、バスから集積回路への入力を行う回路にも利用で
きる。さらに、集積度が高くなっても、例えば、１つの
集積回路チップ上に作成される回路機能が多くなって
も、バスの全体または一部が出力ドライブ回路と同じ集
積回路チップ上に作成できるようにすることも、本発明
の範囲内にあるものと考えられる。

【図面の簡単な説明】

【図１】本発明によるオープンドレイン方式ドライブ回
路として構成可能な集積回路内のプログラマブル３状態
出力ドライブ回路を示す略図である。

【図２】オープンドレイン方式ドライブ回路としても、
また、オープンソース方式ドライブ回路としても構成可
能な集積回路内の３状態出力ドライブ回路を示す略図で
ある。

【図３】オープンドレイン方式バスにより相互接続され
ている複数の集積回路を示すブロック図である。

【図４】３状態バスにより相互接続されている複数の集
積回路を示すブロック図である。

【図５】オープンソース方式バスにより相互接続されて
いる複数の集積回路を示すブロック図である。

【符号の説明】

１０出力ドライブ回路１２集積回路１４入力ノード１６出力ノード１８バス２０基準電位２２，２４，２６ノード３０電源ノード

Claims

【特許請求の範囲】

【請求項１】プログラマブル出力ドライブ回路（例え
ば、１０または１０’）を具備する集積回路（例えば、
１２または１２’）において、前記プログラマブル出力
ドライブ回路が、第１および第２トランジスタ（例えば、ＭＰ１およびＭ
Ｎ１）において、各々が第１、第２、および第３の端末
を有し、前記第１および第２トランジスタの各々の前記
第１端末同士が接続されて入力ノードを形成し、前記第
１トランジスタの前記第２端末が電源ノードに接続さ
れ、前記第１トランジスタの前記第３端末が第１中間ノ
ード（例えば、２２）に接続され、前記第２トランジス
タの前記第２端末が第２中間ノード（例えば、２４）に
接続され、前記第２トランジスタの前記第３端末が基準
電位（例えば、２０）に接続されている第１および第２
トランジスタと、少なくとも１の入力（例えば、Ｘ１Ｉ）を有し、前記第
１の中間ノード（例えば、２２）および前記第２の中間
ノード（例えば、２４）間に接続されている第１のスイ
ッチ（例えば、Ｘ１）と、第３および第４トランジスタ（例えば、ＭＰ２およびＭ
Ｎ２）において、各々が第１、第２、および第３端末を
有し、前記第３トランジスタの前記第１端末が第３中間
ノード（例えば、２６）に接続され、前記第４トランジ
スタの前記第１端末が第２中間ノード（例えば、２４）
に接続され、前記第３トランジスタの第２端末が前記電
源ノード（例えば、３０）に接続され、前記第３トラン
ジスタの前記第３端末が前記第４トランジスタの前記第
２端末に接続されて出力ノード（例えば、１６）を定義
し、前記第４トランジスタの前記第３端末が前記基準電
位（例えば、３０）に接続されている第３および第４ト
ランジスタと、少なくとも１の制御入力（例えば、Ｘ２Ｉ）を有し、前
記第３中間ノード（例えば、２６）および第１中間ノー
ド（例えば、２２）間に接続されている第２のスイッチ
（例えば、Ｘ２）と、から成る集積回路。
【請求項２】第１、第２、および第３の端末を有し、
前記第１の端末が前記第１のスイッチ（例えば、Ｘ１）
の少なくとも１の制御入力（例えば、Ｘ１Ｉ）に接続さ
れ、前記第２の端末が前記第２の中間ノード（例えば、
２４）に接続され、かつ前記第３の端末が前記基準電位
（例えば、２０）に接続されている第５トランジスタ
（例えば、ＭＰ６）をさらに具備する請求項１に記載の
集積回路。
【請求項３】第１、第２、および第３の端末を有し、
前記第１の端末が前記第２のスイッチ（例えば、Ｘ２）
の少なくとも１の制御入力（例えば、Ｘ２Ｉ）に接続さ
れ、前記第２の端末が電源ノード（例えば、３０）に接
続され、かつ前記第３の端末が前記第３の中間ノード
（例えば、２６）に接続されている第６トランジスタ
（例えば、ＭＮ６）をさらに具備する請求項１に記載の
集積回路。
【請求項４】前記第１のスイッチが送信スイッチから
成ることを特徴とする請求項１に記載の集積回路。
【請求項５】前記第２のスイッチが送信スイッチから
成ることを特徴とする請求項１に記載の集積回路。
【請求項６】前記トランジスタのうち少なくとも１つ
が金属酸化膜半導体であることを特徴とする請求項１に
記載の集積回路。
【請求項７】少なくとも１の制御入力（例えば、Ｘ３
Ｉ）を有し、前記第２ノード（例えば、２４）および前
記第４トランジスタの前記第１端末間に接続されている
第３スイッチをさらに具備する請求項１に記載の集積回
路。
【請求項８】前記第３のスイッチが送信スイッチから
成ることを特徴とする請求項７に記載の集積回路。
【請求項９】第１、第２、および第３の端末を有し、
前記第１の端末が前記第３のスイッチ（例えば、Ｘ３）
の少なくとも１の制御入力（例えば、Ｘ３Ｉ）に接続さ
れ、前記第２の端末が前記第４トランジスタの前記第１
端末に接続され、かつ前記第３の端末が前記基準電位
（例えば、２０）に接続されている第７トランジスタ
（例えば、ＭＮ６）をさらに具備する請求項７に記載の
集積回路。
【請求項１０】前記トランジスタのうち少なくとも１
つが金属酸化膜半導体であることを特徴とする請求項７
に記載の集積回路。