JPH09181982A

JPH09181982A - 固体撮像装置

Info

Publication number: JPH09181982A
Application number: JP7336325A
Authority: JP
Inventors: Takahisa Ueno; 貴久上野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-12-25
Filing date: 1995-12-25
Publication date: 1997-07-11

Abstract

(57)【要約】【課題】水平スイッチトランジスタの閾値電圧Ｖｔｈ
のバラツキに起因して縦筋状の固定パターンノイズが発
生していた。【解決手段】画素トランジスタ１１から信号が読み出
される垂直信号線１３の各々に、動作スイッチトランジ
スタ１５（…，１５ｎ，１５ｎ＋１，…）を介して負荷
キャパシタ１６（…，１６ｎ，１６ｎ＋１，…）の各一
端を接続するとともに、負荷キャパシタ１６（…，１６
ｎ，１６ｎ＋１，…）の各他端と出力回路２１の出力端
との間に、水平走査パルス（…，φＨｎ，φＨｎ＋１，
…）に応答して順にオン状態となる水平スイッチトラン
ジスタ１７（…，１７ｎ，１７ｎ＋１，…）を接続す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置に関
し、特に複数個の画素部で発生する信号をキャパシタに
一旦ホールドした後、出力回路を介して外部に出力する
構成の固体撮像装置に関する。

【０００２】

【従来の技術】図５に、例えば増幅型固体撮像装置の従
来例の構成を示す。図５において、ＭＯＳ構造の複数個
の画素トランジスタ１１が２次元状に配置されている。
なお、図面には、ｍ行，ｎ列の画素トランジスタを（Ｐ
ｍ，ｎ）と示している。これら画素トランジスタ１１に
おいて、各ゲート電極が行単位で垂直選択線１２に接続
され、各ソース電極が列単位で垂直信号線１３に接続さ
れている。また、各ドレイン電極には、電源電圧ＶＤが
供給されている。垂直選択線１１には、垂直走査しつつ
各ラインごとに画素情報を順に読み出すための垂直スキ
ャナ１４から垂直走査パルスφＶ（…，φＶｍ，φＶｍ
＋１，…）が印加される。

【０００３】一方、垂直信号線１３の一端には、各垂直
列ごとに配された動作スイッチであるＮｃｈＭＯＳトラ
ンジスタ（以下、動作スイッチトランジスタと称する）
１５（…，１５ｎ，１５ｎ＋１，…）のドレイン電極が
接続されている。この動作スイッチトランジスタ１５の
ソース電極は、負荷キャパシタ１６（…，１６ｎ，１６
ｎ＋１，…）を介して接地されており、そのゲート電極
には動作パルスφＯＰが印加される。また、動作スイッ
チトランジスタ１５のソース電極には、水平スイッチで
あるＮｃｈＭＯＳトランジスタ（以下、水平スイッチト
ランジスタと称する）１７（…，１７ｎ，１７ｎ＋１，
…）が接続されている。これら水平スイッチトランジス
タ１７の各ソース電極は水平信号線１８に接続され、そ
のゲート電極は水平選択線１９に接続されている。

【０００４】水平選択線１９は、水平スキャナ２０に接
続されている。水平信号線１８の一端には出力回路２１
の入力端が接続されている。出力回路２１は、水平信号
線１８の一端に反転（−）入力端が接続され、非反転
（＋）入力端に所定の基準電圧ＶＢが印加された差動ア
ンプ２２と、この差動アンプ２２の反転入力端と出力端
との間に接続され、ゲート電極にリセットパルスφＲが
印加されるリセットスイッチであるＮｃｈＭＯＳトラン
ジスタ（以下、リセットスイッチトランジスタと称す
る）２３と、このリセットスイッチトランジスタ２３と
並列に接続されたキャパシタ２４とからなる積分回路構
成となっており、差動アンプ２２の出力端が回路出力端
子２５に接続されている。

【０００５】上記構成の増幅型固体撮像装置において
は、水平ブランキング期間中に１ライン分の画素トラン
ジスタ１１の信号を負荷キャパシタ１６（…，１６ｎ，
１６ｎ＋１，…）にサンプルホールドし、その信号を水
平有効期間中に読み出す動作が行われる。すなわち、水
平ブランキング期間において、１ライン分の画素トラン
ジスタ１１の信号が動作スイッチトランジスタ１５
（…，１５ｎ，１５ｎ＋１，…）を介して各列ごとに負
荷キャパシタ１６（…，１６ｎ，１６ｎ＋１，…）に一
旦蓄えられる。

【０００６】その後の水平有効期間においては、各負荷
キャパシタ１６（…，１６ｎ，１６ｎ＋１，…）に蓄積
された電荷を、水平スキャナ２０から出力される水平走
査パルス（…，φＨｎ，φＨｎ＋１，…）によって各水
平スイッチトランジスタ１７（…，１７ｎ，１７ｎ＋
１，…）を順にオンさせることで、水平信号線１８を介
して出力回路２１に流し込み、電圧に変換して回路出力
端子２５から出力する。続いて、次の１ライン分の信号
を読み込むために、出力回路２１において、リセットパ
ルスφＲに応答してリセットスイッチトランジスタ２３
をオンさせ、水平信号線１８をリセットする。そして、
各水平スイッチトランジスタ１７（…，１７ｎ，１７ｎ
＋１，…）を順にオンさせるごとに、上述した動作を繰
り返して全ての画素の信号を読む。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来の増幅型固体撮像装置では、水平スイッチ素子と
して、スイッチの制御系とチャネルの干渉が少ないＭＯ
Ｓトランジスタを用いているが、ＭＯＳトランジスタを
用いた場合には、次のような問題が発生する。すなわ
ち、ＭＯＳトランジスタでは閾値電圧Ｖｔｈのバラツキ
が必ず存在することから、信号読み出し時に、例えばｎ
番目の水平スイッチトランジスタ１７ｎとｎ＋１番目の
水平スイッチトランジスタ１７ｎ＋１とでそれらの閾値
電圧Ｖｔｈが互いに異なるため、たとえｎ番目の負荷キ
ャパシタ１６ｎとｎ＋１番目の負荷キャパシタ１６ｎ＋
１とにそれぞれ蓄えられた信号が同一であったとして
も、チャネル下にできる反転電荷の量にバラツキが生じ
る。

【０００８】これにより、水平信号線１８を介して出力
回路２１のキャパシタ２４に流れ込む電荷がばらつく。
このように、水平スイッチトランジスタ１７（…，１７
ｎ，１７ｎ＋１，…）がオン状態になったときに、出力
回路２１のキャパシタ２４に流れ込む電荷が各トランジ
スタの閾値電圧Ｖｔｈのバラツキに起因して変動するこ
とから、水平信号線１８を介して出力回路２１に出力さ
れる信号電圧は垂直列ごとにわずかに異なったものとな
る。したがって、出力回路２１の出力電圧Ｖｏｕｔは、
垂直列ごとに電位変動を受けたものとなり、そのレベル
にバラツキが生じる。

【０００９】その結果、外部の信号処理回路（図示せ
ず）において、サンプリングパルスの周期のそれぞれの
サンプリングタイミング（ｔ１，ｔ２，ｔ３，ｔ４，
…）でそのときの出力電圧Ｖｏｕｔをサンプリングし、
かつタイミングｔ１とタイミングｔ２での出力電圧Ｖｏ
ｕｔの差分、タイミングｔ３とタイミングｔ４での出力
電圧Ｖｏｕｔの差分、……を順にとり、これを映像信号
として出力した場合、モニター画面上に、水平スイッチ
トランジスタ１７（…，１７ｎ，１７ｎ＋１，…）の各
閾値電圧Ｖｔｈのバラツキに起因する縦筋状の固定パタ
ーンノイズが発生するという問題があった。

【００１０】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、水平スイッチトラン
ジスタの閾値電圧Ｖｔｈが各トランジスタごとに異なる
ことに起因する縦筋状の固定パターンノイズの発生を抑
制することが可能な固体撮像装置を提供することにあ
る。

【００１１】

【課題を解決するための手段】本発明による固体撮像装
置は、複数個の画素部と、これら複数個の画素部から信
号が読み出される各信号線に一端が接続された複数個の
キャパシタと、この複数個のキャパシタの各々から上記
信号線を介して供給される信号を受けて外部に出力する
出力回路と、複数個のキャパシタの各他端と出力回路の
出力端との間に接続されかつ走査パルスに応じて順次オ
ン状態となる複数個のスイッチ素子とを備えた構成とな
っている。

【００１２】上記構成の固体撮像装置では、水平ブラン
キング期間において、複数個のスイッチ素子がオフ状態
のとき、１ライン分の画素部の信号が読み出され、各信
号線を介して複数個のキャパシタにサンプルホールドさ
れる。その後の水平有効期間において、複数個のスイッ
チ素子が走査パルスに応じて順にオンすることで、複数
個のキャパシタに蓄積された各電荷の読み出しを行う。
このとき、複数個のキャパシタは、順次オンする複数個
のスイッチ素子を介して出力回路に対して並列接続とな
る。これにより、サンプルホールド用キャパシタが、電
荷の読み出し時には出力回路の検出用キャパシタとして
作用する。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は、例えば増
幅型固体撮像装置に適用された本発明の一実施形態を示
す構成図であり、図中、図５と同等部分には同一符号を
付して示している。図１において、ＭＯＳ構造の複数個
の画素トランジスタ１１が２次元状に配置され、これら
画素トランジスタ１１の各ゲート電極が行単位で垂直選
択線１２に接続され、各ソース電極が列単位で垂直信号
線１３に接続され、各ドレイン電極には電源電圧ＶＤが
供給されている。

【００１４】垂直選択線１１には、垂直走査しつつ各ラ
インごとに画素情報を順に読み出すための垂直スキャナ
１４から、垂直走査パルスφＶ（…，φＶｍ，φＶｍ＋
１，…）が順に印加される。一方、垂直信号線１３の一
端には、各垂直列ごとに配された動作スイッチトランジ
スタ１５（…，１５ｎ，１５ｎ＋１，…）のドレイン電
極が接続されている。以上までの構成は、図５に示す従
来の増幅型固体撮像装置の構成と同じである。

【００１５】動作スイッチトランジスタ１５（…，１５
ｎ，１５ｎ＋１，…）の各ソース電極は、負荷キャパシ
タ１６（…，１６ｎ，１６ｎ＋１，…）の各一端に接続
されており、そのゲート電極には動作パルスφＯＰが印
加される。負荷キャパシタ１６（…，１６ｎ，１６ｎ＋
１，…）の各他端は、水平信号線１８に接続されてい
る。また、負荷キャパシタ１６（…，１６ｎ，１６ｎ＋
１，…）の各一端と出力回路２１の出力端との間には、
水平スイッチトランジスタ１７（…，１７ｎ，１７ｎ＋
１，…）がそれぞれ接続されている。そして、水平スイ
ッチトランジスタ１７（…，１７ｎ，１７ｎ＋１，…）
の各ゲート電極は、水平選択線１９に接続されている。

【００１６】水平選択線１９は、水平スキャナ２０に接
続されている。水平信号線１８の一端には出力回路２１
の入力端が接続されている。出力回路２１は、水平信号
線１８の一端に反転（−）入力端が接続され、非反転
（＋）入力端に所定の基準電圧ＶＢが印加された差動ア
ンプ２２と、この差動アンプ２２の反転入力端と出力端
との間に接続され、ゲート電極にリセットパルスφＲが
印加されるリセットスイッチトランジスタ２３とを備え
た回路構成となっており、差動アンプ２２の出力端が回
路出力端子２５に接続されている。

【００１７】次に、上記構成の回路動作について、各動
作に対応した図２および図３の等価回路を参照しつつ説
明する。

【００１８】先ず、水平ブランキング期間において、図
２（Ａ）に示すように、出力回路２１のリセットスイッ
チトランジスタ２３がオン（閉）、水平スイッチトラン
ジスタ１７（…，１７ｎ，１７ｎ＋１，…）がオフ
（開）の状態で動作スイッチトランジスタ１５（…，１
５ｎ，１５ｎ＋１，…）がオンすることで、１ライン分
の画素トランジスタ１１の信号が動作スイッチトランジ
スタ１５（…，１５ｎ，１５ｎ＋１，…）を介して各列
ごとに負荷キャパシタ１６（…，１６ｎ，１６ｎ＋１，
…）にサンプルホールドされる。

【００１９】そして、図２（Ｂ）に示すように、出力回
路２１のリセットスイッチトランジスタ２３および動作
スイッチトランジスタ１５（…，１５ｎ，１５ｎ＋１，
…）がオフすることで、サンプルホールドが終了する。
この際、スイッチングで発生するノイズを考慮すると、
動作スイッチトランジスタ１５を先行してオフし、しか
る後リセットスイッチトランジスタ２３をオフする方が
良い。さもないと、出力回路２１の入力側の配線、即ち
水平信号線１８の電位が安定しないため、後述する出力
回路２１でのリセット動作を行えないことになる。

【００２０】その後の水平有効期間において、図３
（Ａ）に示すように、水平スキャナ２０から順に出力さ
れる水平走査パルス（…，φＨｎ，φＨｎ＋１，…）に
よって各水平スイッチトランジスタ１７（…，１７ｎ，
１７ｎ＋１，…）を順次オンさせることで、各負荷キャ
パシタ１６（…，１６ｎ，１６ｎ＋１，…）に蓄積され
た電荷の読み出しを行う。このとき、各負荷キャパシタ
１６（…，１６ｎ，１６ｎ＋１，…）は順に、出力回路
２１における差動アンプ２２の反転入力端と出力端との
間に、各水平スイッチトランジスタ１７（…，１７ｎ，
１７ｎ＋１，…）を介して接続されることで、差動アン
プ２２と共に積分回路を構成する。

【００２１】全ての負荷キャパシタ１６（…，１６ｎ，
１６ｎ＋１，…）の電荷の読み出しが終了したら、図３
（Ｂ）に示すように、出力回路２１におけるリセットス
イッチトランジスタ２３をオンし、出力回路２１の入力
側の配線、即ち水平信号線１８のリセットを行う。リセ
ットが完了したら、リセットスイッチトランジスタ２３
をオフする。この読み出し動作およびリセット動作を、
各水平スイッチトランジスタ１７（…，１７ｎ，１７ｎ
＋１，…）に対して繰り返すことにより、全画素の情報
の読み出しが行われる。

【００２２】上述したように、例えば増幅型固体撮像装
置において、画素トランジスタ１１から信号が読み出さ
れる垂直信号線１３の各々に、動作スイッチトランジス
タ１５（…，１５ｎ，１５ｎ＋１，…）を介して負荷キ
ャパシタ１６（…，１６ｎ，１６ｎ＋１，…）の各一端
を接続するとともに、負荷キャパシタ１６（…，１６
ｎ，１６ｎ＋１，…）の各他端と出力回路２１の出力端
との間に水平スイッチトランジスタ１７（…，１７ｎ，
１７ｎ＋１，…）を接続する構成としたことにより、Ｖ
ｔｈバラツキを持つ水平スイッチトランジスタ１７
（…，１７ｎ，１７ｎ＋１，…）が、出力回路２１の入
力側、即ち水平信号線１８に直接に接続されないため、
Ｖｔｈバラツキに起因する電位変動を受けない出力電圧
Ｖｏｕｔを得ることができる。

【００２３】また、負荷キャパシタ１６（…，１６ｎ，
１６ｎ＋１，…）からの電荷の読み出し時には、負荷キ
ャパシタ１６（…，１６ｎ，１６ｎ＋１，…）が、順次
オンする水平スイッチトランジスタ１７（…，１７ｎ，
１７ｎ＋１，…）を介して出力回路２１の差動アンプ２
２に対して並列接続となり、差動アンプ２２と共に積分
回路を構成するため、出力回路２１の検出用キャパシタ
として作用する。これにより、出力回路２１の本来の検
出用キャパシタ（図５のキャパシタ２４）が不要となる
ため、出力回路２１の回路構成を簡略化できる。

【００２４】ところで、図３（Ｂ）の読み出し動作にお
いて、例えばｎ番目の負荷キャパシタ１６ｎにホールド
された電荷の読み出しが終了した後、水平スイッチトラ
ンジスタ１７ｎをオフするが、これは次の水平スイッチ
トランジスタ１７ｎ＋１がオンするまでに行えば良い。
ただし、水平スイッチトランジスタ１７にスイッチング
ノイズがあることを考慮すると、リセット動作時におい
て、リセットスイッチトランジスタ２３をオフする前ま
でに、水平スイッチトランジスタ１７ｎをオフする方が
好ましい。

【００２５】ここで、負荷キャパシタ１６にホールドさ
れた電荷の読み出し動作について、図４に示すように、
サンプルホールド用の負荷キャパシタ１６が２個の場合
を例にとって解析を行う。これは、複数個のキャパシタ
を持つ回路において、読み出されないキャパシタを１つ
の等価回路で置換したものと考えられる。以下、寄生容
量も考慮して回路の解析を行うものとする。

【００２６】なお、図４において、Ｃｓｈ１，Ｃｓｈ２
はサンプルホールド用のキャパシタ容量、ＣＰ１，ＣＰ
２は各サンプルホールド用のキャパシタについている寄
生容量、ＣＢは水平信号線１８の配線の寄生容量、Ｖｓ
は水平信号線１８の初期の電位、ΔＶｓは読み出し後の
水平信号線１８の電位変化分、Ｖｏｕｔは差動アンプ２
２の初期の出力電圧、ΔＶｏｕｔは読み出し後の差動ア
ンプ２２の出力の電位変化分、Ｖ１，Ｖ２は各サンプル
ホールド用のキャパシタにホールドされている電位、Ｇ
は差動アンプ２２のゲイン、Ｑｓｈ１，Ｑｓｈ２，ＱＰ
１，ＱＰ２，ＱＢはキャパシタ容量Ｃｓｈ１，Ｃｓｈ
２、寄生容量ＣＰ１，ＣＰ２，ＣＢに蓄積されている電
荷である。

【００２７】先ず、読み出し後の差動アンプ２２の出力
の電位変化分ΔＶｏｕｔと、サンプルホールド用のキャ
パシタ容量Ｃｓｈ１にかかっている電圧の関係を示す。
図４の回路では、次の式が成り立っている。

【数１】

【数２】

【数３】

【００２８】これらの式を用いて計算すると、読み出し
後の差動アンプ２２の出力の電位変化分ΔＶｏｕｔは、
次式のようになる。

【数４】

【００２９】次に、出力回路２１におけるリセット動作
の必要性について説明する。読み出し動作後、サンプル
ホールド用キャパシタ容量Ｃｓｈ１にかかっている電圧
は、

【数５】である。

【００３０】ここで、差動アンプ２２のゲインＧが有限
であるため、水平スイッチトランジスタ１７をオフした
後、サンプルホールド用キャパシタ容量Ｃｓｈ１にかか
っている電圧は、初期状態に比べ変化する。すなわち、
読み出し動作を行うと、差動アンプ２２への入力の配
線、即ち水平信号線１８の電位が変わってしまい、この
まま次のビットの読み出し動作を行うと、出力電圧Ｖｏ
ｕｔは本来の値とは異なったものとなってしまう。そこ
で、次の垂直列の信号を読み出すために、差動アンプ２
２の入力電位のリセットを行い、初期状態に戻す必要が
ある。

【００３１】なお、上記実施形態では、出力回路２１に
おいて、リセットスイッチトランジスタ２３を差動アン
プ２２の反転入力端と出力端との間に接続するように構
成したが、その接続位置はここに限定されるものではな
く、差動アンプ２２の反転入力端と他の電源、例えばＶ
Ｂ電源との間に接続する構成であっても良く、要は、リ
セット動作によって差動アンプ２２の入力側の配線、即
ち水平信号線１８の電位を安定化できる構成であれば良
いのである。

【００３２】また、上記実施形態においては、増幅型固
体撮像装置に適用した場合について説明したが、これに
限定されるものではなく、複数個の画素部で発生する信
号をキャパシタに一旦ホールドした後、出力回路を介し
て外部に出力する構成の固体撮像装置全般に適用し得る
ものである。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
複数個の画素部から信号が読み出される各信号線に複数
個のキャパシタの各一端を接続するとともに、複数個の
キャパシタの各他端と出力回路の出力端との間に、走査
パルスに応じて順次オン状態となる複数個のスイッチ素
子をそれぞれ接続し、出力回路の入力側には閾値電圧の
バラツキを持つスイッチ素子が介在させない構成とした
ことにより、当該バラツキに起因する電位変動を受けな
い出力電圧を得ることができるので、スイッチ素子の閾
値電圧が各スイッチ素子ごとに異なることに起因する縦
筋状の固定パターンノイズの発生を抑制できることにな
る。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す構成図である。

【図２】各動作説明のための等価回路図（その１）であ
る。

【図３】各動作説明のための等価回路図（その２）であ
る。

【図４】回路の解析を行うための等価回路図である。

【図５】従来例を示す構成図である。

【符号の説明】

１１画素トランジスタ１２垂直選択線１３垂直信号線１４垂直スキャナ１５（…，１５ｎ，１５ｎ＋１，…）動作スイッチ
トランジスタ１６（…，１６ｎ，１６ｎ＋１，…）負荷キャパシ
タ１７（…，１７ｎ，１７ｎ＋１，…）水平スイッチ
トランジスタ１８水平信号線２０水平スキャナ２１出力回路２２差動アンプ２３リセットスイッチトランジスタ

Claims

【特許請求の範囲】

【請求項１】複数個の画素部と、前記複数個の画素部から信号が読み出される各信号線に
一端が接続された複数個のキャパシタと、前記複数個のキャパシタの各々から前記信号線を介して
供給される信号を受けて外部に出力する出力回路と、前記複数個のキャパシタの各他端と前記出力回路の出力
端との間に接続されかつ走査パルスに応じて順次オン状
態となる複数個のスイッチ素子とを備えたことを特徴と
する固体撮像装置。
【請求項２】前記出力回路は、反転入力端が前記信号
線の一端に接続されかつ非反転入力端に所定の基準電圧
が印加された差動アンプと、リセットパルスに応答して
前記信号線の電位をリセットするリセットスイッチとか
らなることを特徴とする請求項１記載の固体撮像装置。