JPH09182462A - インバータ装置及びそのスイッチング素子のオン・オフ制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 インバータ装置の短絡防止期間を持たせたス
イッチング素子制御のタイミングを、そのタイミングを
検出する相電圧検出器の特性変化に依存せずに適正に行
なうこと。 【解決手段】 インバータ部１８Ａの出力の相電圧を検
出する相電圧検出器１４Ａの出力信号１１ａが、予め設
定された基準電圧値Ｖ_TH0に対応する相電圧Ｖ₀でＬにな
るように設定し、基準電圧値Ｖ_TH0に対応する相電圧Ｖ₀
を実測する。次にパルス幅補正機能付きＰＷＭ回路２９
は、相電圧が０からコンバータ部２１の電圧Ｖｃに到達
する時間を測定し、基準電圧値Ｖ_TH0に対応する相電圧
Ｖ₀から電圧Ｖｃ／２に到達する時間を補正時間ΔＴと
して算出する。そして出力信号１１ａがＬになった時点
から補正時間ΔＴ経過した時刻を上下アームのスイッチ
ング素子４、５をオン・オフするしきい値として設定す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、直流を所定の電
圧・周波数の交流に逆変換するインバータ装置に係り、
特にスイッチング素子のオン・オフ制御に関するもので
ある。

【０００２】

【従来の技術】図１４及びは特開平４−６９０６６号公
報に示された従来のインバータ装置に係わるものであ
り、図１４はインバータ装置の構成を示す図、図１５は
動作を示す図である。図１４において、１は交流の電
源、２は交流の電源１からの交流電力を直流電力に変換
するコンバータ部であり、ダイオードなどの整流素子に
よって形成されている。３はコンバータ部２に並列接続
され、脈流の大きい直流を平滑する平滑部であり、この
平滑部３は平滑コンデンサによって形成されている。
４，５はそれぞれ平滑部３に並列接続された上アームス
イッチング素子、下アームスイッチング素子であり、こ
の上アームスイッチング素子４と下アームスイッチング
素子５は直列に接続されている。６，７はそれぞれ上ア
ームスイッチング素子４、下アームスイッチング素子５
に並列接続されたフライホイールダイオードである。
８，９は下アームスイッチング素子５に並列接続された
分圧抵抗であり、この分圧抵抗８，９は直列に接続され
ている。１０，１２はそれぞれ信号絶縁手段としてのフ
ォトカプラ１１の入出力回線に直列に接続された電流制
限抵抗である。１３は信号供給手段となるシャントレギ
ュレータでフォトカプラ１１の入力側に直列に挿入接続
され、その制御線が上記直列接続された分圧抵抗８，９
との中間部に接続されている。

【０００３】分圧抵抗８，９、電流制限抵抗１０，１
２、フォトカプラ１１およびシャントレギュレータ１３
とによって相電圧帰還手段となる検出回路１４が形成さ
れる。また、コンバータ部２からの直流電力を平滑部３
を介して任意の周波数および電圧に変換するインバータ
部１８は、上記上アームスイッチング素子４、下アーム
スイッチング素子５、フライホイールダイオード６，
７、および検出回路１４から形成されている。１５はイ
ンバータ部１８の出力である相電圧を、検出回路１４で
検出し、検出回路１４を構成するフォトカプラ１１で信
号絶縁して入力し、この入力信号に基づき上下アームス
イッチング素子４，５を同時にオフする短絡防止時間Ｔ
ｄを補正して出力する短絡防止時間補正手段である。１
６は短絡防止時間作成手段で、上記短絡防止時間補正手
段１５からの補正された入力信号に基づき最適な短絡防
止時間を設定する。１７は出力回路で、短絡防止時間作
成手段１６からの短絡防止時間に関する信号入力に基づ
き、上アームスイッチング素子４および下アームスイッ
チング素子５のそれぞれＰＷＭ制御信号を出力する。１
９は負荷となる誘導電動機である。

【０００４】短絡防止時間補正手段１５、短絡防止時間
作成手段１６、出力回路１７によって、上記スイッチン
グ素子４，５をタイムラグＴｄを持たせて交互に制御す
るインバータ制御部２０を構成する。

【０００５】次に動作について説明する。上記のように
構成されたインバータ装置においては、スイッチング素
子４，５をインバータ制御部２０によってタイムラグＴ
ｄを持たせて交互にＰＷＭ制御し、上記インバータ部１
８の交流出力である相電圧を検出回路１４により検出
し、信号絶縁を行なってインバータ制御部２０へ帰還す
る。即ち、この検出回路１４は上記スイッチング素子
４，５のオン、オフに基づく上記相電圧を検出し、上記
相電圧が直流入力電圧の略１／２に達したらシャントレ
ギュレータ１３をオンしてフォトカプラ１１に入力信号
を与え、そして信号絶縁されたフォトカプラ１１の出力
信号をインバータ制御部２０へ帰還する。

【０００６】図１５（ｄ）の期間Ｔｄに示すように、短
絡防止期間Ｔｄで相電圧の電位が確立せず不安定電位と
なっても、上アームスイッチング素子４及び下アームス
イッチング素子５のオン、オフを直流電圧値の半分の値
で検出しているため、検出信号は図１５（ｅ）のような
信号となる。即ち、相電圧Ｖ_Uの値を分圧抵抗８及び９
により、分圧し、直流電圧の半分の値となったときに下
側分圧抵抗９の電圧Ｖ_Rがシャントレギュレータ１３の
しきい値になるように設定することにより、フォトカプ
ラ１１をオンさせ、インバータ部１８の出力回路から絶
縁された信号を検出回路１４から出力させる。このよう
に直流電圧値の半分の値で相電圧Ｖ_U の値を検出するこ
とにより、短絡防止期間Ｔｄにおける電圧のふらつきを
平均化させていた。

【０００７】

【発明が解決しようとする課題】従来のインバータ装置
は、前述のようにインバータの上下アームスイッチング
素子をオン・オフ制御するためのしきい値の検出を、あ
らかじめ定めたコンバータ電圧Ｖｃに対して、その半分
の電圧であるＶｃ／２で検出するように構成しているの
で、コンバータ電圧Ｖｃを検出する為のフォトカプラ等
の検出回路を構成する素子の特性が経年変化等により変
化した場合には、検出電圧が正しくＶｃ／２とならなく
なり、スイッチング素子のオン・オフの検出タイミング
に誤差が発生し、結果的に短絡防止時間補正手段が正し
く機能せず、誘導電動機の制御特性を悪化させるなどの
問題点があった。

【０００８】この発明は、かかる問題点を解決するため
になされたもので、短絡防止時間補正手段に用いるイン
バータ電圧の検出器において、例えば、検出回路を構成
する素子の経年変化等による特性の変化による検出電圧
の変化、又は検出器の周囲条件が変化することによる検
出電圧の変化に対しても、スイッチング素子のオン・オ
フのタイミングを正しく補正し、短絡防止時間補正手段
を正しく機能させて、誘導電動機の制御特性を向上させ
るインバータ装置及びそのスイッチング素子のオン・オ
フ制御方法を得ることを目的とする。

【０００９】

【課題を解決するための手段】この発明に係るインバー
タ装置においては、直流電源と、この直流電源からの直
流を交流に変換する直列接続された対をなすスイッチン
グ素子で構成されたインバータ部と、このインバータ部
の交流出力である相電圧を検出する相電圧検出手段と、
前記直列接続された対をなすスイッチング素子をオン・
オフするしきい値を設定するしきい値設定手段と、この
しきい値設定手段のしきい値に基づいて前記直列接続さ
れた対をなすスイッチング素子を短絡防止期間を持たせ
て交互に制御するインバータ制御手段と、を備えたイン
バータ装置において、前記しきい値設定手段のしきい値
に対応する電圧値より小さい値を基準電圧値として設定
する基準電圧設定手段と、前記相電圧検出手段の相電圧
値がゼロから前記直流電源の直流電圧値に到達するまで
の時間を算出する到達時間算出手段と、前記基準電圧設
定手段で設定された基準電圧値から前記しきい値設定手
段のしきい値に対応する電圧値に到達するまでの時間を
補正時間として算出する補正時間算出手段と、を備え、
前記しきい値設定手段は、前記相電圧検出手段の相電圧
が前記基準電圧設定手段で設定された基準電圧値に到達
した時点から、前記補正時間算出手段の補正時間だけ経
過した時刻を前記直列接続された対をなすスイッチング
素子をオン・オフするしきい値に対応する時刻として設
定するものである。

【００１０】又、前記しきい値設定手段のしきい値に対
応する電圧値を前記直流電源の直流電圧値の１／２とす
るものである。

【００１１】又、前記基準電圧設定手段の基準電圧値を
前記直流電源の直流電圧値の２０〜４０％に設定するも
のである。

【００１２】又、前記補正時間算出手段は、前記相電圧
検出手段の周囲温度に基づいて補正時間の設定を変更す
るものである。

【００１３】又、前記補正時間算出手段は、前記スイッ
チング素子の温度に基づいて補正時間の設定を変更する
ものである。

【００１４】又、前記補正時間算出手段は、前記インバ
ータ部の負荷電流の大きさに基づいて補正時間の設定を
変更するものである。

【００１５】又、前記補正時間算出手段は、前記直流電
源の直流電圧の大きさに基づいて補正時間の設定を変更
するものである。

【００１６】又、前記補正時間算出手段は、前記相電圧
検出手段の相電圧の立上りと立下がりとで補正時間の設
定を異ならせるものである。

【００１７】又、インバータ装置のスイッチング素子の
オン・オフ制御方法においては、直流電源と、この直流
電源からの直流を交流に変換する直列接続された対をな
すスイッチング素子で構成されたインバータ部と、この
直列接続された対をなすスイッチング素子をオン・オフ
するしきい値を設定するしきい値設定手段と、このしき
い値設定手段のしきい値に基づいて前記直列接続された
対をなすスイッチング素子を短絡防止期間を持たせて交
互に制御するインバータ制御手段と、を備えたインバー
タ装置のスイッチング素子のオンオフ制御方法におい
て、前記しきい値設定手段のしきい値に対応する電圧値
より小さい値を基準電圧値として設定し、前記インバー
タ部の交流出力である相電圧がゼロから前記直流電源の
直流電圧値に到達するまでの時間を算出し、前記基準電
圧値から前記直列接続された対をなすスイッチング素子
をオン・オフするしきい値に対応する電圧値に到達する
までの時間を補正時間として算出し、前記基準電圧値に
到達した時点からこの補正時間だけ経過した時刻を前記
直列接続された対をなすスイッチング素子をオン・オフ
するしきい値に対応する時刻として設定するものであ
る。

【００１８】更に、前記しきい値設定手段のしきい値に
対応する電圧値を前記直流電源の直流電圧値の１／２と
するものである。

【００１９】そして、前記基準電圧値を前記直流電源の
直流電圧値の２０〜４０％に設定するものである。

【００２０】

【発明の実施の形態】

実施の形態１．図１〜図９を用いて、インバータのスイ
ッチング素子のオン・オフ制御のタイミングを適切に補
正するインバータ装置に関する一つの実施の形態につい
て説明する。図１はエレベータ駆動制御盤に用いられる
インバータ装置の全体構成を示すブロック図、図２はＴ
ｄ補正値を生成する制御部のブロック図、図３はパルス
幅補正機能付きＰＷＭ回路２９の構成を示すブロック
図、図４はコンバータ２１のＰＷＭ回路３０の構成を示
すブロック図、図５はパルス幅補正機能付きＰＷＭ回路
２９で用いられているパルス幅補正回路３５の構成を示
すブロック図、図６は図５に示すパルス幅補正回路３５
の各部の信号波形を示すタイムチャート、図７はスイッ
チング素子のオン・オフを検出する検出回路１４Ａの非
運転モードにおける動作を説明するフローチャート、図
８はパルス幅補正機能付きＰＷＭ回路２９の運転モード
における動作を説明するフローチャート、図９は運転モ
ードにおけるパルス幅補正機能付きＰＷＭ回路２９の各
部の信号波形を示すタイムチャートである。図におい
て、従来例と同一符号は同一又は相当部分を示す。

【００２１】図１において、１０４はエレベータ駆動制
御盤であり、駆動制御盤１０４に於ては、三相交流電源
１から電力の供給を受け、１０３のインバータ素子部を
駆動することで、エレベータモータ１９へ制御された電
力を供給し、図示しないエレベータ装置を運転するもの
である。この時、インバータ素子部１０３の駆動タイミ
ングを制御するために、先ず、１４Ａの相電圧検出器
で、インバータ素子部１０３のスイッチングのタイミン
グを検出し、１０２のＴｄタイミング検出補正部で、そ
のタイミングからインバータ素子部１０３の上下スイッ
チング素子の同時導通による電源短絡を防止する短絡防
止時間（以下Ｔｄという）を得て、インバータ制御手段
であるインバータ駆動制御部１７ＡにＴｄ信号として送
り出す。そこでインバータ駆動制御部１７Ａでインバー
タ素子部１０３の上下スイッチング素子の導通させるタ
イミングを、Ｔｄ信号をも参照して演算し、スイッチン
グ素子を駆動する。このＴｄ値は、制御装置の種々条件
によって適正値が変化するものであり、その適正値を求
めるものが、１０１のＴｄ補正値検出指令部である。

【００２２】次に、Ｔｄ補正値の適正値を求める方法に
ついて説明する。図２において、２１はコンバータ部で
あり、図には３相分中１相分のみ示し上アームスイッチ
ング素子２２と下アームスイッチング素子２３は、直列
に接続されている。２４はコンバータ部の電圧を絶縁
し、かつ、その電圧レベルを変更する電圧変換器であ
る。例えば、コンバータ電圧が１００ｖの時、電圧変換
器２４の出力信号２４ａは１ｖとなるものとする。２５
はアナログ電圧を入力し、その対応値であるディジタル
コードを出力するアナログ・ディジタル変換器（以下Ａ
／Ｄ変換器と称す）であり、例えば、その出力信号２５
ａは、入力である電圧変換器２４の出力信号２４ａが１
ｖである時、１６進数２０Ｈ（以下１６進数はＨを付け
て省略する）に変換されるものとする。２６はマイクロ
プロセッサユニット（以下ＭＰＵと称す）であり、ＭＰ
Ｕ２６の入力ポートにはＡ／Ｄ変換器２５の出力信号２
５ａが供給される。又ＭＰＵ２６は、リードオンリメモ
リ（以下ＲＯＭと称する）２７にあらかじめ記憶されて
いるマイクロコードを逐次読み込み解読し、そのコード
に応じて動作する（以下プログラムで動作すると称
す）。

【００２３】２８はランダムアクセスメモリ（以下ＲＡ
Ｍと称す）であり、ＭＰＵ２６が演算動作する際、デー
タを読み書きする為の記憶素子である。ＲＯＭ２７，Ｒ
ＡＭ２８はＭＰＵ２６のアドレス及びデータバス２６ｂ
に接続される。ＭＰＵ２６の出力信号２６ｃはパルス幅
補正機能付きＰＷＭ回路２９に供給され、又ＭＰＵ２６
の出力信号２６ｄはＰＷＭ回路３０に出力される。ＭＰ
Ｕ２６を動作させる基本タイミングは、クロック発振器
３１が一定周期で出力する論理レベルＬとＨを繰り返す
出力信号３１ａ（以下クロック信号と称す）で決められ
る。クロック信号３１ａは、ＭＰＵ２６以外にも、パル
ス幅補正機能付きＰＷＭ回路２９及びＰＷＭ回路３０に
も供給され、これらの回路の動作タイミングを司るもの
である。

【００２４】１８Ａはこの実施の形態によるインバータ
部であり、図２では３相分の内の１相分を示し、これは
１９の巻上機モータに電力を供給するものである。尚、
インバータ部１８Ａのスイッチング素子４，５のオン・
オフを検出する相電圧検出器１４Ａは、電流制限抵抗１
０，１２およびフォトカプラ１１によって構成され、イ
ンバータ部１８Ａの出力である相電圧を電圧絶縁した出
力信号１１ａを生成し、この信号はＭＰＵ２６及びパル
ス幅補正機能付きＰＷＭ回路２９の入力される。パルス
幅補正機能付きＰＷＭ回路２９の出力信号２９ａ，２９
ｂは、出力回路１７Ａを介してインバータ部１８Ａのス
イッチング素子４，５の制御端子に供給され、又ＰＷＭ
回路３０の出力信号３０ａ，３０ｂは出力回路１７Ｂを
介してコンバータ部２１のスイッチング素子２２，２３
の制御端子に供給される。

【００２５】図３はこの実施の形態の特徴的な機能を果
たすパルス幅補正機能付きＰＷＭ回路２９の構成を示す
ものであり、搬送波発生回路３２、変調波発生回路３
３、比較回路３４、パルス幅補正回路３５、パルス幅補
正を有効又は無効にするセレクタ用ゲート３５Ｂ、及び
インタロック時間作成回路３６で構成される。尚、搬送
波発生回路３２の出力信号３２ａは比較回路３４に，変
調波発生回路３３の出力信号３３ａは比較回路３４に，
比較回路３４の出力信号３４ａはパルス幅補正回路３５
とセレクタ用ゲート３５Ｂとに，パルス幅補正回路３５
の出力信号３５ａはセレクタ用ゲート３５Ｂに，そして
セレクタ用ゲート３５Ｂの出力信号３５ｄはインタロッ
ク時間作成回路３６にそれぞれ供給される。

【００２６】図４はパルス幅補正回路３５を内蔵しない
コンバータ部２１を制御するＰＷＭ回路３０の構成を示
すものであり、パルス幅補正機能付きＰＷＭ回路２９と
比較すると、パルス幅補正回路３５を内蔵せず、インバ
ータ部１８Ａの出力である相電圧を電圧絶縁した出力信
号１１ａが供給されない点を除いて同一構成である。

【００２７】図５はパルス幅補正回路３５の構成の一例
を示すものである。３７は２ⁿ 即ち２進Ｎビットのアッ
プ・ダウンカウンタであり、Ｕ／Ｄ端子がハイ（以下Ｈ
と略す）でかつＥ端子がＨの時、Ｔ端子のクロック立上
りに同期してアップカウントし、Ｕ／Ｄ端子がロー（以
下Ｌと略す）でかつＥ端子がＨの時、Ｔ端子のクロック
立上りに同期してダウンカウントするものである。尚、
Ｅ端子がＬの時はカウントせず保持する。ＣＹ端子は、
例えば今ｎ＝８であるならば、Ｕ／Ｄ端子がＨの時、カ
ウント値ＦＦＨでＨとなり、Ｕ／Ｄ端子がＬの時、カウ
ント値００ＨでＨとなり、その他のときはＬとなる信号
を出力する。又バーＬ端子がＬとなると、その時のＤ端
子のデータが内部カウンタにロードされるものである。
但し、アップ・ダウンカウンタ３７においてはＤ端子及
びバーＬ端子は使用せず、これらの端子は共にＨに固定
されている。

【００２８】３８は２ⁿ のアップ・ダウンカウンタであ
り、各端子の働きは、アップ・ダウンカウンタ３７と同
様である。３９，４０，４１はＤフリップフロップ、４
２，４３はＳ−Ｒフリップフロップ、４４はインバー
タ、４５はＥＯＲゲート、そして４６〜５４はＡＮＤゲ
ートであり、入力端子に丸印のある信号は、論理を反転
してから接続することを意味する。５５，５６，５７は
ＯＲゲート、５８はＮＯＲゲートである。尚、図３及び
図４の搬送波発生回路３２，変調波発生回路３３，比較
回路３４，及びインタロック時間作成回路３６の内部構
成は、後述の図９に示すタイムチャートを用いた動作説
明において容易に理解し得るのでここでは省略する。

【００２９】次に、前述した構成で成る制御装置のう
ち、目的とする機能を果たすに、特徴的な動作を行なう
パルス幅補正機能付きＰＷＭ回路２９の構成要素である
パルス幅補正回路３５の動作について、図５のパルス幅
補正回路３５の構成を示すブロック図と図６のパルス幅
補正回路３５の各部の信号波形を示すタイムチャートを
用いて説明する。

【００３０】図５において、説明上アップ・ダウンカウ
ンタ３７のＱ端子に出力されるカウント値３７ＱがＦＢ
Ｈ、又アップ・ダウンカウンタ３８のＱ端子に出力され
るカウント値３８Ｑが０２Ｈとなったときからの動作を
以下に説明する。尚、アップ・ダウンカウンタ３７のカ
ウント値３７Ｑは、以下に説明するように、まず比較回
路３４の出力信号３４ａが変化し、次にこれに追従して
インバータ部１８Ａの出力である相電圧を電圧絶縁した
出力信号１１ａが変化するまでの時間（このタイムラグ
はインバータ装置によって発生するものである）と、ア
ップ・ダウンカウンタ３８のカウント値３８Ｑによって
定まるものである。

【００３１】ここで、アップ・ダウンカウンタ３８のカ
ウント値３８Ｑは、ＭＰＵ２６によって設定するもので
あり、ＭＰＵ２６は設定したいデータを出力信号２６ｃ
として信号線３８Ｄに出力しながら、ＮＯＲゲート５８
への入力信号５８ａを一定時間Ｈとすることにより行な
う。（出力信号２６ｃは、信号線３８Ｄの信号とＮＯＲ
ゲート５８への入力信号５８ａとを合わせたものであ
る。）以下の説明においては、アップ・ダウンカウンタ
３８の初期値セット動作は既に完了しており、以後信号
線３８Ｄの信号は０２Ｈ、又ＮＯＲゲート５８への入力
信号５８ａはＨとして説明を進める。

【００３２】図６のパルス幅補正回路３５の各部の信号
波形を示すタイムチャートにおいて、比較回路３４の出
力信号３４ａがＬからＨになると、ＥＯＲゲート４５，
ＯＲゲート５５，ＡＮＤゲート４８を介してアップ・ダ
ウンカウンタ３７のＥ端子がＨとなり、アップカウント
を行なう。カウント値３７ＱがＦＦＨまでカウントアッ
プすると、ＣＹ端子の値３７ＣＹがＨとなり、ＡＮＤゲ
ート４９，５０，及びＯＲゲート５６によって、Ｄフリ
ップフロップ４０のＤ端子は、出力信号３４ａと同じＨ
となり、Ｄフリップフロップ４０のＴ端子へ入力される
次のＣＰ信号の立上りでフリップフロップ４０にラッチ
され、この時点でＤフリップフロップ４０のＱ端子から
の出力信号３５ａは信号３４ａと同じＨとなる。尚、ア
ップ・ダウンカウンタ３７のＣＹ端子がＬからＨに遷移
する１クロック時間以外は、ＡＮＤゲート４９の出力は
Ｌであり、ＡＮＤゲート５１及びＯＲゲート５６を介し
て、Ｄフリップフロップ４０の出力、すなわちＤフリッ
プフロップ４０のＱ端子からの出力信号３５ａの値はＨ
に保持される。

【００３３】次に、出力信号１１ａがＨからＬになる
と、ＡＮＤゲート５２の出力がＨとなり、ＳーＲフリッ
プフロップ４３をセットし、その出力であるＱ端子の出
力がＨとなる。これは、ＡＮＤゲート５４及びＯＲゲー
ト５７を介してアップ・ダウンカウンタ３８のＥ端子を
Ｈとし、アップ・ダウンカウンタ３８をダウンカウント
させると共に、ＡＮＤゲート４６，ＯＲゲート５５，及
びＡＮＤゲート４８を介して、アップ・ダウンカウンタ
３７のＥ端子をもＨとし、アップ・ダウンカウンタ３７
を引き続きアップカウントさせることとなる。ここで、
アップ・ダウンカウンタ３８が００Ｈまでカウントダウ
ンすると、ＣＹ端子の値３８ＣＹがＨとなりＯＲゲート
５８を介してバーＬ端子の値３８ＬをＬとし、信号線３
８Ｄの信号値、即ちコンバータ部２１に対して０２Ｈと
している値が、プリセットされると同時にＳーＲフリッ
プフロップ４３をリセットする。

【００３４】従って、ＡＮＤゲート５４及びＯＲゲート
５７を介してアップ・ダウンカウンタカウンタ３８のＥ
端子をＬとし、アップ・ダウンカウンタ３８のカウント
動作を停止させ、更にＡＮＤゲート４６の出力もＬとな
るので、ＯＲゲート５５及びＡＮＤゲート４８の出力は
Ｌとなり、アップ・ダウンカウンタ３７のアップカウン
トは停止する。

【００３５】次に比較回路３４の出力信号３４ａがＨか
らＬとなると、ＥＯＲゲート４５，ＯＲゲート５５，及
びＡＮＤゲート４８を介してアップ・ダウンカウンタ３
７のＥ端子がＨとなりダウンカウントを行なう。アップ
・ダウンカウンタ３７のカウント値３７Ｑが００Ｈまで
カウントダウンすると、ＣＹ端子の値３７ＣＹがＨとな
り、ＡＮＤゲート４９，５０，及びＯＲゲート５６によ
って、Ｄフリップフロップ４０のＤ端子は出力信号３４
ａの値であるＬとなり、Ｄフリップフロップ４０のＴ端
子へ入力される次のＣＰ信号の立上りで、Ｄフリップフ
ロップ４０にラッチされ、この時点でＤフリップフロッ
プ４０のＱ端子からの出力信号３５ａは、出力信号３４
ａと同じＬとなる。

【００３６】他方ＣＹ端子の値３７ＣＹがＨとなること
により、ＡＮＤゲート４９の出力がＨとなるので、Ｓー
Ｒフリップフロップ４２をセットし、その出力であるＱ
端子の出力をＨとする。これはＡＮＤゲート５３及びＯ
Ｒゲート５７を介してアップ・ダウンカウンタ３８のＥ
端子をＨとし、アップ・ダウンカウンタ３８をダウンカ
ウントさせると共に、更にＡＮＤゲート４７の出力をＨ
とするのでＡＮＤゲート４８の出力はＬとなり、アップ
・ダウンカウンタ３７のＥ端子がＬであるから、アップ
・ダウンカウンタ３７のカウントは停止する。

【００３７】次にアップ・ダウンカウンタ３８が００Ｈ
までカウントダウンすると、ＣＹ端子の値３８ＣＹがＨ
となり、ＯＲゲート５８を介してバーＬ端子の値３８Ｌ
をＬとし、信号線３８Ｄの信号値、今は０２Ｈとしてい
る値が、プリセットされると同時に、ＳーＲフリップフ
ロップ４２をリセットし、ＡＮＤゲート５３及びＯＲゲ
ート５７を介してアップ・ダウンカウンタ３８のＥ端子
をＬとし、アップ・ダウンカウンタ３８のカウント動作
を停止させ、更にＡＮＤゲート４７の出力もＬとなるの
で、再びＯＲゲート４５，５５，及びＡＮＤゲート４８
を介して、アップ・ダウンカウンタ３７のＥ端子がＨと
なり、ダウンカウントを再開する。次に出力信号１１ａ
がＬからＨになると、ＯＲゲート４５の出力がＬとな
り、ＯＲゲート５５及びＡＮＤゲート４８の出力はＬと
なり、アップ・ダウンカウンタ３７のダウンカウントは
停止する。

【００３８】以上、図５及び図６を用いてパルス幅補正
回路３５の動作を詳細に説明したが、要約すると、基本
的に比較回路３４の出力信号３４ａとインバータ部１８
Ａの出力である相電圧を電圧絶縁した出力信号１１ａが
論理レベルで一致する時にカウント動作が許可される。
但し例外として、出力信号３４ａがＨの時は、出力信号
１１ａがＨからＬに遷移して、出力信号３４ａと論理レ
ベルで不一致となっても一定時間の間はカウント動作が
許可され続ける。又、出力信号３４ａがＬの時は、出力
信号３４ａと出力信号１１ａが論理レベルで一致してい
ても、パルス幅補正回路３５の出力信号３５ａがＨから
Ｌに遷移した後の一定時間の間はカウント動作を禁止す
る。この例外的にカウントを許可あるいは禁止する時間
はＭＰＵ２６によって設定されるものである。又、カウ
ントの方向は、出力信号３４ａがＨの時カウントアップ
し、Ｌの時カウントダウンするものである。出力信号３
５ａは、アップ・ダウンカウンタがカウントアップ時は
ＦＦＨになったとき、又カウントダウン時は００Ｈにな
ったとき、出力信号３４ａと同じ論理値にセット又はリ
セットされるものである。

【００３９】次に、パルス幅補正回路３５を含むパルス
幅補正機能付きＰＷＭ回路２９が、インバータ制御装置
の他の構成要素と組み合わさって目的の機能を果たす動
作を図９の運転モードにおけるパルス幅補正機能付きＰ
ＷＭ回路２９の各部の信号波形を示すタイムチャート、
図７の検出回路１４Ａの非運転モードにおける動作を示
すフローチャート、及び図８のパルス幅補正機能付きＰ
ＷＭ回路２９の運転モードにおける動作を示すフローチ
ャートを用いて説明する。

【００４０】まず、非運転モードにおいて、検出回路１
４Ａの検出電圧を測定する動作を図７のフローチャート
を用いて説明する。まず、フォトカプラ１１が予め設定
された基準電圧値Ｖ_TH0でオンするように基準電圧設定
手段である電流制限抵抗１０を設定する。次に、ステッ
プＳ１で、ＭＰＵ２６はその出力信号２６ｃをＬにし、
図３に示すように、セレクタ用ゲート３５Ｂへ入力され
る信号３５ｃをＬにしてパルス幅補正回路３５の出力信
号３５ａを無効にする。これにより理想のＰＷＭ指令パ
ルスが得られる。比較回路３４の出力信号３４ａを、パ
ルス幅補正回路３５を通さずに、セレクタ用ゲート３５
Ｂを介してインタロック時間作成回路３６に与える。一
方、ＭＰＵ２６はその出力信号２６ｃを変調波発生回路
３３に与えてデータを設定することにより、パルス幅補
正回路３５の状態によらず、直接インタロック時間作成
回路３６の出力信号２９ａ及び２９ｂを制御する。

【００４１】次にステップＳ２で、インバータ部１８Ａ
の上アームスイッチング素子４をオンし、下アームスイ
ッチング素子５をオフする制御信号を与える。これは、
例えば搬送波発生回路３２を０１ＨからＦＥＨまでをア
ップカウントしＦＥＨから０１Ｈまでをダウンカウント
するアップ・ダウンカウンタで構成してある場合では、
搬送波（キャリア）の最小データより小さい値を変調波
発生回路３３にセットして行なう。この場合、具体的に
は、ＭＰＵ２６はその出力信号２６ｃを用いて、変調波
発生回路３３にデータ００Ｈを設定することになる。

【００４２】これによりインタロック時間作成回路３６
の出力信号２９ａはＨ、２９ｂはＬとなり、上アームス
イッチング素子４をオン、下アームスイッチング素子５
をオフさせる指令となる。次にステップＳ３で、以後の
ステップＳ４〜Ｓ６で行なう処理に使用する変数の初期
値を設定する。例えば、ＲＡＭ２８の所定アドレスに設
けた変数Ｖ₀ にデータ値０を、変数ΔＶ₀ にデータ値１
０をセットする。

【００４３】次にステップＳ４で、Ｖ₀ ＋ΔＶ₀ を計算
し、これを変数Ｖ₀ に代入し、ステップＳ５でコンバー
タ部２１の電圧をステップＳ４で計算したＶ₀ になるよ
うに制御する。次にステップＳ６で、インバータ部１８
Ａの出力である相電圧を電圧絶縁した出力信号１１ａの
論理を判定する。ここで出力信号１１ａは検出回路１４
Ａが、相電圧Ｖ₀が基準電圧値Ｖ_TH0に等しいことを検出
するとＬとなる信号である。この値がＨの時はフォトカ
プラ１１がオンになっていないので、ステップＳ４〜Ｓ
６を繰返し、コンバータ部２１の電圧を１０ｖ（ΔＶ₀
＝１０のとき）ステップで増加させてゆき、ステップＳ
６でフォトカプラ１１がオンしてＬを判定するまで続け
る。ステップＳ６でＬを判定すると、ステップＳ７に移
り、その時の変数Ｖ₀ の値を基準電圧値としてＶ_TH0 に
蓄える。

【００４４】次に運転モードの動作を図８のフローチャ
ートと図９のタイムチャートを用いて説明する。まず、
ステップＳ１０１で、ＭＰＵ２６はその出力信号２６ｃ
をＨにし、図３に示すように、セレクタ用ゲート３５Ｂ
へ入力される信号３５ｃをＨにしてパルス幅補正回路３
５の出力信号３５ａを有効にする。ステップＳ１０２で
コンバータ部２１の電圧を運転時の所定電圧値Ｖｃにな
るように制御する。ステップＳ１０３で、パルス幅補正
回路３５でのパルス幅補正値を設定するかどうかを判定
する。補正値を新規に設定又は変更する場合は、ステッ
プＳ１０４へ進み、補正値の変更の必要がない場合はス
テップＳ１０６に進む。

【００４５】初期状態である場合においては、ステップ
Ｓ１０４へ進み、ここでインバータ部１８Ａの相電圧が
０からＶｃに変化する時間Ｔｃを求める。この値は上下
アームのスイッチング素子４、５のインタロック時間等
インバータ部１８Ａの動作状態によって異なり、例え
ば、Ｔｃ＝４０μｓであるとして、以下に説明を進め
る。

【００４６】ステップＳ１０５で補正値Ｄを算出する。
インバータ部１８Ａの相電圧が０からＶｃに変化すると
きの１／２の電位で、検出器１４Ａが動作する場合と等
価になるように補正を加える。ここで、インバータ部１
８Ａの相電圧が直線的に変化する場合は、（１／２）Ｔ
ｃはインバータ部１８Ａの相電圧が０からＶｃ／２にな
るまでの時間、（Ｖ_TH0 ／Ｖｃ）Ｔｃはインバータ部１
８Ａの相電圧が０からＶ_TH0になるまでの時間であり、 補正時間 ΔＴ＝（（１／２）−（Ｖ_TH0 ／Ｖｃ））×Ｔｃ 補正値 Ｄ＝ΔＴ×ｆ_CLK で算出する。そして、ΔＴはインバータ部１８Ａの相電
圧が基準電圧値としてのＶ_TH0からしきい値に対応する
電圧値であるＶｃ／２になるまでの補正時間となる。こ
こで、Ｖ_TH0はフォトカプラ１１がオンする電圧、ｆ_CLK
はクロック発振器３１の発振周波数である。例えば、
Ｖｃ＝６００ｖ、Ｖ_TH0 ＝１５０ｖ、Ｔｃ＝４０μｓ、
ｆ_CLK ＝１０_MHZ であるとすれば、ΔＴ＝１０μｓ、Ｄ
＝６４Ｈとなる。

【００４７】次にステップＳ１０６で、ＭＰＵ２６はそ
の出力２６ｃにステップＳ１０５で求めたデータ値、Ｄ
＝６４Ｈを出力し、これを信号線３８Ｄを介してアップ
・ダウンカウンタ３８に与えると共に、ＮＯＲゲート５
８への入力信号５８ａをＨとし、これによりパルス幅補
正回路３５に内蔵されるアップ・ダウンカウンタ３８に
補正値が設定される。次にステップＳ１０７に移り、通
常の運転モードの処理を行い、以下ステップＳ１０２か
ら上記処理を繰返し実行する。

【００４８】以上の動作を、図９のタイムチャートに対
応させて説明する。ここで、理想のＰＷＭ指令パルスの
パルス幅（上アームスイッチング素子４をオンさせる
幅）をＴｓ、インバータ部１８Ａの相電圧がＶｃ／２の
ときの相電圧の時間幅をＴ_R 、インバータ部１８Ａの相
電圧が０からＶｃに立上る時、相電圧が０からＶ_TH0 に
達するまでの時間をｔ_u0、同様にインバータ部１８Ａの
相電圧がＶｃからＶ_TH0に立下るまでの時間をｔ_d0又は
ｔ_d1とする。ここで、ｔ_d0は１キャリアサイクル前（図
示せず）のｔ_d1に対応する時間であり、一般的にｔ_d0＝
ｔ_d1である。

【００４９】この時、図９に示すインバータ部１８Ａの
相電圧の波形から、Ｔ_R とＴｓの関係を求めると、 Ｔ_R ＝Ｔｓ ＋ｔ_u0＋ΔＴ＋ｔ_d1−ΔＴ−（ｔ_d0−ΔＴ＋ｔ_u0＋ΔＴ） ＝Ｔｓ ＋ｔ_d1−ｔ_d0 となる。ここで一般的にｔ_d0＝ｔ_d1であることから、Ｔ
_R ＝Ｔｓ となって、これはインバータの実際のスイッ
チングパルス幅が、理想のＰＷＭパルス幅に一致するこ
とを意味する。

【００５０】このように、相電圧が基準電圧値であるＶ
_TH0になった時刻に補正時間ΔＴを加えた時刻を相電圧
がしきい値に対応する電圧値であるＶｃ／２となった時
刻としている。そして、この時刻をスイッチング素子を
オン・オフするしきい値としているので、検出回路を構
成する素子の変化により電圧Ｖ_TH0の値が初期の相電圧
の値から変化した場合には、再度、Ｖ_TH0に対応する相
電圧の値及び相電圧が０からＶｃに変化する時間Ｔｃの
測定を実施して、補正時間ΔＴを新しく設定し直せば、
相電圧がＶｃ／２となる時刻を正しく算出することがで
きる。このようにして、相電圧検出器の状態が変化した
場合においても、短絡防止期間を補正したスイッチング
素子のオン・オフのタイミングを簡単に修正することが
でき、簡単な検出回路で理想的なＰＷＭ指令を与えるこ
とができる。

【００５１】ここで、基準電圧値Ｖ_TH0に対応する相電
圧の値の初期値としては、フォトカプラの出力電圧は経
年変化により初期の値よりだんだん大きくなる傾向にあ
るので、基準電圧値Ｖ_TH0の初期値をしきい値に近い値
に設定することははあまり好ましくない。一方、基準電
圧値Ｖ_TH0の値があまり小さい値ではノイズ等で誤動作
するので、Ｖｃの値の２０〜４０％に設定するのが妥当
である。

【００５２】もし、この実施の形態で示したごとくΔＴ
の補正を行なわなければ、理想のＰＷＭ指令パルスのパ
ルス幅Ｔｓは、相電圧が０からＶ_TH0 に立ち上がる時刻
とＶｃからＶ_TH0 に立ち下がる時刻との間隔Ｔ_Fに等し
くなるので、Ｔ_F ＝Ｔｓとなる。ここで、図９に示すイ
ンバータ部１８Ａの相電圧の波形から、Ｔ_R ＝Ｔ_F −２
・ΔＴであるので、Ｔ_FへＴｓを代入して、Ｔ_R ＝Ｔｓ
−２・ΔＴとなる。すなわち、インバータの実際のＰＷ
Ｍパルス幅Ｔ_Rは理想のＰＷＭパルス幅Ｔｓより２・Δ
Ｔだけ短くなってしまうことになる。

【００５３】実施の形態２．ここでは、図１０〜図１２
を用いて、上アームスイッチング素子４がオンする電圧
が、インバータ部１８Ａの相電圧が０からＶｃに立上る
時とＶｃから０へ立ち下がるときとで異なる場合におい
て、インバータのスイッチング素子のオン・オフ制御の
タイミングを適切に補正するインバータ装置に関する他
の実施の形態について説明する。図において、図１〜図
１１と同一符号は同一又は相当部分を示す。図１０は図
５に対応するパルス幅補正回路３５の構成を示すブロッ
ク図、図１１は図６に対応するパルス幅補正回路３５の
各部の信号波形を示すタイムチャート、図１２は図９に
対応する運転モードにおけるパルス幅補正機能付きＰＷ
Ｍ回路２９の各部の信号波形を示すタイムチャートであ
る。

【００５４】図１０のブロック図において、図５のブロ
ック図との構成上の主要な相違点は、アップ・ダウンカ
ウンタ３８ＡとＮＯＲゲート５９を追加してＯＲゲート
５７を削除し、ＡＮＤゲート５３の出力をＡＮＤゲート
４７とアップ・ダウンカウンタ３８ＡのＥ端子へ供給
し、ＡＮＤゲート５４の出力をＡＮＤゲート４６とアッ
プ・ダウンカウンタ３８のＥ端子へ供給したことにあ
る。そして、インバータ部１８Ａの相電圧が０からＶｃ
に立上るときの補正はアップ・ダウンカウンタ３８によ
り行い、相電圧がＶｃから０へ立ち下がるときの補正は
アップ・ダウンカウンタ３８Ａにより行なうものであ
る。

【００５５】図１１のタイムチャートにおいて、図６の
タイムチャートとの相違点は、アップ・ダウンカウンタ
３８Ａのカウント値３８ＡＱが追加され、アップ・ダウ
ンカウンタ３８のカウント値３８Ｑは比較回路３４の出
力信号３４ａがＨの期間に状態が変化し、アップ・ダウ
ンカウンタ３８Ａのカウント値３８ＡＱは比較回路３４
の出力信号３４ａがＬの期間に状態が変化するようにな
った点である。

【００５６】図１２のタイムチャートにおいて、図９の
タイムチャートとの相違点は、検出回路１４Ａの立下り
信号を検出する検出電圧がＶ_TH0ではなくＶ_TH0aであ
り、インバータ部１８Ａの相電圧がＶｃからＶ_TH0aに立
下るまでの時間をｔ_d0a又はｔ_{d 1a}とする点である。更
に、ＡＮＤゲート４７の出力信号はΔＴではなくΔＴ_a
となる。そして動作は実施の形態１と同様であり、Ｔ_R
とＴｓの関係は、 Ｔ_R ＝Ｔｓ ＋ｔ_u0＋ΔＴ＋ｔ_d1a −ΔＴ_a −（ｔ_d0a −ΔＴ_a ＋ｔ_u0＋ΔＴ） ＝Ｔｓ ＋ｔ_d1a −ｔ_d0a となる。ここで一般的にｔ_d0a ＝ｔ_d1a であるので、Ｔ
_R ＝Ｔｓ となる。

【００５７】このように、相電圧が０からＶｃに立ち上
がるときとＶｃから０に立ち下がるときとでスイッチン
グ素子のオン電圧特性が異なり、同一の基準電圧値Ｖ
_TH0に対して、相電圧の立ち上がり時はＶ_TH0、立ち下が
り時はＶ_TH0aと異なった場合においても、それぞれの特
性に合わせて補正時間ΔＴ、ΔＴ_aを設定できるのでき
め細かい補正が可能となる。

【００５８】実施の形態３．ここでは、図１と図１３を
用いて、制御盤内の温度状態が変化した場合に、インバ
ータのスイッチング素子のオン・オフ制御のタイミング
を適切に補正するインバータ装置に関する他の実施の形
態について説明する。図１３は制御盤内の温度状態によ
って、異なる補正時間ΔＴ及び補正値Ｄを算出するフロ
ーチャートである。ステップＳ２０１でスタートし、ス
テップＳ２０２で、図１に示すエレベータ駆動制御盤の
盤内温度検出器１０５により盤内温度値Ｋを検出するす
る。ステップＳ２０３及びＳ２０８において、盤内温度
値Ｋの値に従い、３種類のフローの１種類を選択する。
ステップＳ２０３において、盤内温度値Ｋが２０℃以下
のときはステップＳ２０４に進み、盤内温度値Ｋが２０
℃を越えるときはステップＳ２０８で次の判別を行な
う。ステップＳ２０８において、盤内温度値Ｋが４０℃
以下のときはステップＳ２０９へ進み、盤内温度値Ｋが
４０℃を越えると、ステップＳ２１３へ進む。

【００５９】ステップＳ２０４において、Ｇａは補正値
検出モードの実行要否を示すフラグであり、１のときは
不要を示しステップＳ２０７へ進み、０のときはステッ
プＳ２０５へ進み、図８に示すステップＳ１０４，Ｓ１
０５と同じ動作を行う。ここで補正時間ΔＴａ及び補正
値Ｄａを求める補正値検出モードを実行し、ステップＳ
２０６に進む。ステップＳ２０６では、補正値検出を実
行したのでフラグＧａを１にセットする。また、ここに
は示していないが何らの要求で補正値を再度設定し直し
たい時は、このフラグＧａを０にセットすれば良い。

【００６０】次にステップＳ２０７では、ＭＰＵ２６か
らの信号線３８Ｄにデータ値Ｄａを出力し、信号５８ａ
としてＨパルスを出力することで、パルス幅補正回路３
５は適正なＴｄ補正を実行することができる。尚、盤内
温度値Ｋが上記と異なる場合は、ステップＳ２０３→ス
テップＳ２０８→ステップＳ２０９→ステップＳ２１０
→ステップＳ２１１→ステップＳ２１２で示すフローに
従って、あるいはステップＳ２０３→ステップＳ２０８
→ステップＳ２１３→ステップＳ２１４→ステップＳ２
１５→ステップＳ２１６のフローに従って、同様な動作
が実行される。

【００６１】従って、制御盤内の温度が変動したとして
も、その温度に見合った適正なＴｄ補正を行うための補
正値Ｄを検出して、インバータ駆動時に利用することが
できるので、制御系の温度ドリフトによる影響を低減す
ることができる。

【００６２】実施の形態４．上記実施の形態３では、制
御盤内の温度値をもとにインバータのスイッチング素子
のオン・オフ制御のタイミングを適切に補正する場合に
ついて述べた。しかし、インバータの素子温度を基準に
しても良い。インバータに使用されるトランジスタやダ
イオードは、それ自身の温度によってスイッチング特性
が変化する。従って、図１に示すインバータ素子部温度
検出器１０６をもちいて素子の温度を直接測定し、その
値を用いてＴｄ補正を行うことができる。また、他の方
法として図１に示す相電圧検出器の温度検出器１０７を
用いて、相電圧検出器の機器温度を測定し、その値を用
いてＴｄ補正を行うこともできる。

【００６３】又、制御系のドリフトを起す要因として、
インバータの出力電流がある。この出力電流の変化に対
し、ある程度の時間的な遅れをもって、インバータ素子
の温度変化あるいは、相電圧検出器の温度変化が発生す
るので、これらの電流値の時間的な変化に基づいてＴｄ
補正を行なうことができる。即ち、図１に示すインバー
タ出力電流検出器１０８により出力電流値を適正な時間
間隔で測定し、その値をＲＡＭメモリ２８に順次記憶し
ておき、所定数のデータをおのおの２乗して総和する。
そして、図１３に示す温度の場合と同様に、電流を２乗
して総和した値を場合わけしてＴｄ補正を実施すれば、
素子温度あるいは、機器温度の変化を事前に知ることが
でき、Ｔｄ補正に対する予測制御が可能となる。

【００６４】さらに、制御系のドリフトを起す要因とし
て、インバータ部１８Ａの入力電圧、即ち、コンバータ
部２１の電圧がある。コンバータ部２１の電圧がエレベ
ータの通常の自動運転の場合（例えば、６０〜７５０ｍ
／分の定格運転速度）と保守等の為に自動運転時より
も、低い速度（例えば、２０ｍ／分の運転速度）で運転
する手動運転時で、コンバータ部２１の電圧を変更する
場合がある。コンバータ部２１の電圧が異なると、イン
バータ部１８Ａの素子特性の使用領域も異なり、また、
素子の温度ドリフトも異なるので、おのおのの状況に合
わせた適正なＴｄ補正を行なうことが望まれる。従っ
て、図１に示す電圧変換器２４で検出するコンバータ電
圧に基づいて、図１３に示す温度の場合と同様に場合わ
けしてＴｄ補正を実施することにより、制御系のドリフ
トを低減できる。

【００６５】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載されるような効果を奏する。

【００６６】直流電源と、この直流電源からの直流を交
流に変換する直列接続された対をなすスイッチング素子
で構成されたインバータ部と、このインバータ部の交流
出力である相電圧を検出する相電圧検出手段と、前記直
列接続された対をなすスイッチング素子をオン・オフす
るしきい値を設定するしきい値設定手段と、このしきい
値設定手段のしきい値に基づいて前記直列接続された対
をなすスイッチング素子を短絡防止期間を持たせて交互
に制御するインバータ制御手段と、を備えたインバータ
装置において、前記しきい値設定手段のしきい値に対応
する電圧値より小さい値を基準電圧値として設定する基
準電圧設定手段と、前記相電圧検出手段の相電圧値がゼ
ロから前記直流電源の直流電圧値に到達するまでの時間
を算出する到達時間算出手段と、前記基準電圧設定手段
で設定された基準電圧値から前記しきい値設定手段のし
きい値に対応する電圧値に到達するまでの時間を補正時
間として算出する補正時間算出手段と、を備え、前記し
きい値設定手段は、前記相電圧検出手段の相電圧が前記
基準電圧設定手段で設定された基準電圧値に到達した時
点から、前記補正時間算出手段の補正時間だけ経過した
時刻を前記直列接続された対をなすスイッチング素子を
オン・オフするしきい値に対応する時刻として設定する
ので、相電圧が基準電圧値に達した時点から実測によっ
て得た補正時間の経過後を基準として、スイッチング素
子をオン・オフすることになり、相電圧検出手段の状態
が変化した場合においても、短絡防止時間を補正したス
イッチング素子のオン・オフのタイミングを適正にする
効果がある。

【００６７】又、前記しきい値設定手段のしきい値に対
応する電圧値を前記直流電源の直流電圧値の１／２とす
るので、実測によって得た基準電圧値から直流電圧値の
１／２になるまでを補正時間とし、相電圧が基準電圧値
に達した時点からこの補正時間経過後を基準としてスイ
ッチング素子をオン・オフすることになり、相電圧検出
手段の状態が変化した場合においても、短絡防止時間を
補正したスイッチング素子のオン・オフのタイミングを
適正にすると共に短絡防止期間における相電圧のふらつ
きを防止する効果がある。

【００６８】又、前記基準電圧設定手段の基準電圧値を
前記直流電源の直流電圧値の２０〜４０％に設定するの
で、相電圧が基準電圧値に達した時点からスイッチング
素子をオン・オフするしきい値に対応する時刻までの補
正時間を十分大きく取ることになり、相電圧検出手段の
状態が初期状態から大きく変化した場合においても、短
絡防止時間を補正したスイッチング素子のオン・オフの
タイミングを適正にする効果がある。

【００６９】又、前記補正時間算出手段は、前記相電圧
検出手段の周囲温度に基づいて補正時間の設定を変更す
るので、相電圧検出手段の周囲温度が変化した場合に実
測により基準電圧値や補正時間を再設定することにな
り、短絡防止時間を補正したスイッチング素子のオン・
オフのタイミングを適正にする効果がある。

【００７０】又、前記補正時間算出手段は、前記スイッ
チング素子の温度に基づいて補正時間の設定を変更する
ので、スイッチング素子の温度が変化した場合に実測に
より基準電圧値や補正時間を再設定することになり、短
絡防止時間を補正したスイッチング素子のオン・オフの
タイミングを適正にする効果がある。

【００７１】又、前記補正時間算出手段は、前記インバ
ータ部の負荷電流の大きさに基づいて補正時間の設定を
変更するので、負荷電流の大きさが変化した場合に実測
により基準電圧値や補正時間を再設定することになり、
相電圧検出手段やスイッチング素子の温度変化を予測し
て、短絡防止時間を補正したスイッチング素子のオン・
オフのタイミングを適正にする効果がある。

【００７２】又、前記補正時間算出手段は、前記直流電
源の直流電圧の大きさに基づいて補正時間の設定を変更
するので、直流電圧の大きさが変化した場合に実測によ
り基準電圧値や補正時間を再設定することになり、相電
圧検出手段やスイッチング素子の温度変化を予測して、
短絡防止時間を補正したスイッチング素子のオン・オフ
のタイミングを適正にする効果がある。

【００７３】又、前記補正時間算出手段は、前記相電圧
検出手段の相電圧の立上りと立下がりとで補正時間の設
定を異ならせるので、実測により相電圧の立上り及び立
下がりにおける基準電圧値や補正時間をそれぞれ独立に
設定することになり、短絡防止時間を補正したスイッチ
ング素子のオン・オフのタイミングをより適正にする効
果がある。

【００７４】又、インバータ装置のスイッチング素子の
オン・オフ制御方法においては、直流電源と、この直流
電源からの直流を交流に変換する直列接続された対をな
すスイッチング素子で構成されたインバータ部と、この
直列接続された対をなすスイッチング素子をオン・オフ
するしきい値を設定するしきい値設定手段と、このしき
い値設定手段のしきい値に基づいて前記直列接続された
対をなすスイッチング素子を短絡防止期間を持たせて交
互に制御するインバータ制御手段と、を備えたインバー
タ装置のスイッチング素子のオンオフ制御方法におい
て、前記しきい値設定手段のしきい値に対応する電圧値
より小さい値を基準電圧値として設定し、前記インバー
タ部の交流出力である相電圧がゼロから前記直流電源の
直流電圧値に到達するまでの時間を算出し、前記基準電
圧値から前記直列接続された対をなすスイッチング素子
をオン・オフするしきい値に対応する電圧値に到達する
までの時間を補正時間として算出し、前記基準電圧値に
到達した時点からこの補正時間だけ経過した時刻を前記
直列接続された対をなすスイッチング素子をオン・オフ
するしきい値に対応する時刻として設定するので、相電
圧が基準電圧値に達した時点から実測によって得た補正
時間の経過後を基準として、スイッチング素子をオン・
オフすることになり、相電圧検出手段の状態が変化した
場合においても、短絡防止時間を補正したスイッチング
素子のオン・オフのタイミングを適正にする効果があ
る。

【００７５】更に、前記しきい値設定手段のしきい値に
対応する電圧値を前記直流電源の直流電圧値の１／２と
するので、実測によって得た基準電圧値から直流電圧値
の１／２になるまでを補正時間とし、相電圧が基準電圧
値に達した時点からこの補正時間経過後を基準としてス
イッチング素子をオン・オフすることになり、相電圧検
出手段の状態が変化した場合においても、短絡防止時間
を補正したスイッチング素子のオン・オフのタイミング
を適正にすると共に短絡防止期間における相電圧のふら
つきを防止する効果がある。

【００７６】そして、前記基準電圧値を前記直流電源の
直流電圧値の２０〜４０％に設定するので、相電圧が基
準電圧値に達した時点からスイッチング素子をオン・オ
フするしきい値に対応する時刻までの補正時間を十分大
きく取ることになり、相電圧検出手段の状態が初期状態
から大きく変化した場合においても、短絡防止時間を補
正したスイッチング素子のオン・オフのタイミングを適
正にする効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１、３、４によるエレ
ベータ駆動制御盤に用いられるインバータ装置の全体構
成を示すブロック図である。

【図２】 この発明の実施の形態１によるＴｄ補正値を
生成する制御部のブロック図である。

【図３】 この発明の実施の形態１によるパルス幅補正
機能付きＰＷＭ回路２９の構成を示すブロック図であ
る。

【図４】 この発明の実施の形態１によるコンバータ２
１のＰＷＭ回路３０の構成を示すブロック図である。

【図５】 この発明の実施の形態１によるパルス幅補正
回路３５の構成を示すブロック図である。

【図６】 この発明の実施の形態１によるパルス幅補正
回路３５の各部の信号波形のタイムチャートである。

【図７】 この発明の実施の形態１による検出回路１４
Ａの非運転モードにおける動作のフローチャートであ
る。

【図８】 この発明の実施の形態１によるパルス幅補正
機能付きＰＷＭ回路２９の運転モードにおける動作のフ
ローチャートである。

【図９】 この発明の実施の形態１による運転モードに
おけるパルス幅補正機能付きＰＷＭ回路２９の各部の信
号波形のタイムチャートである。

【図１０】 この発明の実施の形態２によるパルス幅補
正回路３５の構成を示すブロック図である。

【図１１】 この発明の実施の形態２によるパルス幅補
正回路３５の各部の信号波形のタイムチャートである。

【図１２】 この発明の実施の形態２による運転モード
におけるパルス幅補正機能付きＰＷＭ回路２９の各部の
信号波形のタイムチャートである。

【図１３】 この発明の実施の形態３による制御盤内の
温度状態により異なる補正時間ΔＴ及び補正値Ｄを算出
するフローチャートである。

【図１４】 従来のインバータ装置の構成を示すブロッ
ク図である。

【図１５】 従来のインバータ装置の動作を示す信号波
形のタイムチャートである。

【符号の説明】

３ 平滑部、４ 上アームスイッチング素子、５ 下ア
ームスイッチング素子、１０ 電流制限抵抗、１１ フ
ォトカプラ、１４Ａ 相電圧検出器、１７Ａインバータ
駆動制御部、１８Ａ インバータ部、２１ コンバータ
部、２４ 電圧変換器、２９ パルス幅補正機能付きＰ
ＷＭ回路、３５ パルス幅補正回路、１０１ Ｔｄ補正
値検出指令部、１０２ Ｔｄタイミング検出補正部、１
０５エレベータ駆動制御盤の盤内温度検出器、１０６
インバータ素子部温度検出器、１０７ 相電圧検出器の
温度検出器、１０８ インバータ出力電流検出器。

Claims (11)

【特許請求の範囲】
1. 【請求項１】 直流電源と、この直流電源からの直流を
   交流に変換する直列接続された対をなすスイッチング素
   子で構成されたインバータ部と、このインバータ部の交
   流出力である相電圧を検出する相電圧検出手段と、前記
   直列接続された対をなすスイッチング素子をオン・オフ
   するしきい値を設定するしきい値設定手段と、このしき
   い値設定手段のしきい値に基づいて前記直列接続された
   対をなすスイッチング素子を短絡防止期間を持たせて交
   互に制御するインバータ制御手段と、を備えたインバー
   タ装置において、前記しきい値設定手段のしきい値に対
   応する電圧値より小さい値を基準電圧値として設定する
   基準電圧設定手段と、前記相電圧検出手段の相電圧値が
   ゼロから前記直流電源の直流電圧値に到達するまでの時
   間を算出する到達時間算出手段と、前記基準電圧設定手
   段で設定された基準電圧値から前記しきい値設定手段の
   しきい値に対応する電圧値に到達するまでの時間を補正
   時間として算出する補正時間算出手段と、を備え、前記
   しきい値設定手段は、前記相電圧検出手段の相電圧が前
   記基準電圧設定手段で設定された基準電圧値に到達した
   時点から、前記補正時間算出手段の補正時間だけ経過し
   た時刻を前記直列接続された対をなすスイッチング素子
   をオン・オフするしきい値に対応する時刻として設定す
   ることを特徴とするインバータ装置。
2. 【請求項２】 前記しきい値設定手段のしきい値に対応
   する電圧値を前記直流電源の直流電圧値の１／２とする
   ことを特徴とする請求項１記載のインバータ装置。
3. 【請求項３】 前記基準電圧設定手段の基準電圧値を前
   記直流電源の直流電圧値の２０〜４０％に設定すること
   を特徴とする請求項１又は２記載のインバータ装置。
4. 【請求項４】 前記補正時間算出手段は、前記相電圧検
   出手段の周囲温度に基づいて補正時間の設定を変更する
   ことを特徴とする請求項１、２、又は３記載のインバー
   タ装置。
5. 【請求項５】 前記補正時間算出手段は、前記スイッチ
   ング素子の温度に基づいて補正時間の設定を変更するこ
   とを特徴とする請求項１、２、又は３記載のインバータ
   装置。
6. 【請求項６】 前記補正時間算出手段は、前記インバー
   タ部の負荷電流の大きさに基づいて補正時間の設定を変
   更することを特徴とする請求項１、２、又は３記載のイ
   ンバータ装置。
7. 【請求項７】 前記補正時間算出手段は、前記直流電源
   の直流電圧の大きさに基づいて補正時間の設定を変更す
   ることを特徴とする請求項１、２、又は３記載のインバ
   ータ装置。
8. 【請求項８】 前記補正時間算出手段は、前記相電圧検
   出手段の相電圧の立上りと立下がりとで補正時間の設定
   を異ならせることを特徴とする請求項１〜７のいずれか
   １項に記載のインバータ装置。
9. 【請求項９】 直流電源と、この直流電源からの直流を
   交流に変換する直列接続された対をなすスイッチング素
   子で構成されたインバータ部と、この直列接続された対
   をなすスイッチング素子をオン・オフするしきい値を設
   定するしきい値設定手段と、このしきい値設定手段のし
   きい値に基づいて前記直列接続された対をなすスイッチ
   ング素子を短絡防止期間を持たせて交互に制御するイン
   バータ制御手段と、を備えたインバータ装置のスイッチ
   ング素子のオン・オフ制御方法において、前記しきい値
   設定手段のしきい値に対応する電圧値より小さい値を基
   準電圧値として設定し、前記インバータ部の交流出力で
   ある相電圧がゼロから前記直流電源の直流電圧値に到達
   するまでの時間を算出し、前記基準電圧値から前記直列
   接続された対をなすスイッチング素子をオン・オフする
   しきい値に対応する電圧値に到達するまでの時間を補正
   時間として算出し、前記基準電圧値に到達した時点から
   この補正時間だけ経過した時刻を前記直列接続された対
   をなすスイッチング素子をオン・オフするしきい値に対
   応する時刻として設定することを特徴とするインバータ
   装置のスイッチング素子のオン・オフ制御方法。
10. 【請求項１０】 前記しきい値設定手段のしきい値に対
    応する電圧値を前記直流電源の直流電圧値の１／２とす
    ることを特徴とする請求項８記載のインバータ装置のス
    イッチング素子のオン・オフ制御方法。
11. 【請求項１１】 前記基準電圧値を前記直流電源の直流
    電圧値の２０〜４０％に設定することを特徴とする請求
    項９又は１０記載のインバータ装置のスイッチング素子
    のオン・オフ制御方法。