JPH0918247A - 高周波増幅装置 - Google Patents
高周波増幅装置Info
- Publication number
- JPH0918247A JPH0918247A JP18222795A JP18222795A JPH0918247A JP H0918247 A JPH0918247 A JP H0918247A JP 18222795 A JP18222795 A JP 18222795A JP 18222795 A JP18222795 A JP 18222795A JP H0918247 A JPH0918247 A JP H0918247A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- amplifying
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は帯域制限された位相変調等の
デジタル信号を高効率かつ線形に増幅することが可能
で、デジタル方式の携帯機の通話時間の延長が可能とな
る高周波増幅装置を提供することである。 【構成】 本発明はこの目的を達成するために、高周波
を分配する信号分配手段と、該信号分配手段により分配
された一方の変調波の位相を調整する位相調整手段と、
位相調整された変調波を入力信号とする増幅手段と、信
号分配手段により分配された他方の変調波の包絡線信号
を検出する包絡線信号検出手段と、該包絡線信号検出手
段により検出した包絡線信号をデジタル信号に変換する
アナログ−デジタル変換手段、デジタル信号をアナログ
電圧に変換するデジタル−アナログ変換手段、及びアナ
ログ−デジタル変換手段とデジタル−アナログ変換手段
を結ぶ記憶手段からなる制御電圧生成手段とからなり、
また増幅手段を、ソース接地ＦＥＴのドレイン端子とゲ
ート接地ＦＥＴのソース端子を互いに直接接続したカス
コード増幅素子からなる増幅回路で構成したことに特徴
がある。
デジタル信号を高効率かつ線形に増幅することが可能
で、デジタル方式の携帯機の通話時間の延長が可能とな
る高周波増幅装置を提供することである。 【構成】 本発明はこの目的を達成するために、高周波
を分配する信号分配手段と、該信号分配手段により分配
された一方の変調波の位相を調整する位相調整手段と、
位相調整された変調波を入力信号とする増幅手段と、信
号分配手段により分配された他方の変調波の包絡線信号
を検出する包絡線信号検出手段と、該包絡線信号検出手
段により検出した包絡線信号をデジタル信号に変換する
アナログ−デジタル変換手段、デジタル信号をアナログ
電圧に変換するデジタル−アナログ変換手段、及びアナ
ログ−デジタル変換手段とデジタル−アナログ変換手段
を結ぶ記憶手段からなる制御電圧生成手段とからなり、
また増幅手段を、ソース接地ＦＥＴのドレイン端子とゲ
ート接地ＦＥＴのソース端子を互いに直接接続したカス
コード増幅素子からなる増幅回路で構成したことに特徴
がある。
Description
【０００１】
【産業上の利用分野】本発明は高周波通信装置に用いる
高周波増幅装置に関し、特に帯域制限されたデジタル信
号の高周波増幅を行う高周波増幅装置に関する。
高周波増幅装置に関し、特に帯域制限されたデジタル信
号の高周波増幅を行う高周波増幅装置に関する。
【０００２】
【従来の技術】図７は従来の高周波増幅装置の構成を示
すブロック図である。同図において、１０１は信号分配
手段、１０２は包絡線信号検出手段、１０４はドレイン
バイアス用直流電源、１０５は増幅手段、１０５ａは入
力回路、１０５ｂはソース接地ＦＥＴ、１０５ｄは出力
回路、１０６は非線形制御回路、１０８は直流電圧及び
電流変換手段、１０９は入力端子、１１０は出力端子を
示す。
すブロック図である。同図において、１０１は信号分配
手段、１０２は包絡線信号検出手段、１０４はドレイン
バイアス用直流電源、１０５は増幅手段、１０５ａは入
力回路、１０５ｂはソース接地ＦＥＴ、１０５ｄは出力
回路、１０６は非線形制御回路、１０８は直流電圧及び
電流変換手段、１０９は入力端子、１１０は出力端子を
示す。
【０００３】次に、図７に示す従来の高周波増幅装置の
動作を説明する。増幅手段１０５の出力を制御するため
にソース接地ＦＥＴ１０５ｂのドレインバイアスを変化
させていた。このようにドレインバイアスを制御するた
めには、大電流を供給でき、かつ出力可変の直流電圧及
び電流変換手段が必要となる。このため、総合効率で
は、大きな改善手段とはならなかった。例えば、直流電
圧及び電流変換手段としては出力可変ＤＣ−ＤＣコンバ
ータがあるが、増幅器の効率が５０％、出力可変ＤＣ−
ＤＣコンバータの電力変換効率が７０％と、ともに高効
率のものを利用したとしても、総合効率は３５％とな
る。
動作を説明する。増幅手段１０５の出力を制御するため
にソース接地ＦＥＴ１０５ｂのドレインバイアスを変化
させていた。このようにドレインバイアスを制御するた
めには、大電流を供給でき、かつ出力可変の直流電圧及
び電流変換手段が必要となる。このため、総合効率で
は、大きな改善手段とはならなかった。例えば、直流電
圧及び電流変換手段としては出力可変ＤＣ−ＤＣコンバ
ータがあるが、増幅器の効率が５０％、出力可変ＤＣ−
ＤＣコンバータの電力変換効率が７０％と、ともに高効
率のものを利用したとしても、総合効率は３５％とな
る。
【０００４】また、ＤＣ−ＤＣコンバータは、トラン
ス、キャパシタ等のハイブリッド部品を必要とするた
め、これが小型化の障害となっていた。
ス、キャパシタ等のハイブリッド部品を必要とするた
め、これが小型化の障害となっていた。
【０００５】この問題点を克服するための別の従来の高
周波増幅装置の構成を図８に示す。同図において、２０
１は信号分配手段、２０２は包絡線信号検出手段、２０
４はドレインバイアス用直流電源、２０５は増幅手段、
２０５ａは入力回路、２０５ｂはソース接地ＦＥＴ、２
０５ｃはゲート接地ＦＥＴ、２０５ｄは出力回路、２０
６はレベル変換手段、２０９は入力端子、２１０は出力
端子を示す。そして、レベル変換手段２０６の出力をゲ
ート接地ＦＥＴ２０５ｃのゲートに与えてソース接地Ｆ
ＥＴ２０５ｂとゲート接地ＦＥＴ２０５ｃのバイアス配
分を変化させることにより、増幅手段２０５の出力レベ
ルを制御していた。このため、出力の制御信号は電圧の
みでよく、直流電圧及び電流変換手段を削除することが
可能であった。
周波増幅装置の構成を図８に示す。同図において、２０
１は信号分配手段、２０２は包絡線信号検出手段、２０
４はドレインバイアス用直流電源、２０５は増幅手段、
２０５ａは入力回路、２０５ｂはソース接地ＦＥＴ、２
０５ｃはゲート接地ＦＥＴ、２０５ｄは出力回路、２０
６はレベル変換手段、２０９は入力端子、２１０は出力
端子を示す。そして、レベル変換手段２０６の出力をゲ
ート接地ＦＥＴ２０５ｃのゲートに与えてソース接地Ｆ
ＥＴ２０５ｂとゲート接地ＦＥＴ２０５ｃのバイアス配
分を変化させることにより、増幅手段２０５の出力レベ
ルを制御していた。このため、出力の制御信号は電圧の
みでよく、直流電圧及び電流変換手段を削除することが
可能であった。
【０００６】上記出力制御を行うために必要な制御電圧
の特性例を図９に示す。また、包絡線信号検出手段から
出力される包絡線信号の特性例を図１０に示す。この増
幅器を線形に制御するためには、包絡線信号を１０ｍＶ
以下の精度で制御電圧レベルに変換する必要がある。こ
のため、十分な線形性が得られていなかった。
の特性例を図９に示す。また、包絡線信号検出手段から
出力される包絡線信号の特性例を図１０に示す。この増
幅器を線形に制御するためには、包絡線信号を１０ｍＶ
以下の精度で制御電圧レベルに変換する必要がある。こ
のため、十分な線形性が得られていなかった。
【０００７】また、出力制御信号が増幅手段に供給され
る時刻と増幅される変調波が増幅手段に供給される時刻
との間に時間的な差が生じるため、線形性が低下してい
た。
る時刻と増幅される変調波が増幅手段に供給される時刻
との間に時間的な差が生じるため、線形性が低下してい
た。
【０００８】
【発明が解決しようとする課題】しかしながら、第１の
従来の高周波増幅装置では、増幅手段の出力を制御させ
るために、大電流を供給でき、かつ出力可変の直流電圧
及び電流変換手段が必要となる。このため、総合効率で
は、大きな改善手段とはならなかった。また、第２の従
来の高周波増幅装置では、直流電圧及び電流変換手段を
用いずに増幅手段を出力制御することが可能であった
が、その線形性は十分ではなかった。
従来の高周波増幅装置では、増幅手段の出力を制御させ
るために、大電流を供給でき、かつ出力可変の直流電圧
及び電流変換手段が必要となる。このため、総合効率で
は、大きな改善手段とはならなかった。また、第２の従
来の高周波増幅装置では、直流電圧及び電流変換手段を
用いずに増幅手段を出力制御することが可能であった
が、その線形性は十分ではなかった。
【０００９】本発明はこれらの問題点を解決するための
もので、帯域制限された位相変調等のデジタル信号を高
効率かつ線形に増幅することが可能で、デジタル方式の
携帯機の通話時間の延長が可能となる高周波増幅装置を
提供することを目的とする。
もので、帯域制限された位相変調等のデジタル信号を高
効率かつ線形に増幅することが可能で、デジタル方式の
携帯機の通話時間の延長が可能となる高周波増幅装置を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は前記問題点を解
決するために、高周波を分配する信号分配手段と、該信
号分配手段により分配された一方の変調波の位相を調整
する位相調整手段と、位相調整された変調波を入力信号
とする増幅手段と、前記信号分配手段により分配された
他方の変調波の包絡線信号を検出する包絡線信号検出手
段と、該包絡線信号検出手段により検出した包絡線信号
をデジタル信号に変換するアナログ−デジタル変換手
段、デジタル信号をアナログ電圧に変換するデジタル−
アナログ変換手段、及び前記アナログ−デジタル変換手
段と前記デジタル−アナログ変換手段を結ぶ記憶手段か
らなる制御電圧生成手段とからなり、前記増幅手段を、
ソース接地ＦＥＴのドレイン端子とゲート接地ＦＥＴの
ソース端子を互いに直接接続したカスコード増幅素子か
らなる増幅回路で構成したことに特徴がある。
決するために、高周波を分配する信号分配手段と、該信
号分配手段により分配された一方の変調波の位相を調整
する位相調整手段と、位相調整された変調波を入力信号
とする増幅手段と、前記信号分配手段により分配された
他方の変調波の包絡線信号を検出する包絡線信号検出手
段と、該包絡線信号検出手段により検出した包絡線信号
をデジタル信号に変換するアナログ−デジタル変換手
段、デジタル信号をアナログ電圧に変換するデジタル−
アナログ変換手段、及び前記アナログ−デジタル変換手
段と前記デジタル−アナログ変換手段を結ぶ記憶手段か
らなる制御電圧生成手段とからなり、前記増幅手段を、
ソース接地ＦＥＴのドレイン端子とゲート接地ＦＥＴの
ソース端子を互いに直接接続したカスコード増幅素子か
らなる増幅回路で構成したことに特徴がある。
【００１１】また、前記位相調整手段を、包絡線信号検
出手段の直前に、又は記憶手段の直前又は直後に、更に
制御電圧生成手段の直前又は直後に設置することによ
り、位相調整をアナログ信号である変調波に対して行う
のではなく、デジタル信号である記憶手段の入力信号ま
たは出力信号に対して行うようにした。
出手段の直前に、又は記憶手段の直前又は直後に、更に
制御電圧生成手段の直前又は直後に設置することによ
り、位相調整をアナログ信号である変調波に対して行う
のではなく、デジタル信号である記憶手段の入力信号ま
たは出力信号に対して行うようにした。
【００１２】
【作用】このような構成を有する本発明によれば、前記
制御電圧生成手段の出力を前記ゲート接地ＦＥＴのゲー
トに与えて前記ソース接地ＦＥＴと前記ゲート接地ＦＥ
Ｔのバイアス配分を変化させることにより、前記包絡線
信号に従って前記増幅回路の出力レベルを制御する。
制御電圧生成手段の出力を前記ゲート接地ＦＥＴのゲー
トに与えて前記ソース接地ＦＥＴと前記ゲート接地ＦＥ
Ｔのバイアス配分を変化させることにより、前記包絡線
信号に従って前記増幅回路の出力レベルを制御する。
【００１３】よって、本発明の高周波増幅装置では、レ
ベル変換によって制御電圧を得るのではなく、前記制御
電圧生成手段によって制御電圧を生成するため、従来よ
りも精度の良い出力制御が可能となった。また、前記位
相調整手段によって出力制御信号が増幅手段に供給され
る時刻と増幅される変調波が増幅手段に供給される時刻
との間に時間的な差を解消し、一層の線形化を達成し
た。
ベル変換によって制御電圧を得るのではなく、前記制御
電圧生成手段によって制御電圧を生成するため、従来よ
りも精度の良い出力制御が可能となった。また、前記位
相調整手段によって出力制御信号が増幅手段に供給され
る時刻と増幅される変調波が増幅手段に供給される時刻
との間に時間的な差を解消し、一層の線形化を達成し
た。
【００１４】したがって、本発明は前記問題点を解決で
き、帯域制限された位相変調等のデジタル信号を高効率
かつ線形に増幅することが可能で、デジタル方式の携帯
機の通話時間の延長が可能となる高周波増幅装置を提供
できる。
き、帯域制限された位相変調等のデジタル信号を高効率
かつ線形に増幅することが可能で、デジタル方式の携帯
機の通話時間の延長が可能となる高周波増幅装置を提供
できる。
【００１５】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の第１の実施例の構成を示すブロッ
ク図である。本実施例は信号分配手段１、包絡線信号検
出手段２、位相調整手段３、直流電源４、並びに、アナ
ログ−デジタル変換手段６ａ及び記憶手段６ｂ及びデジ
タル−アナログ変換手段６ｃからなる制御電圧生成手段
６、並びに、ソース接地ＦＥＴ５ｂのドレイン端子とゲ
ート接地ＦＥＴ５ｃのソース端子を互いに直接接続した
カスコード増幅素子を用い入力回路５ａ及び出力回路５
ｄを有する増幅手段５で構成されている。
する。図１は本発明の第１の実施例の構成を示すブロッ
ク図である。本実施例は信号分配手段１、包絡線信号検
出手段２、位相調整手段３、直流電源４、並びに、アナ
ログ−デジタル変換手段６ａ及び記憶手段６ｂ及びデジ
タル−アナログ変換手段６ｃからなる制御電圧生成手段
６、並びに、ソース接地ＦＥＴ５ｂのドレイン端子とゲ
ート接地ＦＥＴ５ｃのソース端子を互いに直接接続した
カスコード増幅素子を用い入力回路５ａ及び出力回路５
ｄを有する増幅手段５で構成されている。
【００１６】また、同図において、９は入力端子、１０
は出力端子を示す。信号分配手段１は変調波を分配する
機能を有しており、簡易な方法ではキャパシタによる容
量性結合で信号を分配することが可能である。
は出力端子を示す。信号分配手段１は変調波を分配する
機能を有しており、簡易な方法ではキャパシタによる容
量性結合で信号を分配することが可能である。
【００１７】次に、本実施例に示した装置の動作につい
て説明する。直流電源４は、増幅手段５にドレインバイ
アスを供給する。入力端子９から入力された変調波は、
位相調整手段３で位相調整されたのち増幅手段５に入力
されて増幅される。このとき、変調波の一部は、位相調
整手段３に入力される前に信号分配手段１によって包絡
線信号検出手段２に供給される。包絡線信号検出手段２
では、供給された変調波から包絡線信号を検出する。制
御電圧生成手段６は、入力された包絡線信号に応じて出
力制御電圧を生成する。増幅手段５は、出力制御電圧に
よって出力制御を行い、高効率かつ線形な増幅装置とし
て動作する。
て説明する。直流電源４は、増幅手段５にドレインバイ
アスを供給する。入力端子９から入力された変調波は、
位相調整手段３で位相調整されたのち増幅手段５に入力
されて増幅される。このとき、変調波の一部は、位相調
整手段３に入力される前に信号分配手段１によって包絡
線信号検出手段２に供給される。包絡線信号検出手段２
では、供給された変調波から包絡線信号を検出する。制
御電圧生成手段６は、入力された包絡線信号に応じて出
力制御電圧を生成する。増幅手段５は、出力制御電圧に
よって出力制御を行い、高効率かつ線形な増幅装置とし
て動作する。
【００１８】なお、制御電圧生成手段６の動作は以下の
通りである。包絡線信号は、アナログ−デジタル変換手
段６ａによってデジタル信号に変換される。記憶手段６
ｂは、アナログ−デジタル変換手段６ａから供給された
信号に応じてデジタル−アナログ変換手段６ｃへデジタ
ル信号を送る。デジタル−アナログ変換手段６ｃは、記
憶手段６ｂから受けた信号に従って出力制御電圧を生成
する。
通りである。包絡線信号は、アナログ−デジタル変換手
段６ａによってデジタル信号に変換される。記憶手段６
ｂは、アナログ−デジタル変換手段６ａから供給された
信号に応じてデジタル−アナログ変換手段６ｃへデジタ
ル信号を送る。デジタル−アナログ変換手段６ｃは、記
憶手段６ｂから受けた信号に従って出力制御電圧を生成
する。
【００１９】図２は本発明の第２の実施例の構成を示す
ブロック図である。本実施例は、第１の実施例におい
て、位相調整手段３を制御電圧生成手段６の直前ではな
く、包絡線信号検出手段２の直前に配置したものであ
る。これによって、主信号路ではなく制御系路に置いて
位相調整を行う。
ブロック図である。本実施例は、第１の実施例におい
て、位相調整手段３を制御電圧生成手段６の直前ではな
く、包絡線信号検出手段２の直前に配置したものであ
る。これによって、主信号路ではなく制御系路に置いて
位相調整を行う。
【００２０】図３は本発明の第３の実施例の構成を示す
ブロック図である。本実施例は、第１の実施例におい
て、位相調整手段３を位相調整手段３３で置き換えたも
のである。これによって、デジタル的に位相調整を行
う。
ブロック図である。本実施例は、第１の実施例におい
て、位相調整手段３を位相調整手段３３で置き換えたも
のである。これによって、デジタル的に位相調整を行
う。
【００２１】図４は本発明の第４の実施例の構成をブロ
ック図である。本実施例は、第１の実施例において、位
相調整手段３を位相調整手段４３で置き換えたものであ
る。これによって、包絡線信号周波数で位相調整を行
う。
ック図である。本実施例は、第１の実施例において、位
相調整手段３を位相調整手段４３で置き換えたものであ
る。これによって、包絡線信号周波数で位相調整を行
う。
【００２２】ここで、カスコード増幅素子のゲート接地
ＦＥＴのゲートバイアスＶｃを変化させ、これによって
飽和出力を変化させたときの、当該増幅素子からなるＡ
Ｂ級増幅器の出力及び効率の変化の例を図５に細線に示
し、かつ各本実施例の増幅器の出力及び効率の特性の例
を図５に太線に示す。同図からわかるように、各本実施
例の増幅器は、効率の高い領域においても線形動作をし
ている。
ＦＥＴのゲートバイアスＶｃを変化させ、これによって
飽和出力を変化させたときの、当該増幅素子からなるＡ
Ｂ級増幅器の出力及び効率の変化の例を図５に細線に示
し、かつ各本実施例の増幅器の出力及び効率の特性の例
を図５に太線に示す。同図からわかるように、各本実施
例の増幅器は、効率の高い領域においても線形動作をし
ている。
【００２３】また、カスコード増幅素子からなるＡＢ級
増幅器の出力信号のスペクトラムの例を図６中の（ａ）
として、かつ各本実施例の増幅器の出力信号のスペクト
ラムの例を図６中の（ｂ）として示す。（ｂ）は（ａ）
と比較するとサイドローブの抑圧比が大きいことが確認
できる。
増幅器の出力信号のスペクトラムの例を図６中の（ａ）
として、かつ各本実施例の増幅器の出力信号のスペクト
ラムの例を図６中の（ｂ）として示す。（ｂ）は（ａ）
と比較するとサイドローブの抑圧比が大きいことが確認
できる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
帯域制限された位相変調等のデジタル信号を高効率かつ
線形に増幅することが可能で、デジタル方式の携帯機の
通話時間の延長が可能となる。
帯域制限された位相変調等のデジタル信号を高効率かつ
線形に増幅することが可能で、デジタル方式の携帯機の
通話時間の延長が可能となる。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】本発明の第２の実施例の構成を示すブロック図
である。
である。
【図３】本発明の第３の実施例の構成を示すブロック図
である。
である。
【図４】本発明の第４の実施例の構成を示すブロック図
である。
である。
【図５】カスコード増幅素子を用いたＡＢ級増幅器の出
力及び効率の制御電圧依存性の例並びに本発明による増
幅器の出力及び効率の特性例を示す図である。
力及び効率の制御電圧依存性の例並びに本発明による増
幅器の出力及び効率の特性例を示す図である。
【図６】カスコード増幅素子を用いたＡＢ級増幅器によ
って変調波を増幅した場合の出力信号のスペクトラムの
例及び前記増幅器と同じ動作点における本増幅器の出力
信号のスペクトラムの例を示す図である。
って変調波を増幅した場合の出力信号のスペクトラムの
例及び前記増幅器と同じ動作点における本増幅器の出力
信号のスペクトラムの例を示す図である。
【図７】従来の高周波増幅装置を示すブロック図であ
る。
る。
【図８】別の従来の高周波増幅装置を示すブロック図で
ある。
ある。
【図９】増幅器を線形制御するために必要な出力制御電
圧の例を示す図である。
圧の例を示す図である。
【図１０】包絡線信号検出手段から出力される包絡線信
号の例を示す図である。
号の例を示す図である。
１、１０１、２０１ 信号分配手段 ２、１０２、２０２ 包絡線信号検出手段 ３、３３、４３ 位相調整手段 ４、１０４、２０４ 直流電源 ５、１０５、２０５ 増幅手段 ５ａ、１０５ａ、２０５ａ 入力回路 ５ｂ、５ｃ、１０５ｂ、２０５ｂ、２０５ｃ ＦＥＴ ５ｄ、１０５ｄ、２０５ｄ 出力回路 ６ 制御電圧生成手段 ６ａ アナログ−デジタル変換手段 ６ｂ 記憶手段 ６ｃ デジタル−アナログ変換手段 ９、１０９、２０９ 入力端子 １０、１１０、２１０ 出力端子 １０６ 非線形制御回路 １０８ 直流電圧及び電流変換手段 ２０６ レベル変換手段
Claims (4)
- 【請求項１】 高周波を分配する信号分配手段と、 該信号分配手段により分配された一方の変調波の位相を
調整する位相調整手段と、 位相調整された変調波を入力信号とする増幅手段と、 前記信号分配手段により分配された他方の変調波の包絡
線信号を検出する包絡線信号検出手段と、 該包絡線信号検出手段により検出した包絡線信号をデジ
タル信号に変換するアナログ−デジタル変換手段、デジ
タル信号をアナログ電圧に変換するデジタル−アナログ
変換手段、及び前記アナログ−デジタル変換手段と前記
デジタル−アナログ変換手段を結ぶ記憶手段からなる制
御電圧生成手段とからなり、 前記増幅手段を、ソース接地ＦＥＴのドレイン端子とゲ
ート接地ＦＥＴのソース端子を互いに直接接続したカス
コード増幅素子からなる増幅回路で構成し、 前記制御電圧生成手段の出力を前記ゲート接地ＦＥＴの
ゲートに与えて前記ソース接地ＦＥＴと前記ゲート接地
ＦＥＴのバイアス配分を変化させることにより、前記包
絡線信号に従って前記増幅回路の出力レベルを制御する
ことを特徴とする高周波増幅装置。 - 【請求項２】 前記位相調整手段を前記包絡線信号検出
手段の直前に設置し、前記信号分配手段により分配され
た一方の変調波を前記包絡線信号検出手段の入力とし、
かつ前記信号分配手段により分配された他方の変調波を
前記増幅手段の入力とする請求項１記載の高周波増幅装
置。 - 【請求項３】 前記位相調整手段を前記記憶手段の直前
又は直後に設置し、前記信号分配手段により分配された
一方の変調波を前記包絡線信号検出手段の入力とし、か
つ前記信号分配手段により分配された他方の変調波を前
記増幅手段の入力とする請求項１記載の高周波増幅装
置。 - 【請求項４】 前記位相調整手段を前記制御電圧生成手
段の直前又は直後に設置し、前記信号分配手段により分
配された一方の変調波を前記包絡線信号検出手段の入力
とし、かつ前記信号分配手段により分配された他方の変
調波を前記増幅手段の入力とする請求項１記載の高周波
増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18222795A JPH0918247A (ja) | 1995-06-27 | 1995-06-27 | 高周波増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18222795A JPH0918247A (ja) | 1995-06-27 | 1995-06-27 | 高周波増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918247A true JPH0918247A (ja) | 1997-01-17 |
Family
ID=16114574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18222795A Pending JPH0918247A (ja) | 1995-06-27 | 1995-06-27 | 高周波増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918247A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100858408B1 (ko) * | 2005-12-22 | 2008-09-12 | 후지쯔 가부시끼가이샤 | 전압 제어 신호 조정 장치 및 전압 제어 신호 조정 방법 |
| US9281790B2 (en) | 2014-02-20 | 2016-03-08 | Fujitsu Limited | Amplifier circuit |
-
1995
- 1995-06-27 JP JP18222795A patent/JPH0918247A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100858408B1 (ko) * | 2005-12-22 | 2008-09-12 | 후지쯔 가부시끼가이샤 | 전압 제어 신호 조정 장치 및 전압 제어 신호 조정 방법 |
| US9281790B2 (en) | 2014-02-20 | 2016-03-08 | Fujitsu Limited | Amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1583227A1 (en) | Doherty amplifier | |
| KR100749899B1 (ko) | 전력 증폭기 | |
| EP1620942B1 (en) | Rf amplifier employing active load linearization | |
| CN100550607C (zh) | 用于控制开关模式功率放大器的输出功率的设备和方法 | |
| US7649413B2 (en) | High-frequency power amplifier improved in size and cost | |
| US5422598A (en) | High-frequency power amplifier device with drain-control linearizer circuitry | |
| US7560984B2 (en) | Transmitter | |
| JP2002026668A (ja) | 送信電力増幅装置及びその方法 | |
| JPH05267585A (ja) | 増幅器 | |
| EP1800395B1 (en) | Dual bias control circuit | |
| JP2552089B2 (ja) | Ｆｅｔ増幅器の消費電力低減方式 | |
| JP4714184B2 (ja) | 無線信号増幅装置 | |
| JP2007053540A (ja) | ドハティ型増幅器 | |
| JPH0918247A (ja) | 高周波増幅装置 | |
| JP3105489B2 (ja) | 増幅器 | |
| JP3549182B2 (ja) | 送信増幅器 | |
| JP3395068B2 (ja) | モノリシック集積化ｆｅｔ電力増幅器 | |
| JP3517777B2 (ja) | 線形高出力増幅装置 | |
| JP2001274632A (ja) | 増幅装置及び消費電力制御方法 | |
| JPH06501828A (ja) | 特にマイクロ波信号増幅用の衛星搭載ｍｅｓｆｅｔ電力増幅器およびその電源ユニット | |
| JP3175881B2 (ja) | 高周波増幅器 | |
| JP2903905B2 (ja) | 高周波帯高出力増幅器 | |
| JP2000286645A (ja) | フィードフォワード増幅器 | |
| JPH06177681A (ja) | 高周波増幅装置 | |
| JPH03222524A (ja) | 線形送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030513 |