JPH09185073A - 液晶素子及びその製造方法 - Google Patents
液晶素子及びその製造方法Info
- Publication number
- JPH09185073A JPH09185073A JP35412795A JP35412795A JPH09185073A JP H09185073 A JPH09185073 A JP H09185073A JP 35412795 A JP35412795 A JP 35412795A JP 35412795 A JP35412795 A JP 35412795A JP H09185073 A JPH09185073 A JP H09185073A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- transparent electrode
- ito film
- film
- crystal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】透明電極のエッジ部でのテーパー領域で発生し
ていた不適正電界強度を招く液晶の配向乱れを抑制す
る。 【解決手段】透明電極７のエッジ部７ａでのテーパー領
域７ｂの幅をｗ、その膜厚をｄとした時に、０≦ｗ／ｄ
≦２／３となるように、透明電極７をアモルファスのＩ
ＴＯ膜を弱酸のエッチング液でエッチング処理して形成
することにより、０≦ｗ／ｄ≦２／３を満足するような
急崚なテーパー領域７ｂを有する透明電極７が形成さ
れ、不適正電界強度を招く液晶の配向乱れが抑制され
る。
ていた不適正電界強度を招く液晶の配向乱れを抑制す
る。 【解決手段】透明電極７のエッジ部７ａでのテーパー領
域７ｂの幅をｗ、その膜厚をｄとした時に、０≦ｗ／ｄ
≦２／３となるように、透明電極７をアモルファスのＩ
ＴＯ膜を弱酸のエッチング液でエッチング処理して形成
することにより、０≦ｗ／ｄ≦２／３を満足するような
急崚なテーパー領域７ｂを有する透明電極７が形成さ
れ、不適正電界強度を招く液晶の配向乱れが抑制され
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶素子及び液晶
素子の製造方法に係り、詳しくは透明電極のエッジ部の
形状を改善して表示品位の向上を図れるようにした液晶
素子及び液晶素子の製造方法に関する。
素子の製造方法に係り、詳しくは透明電極のエッジ部の
形状を改善して表示品位の向上を図れるようにした液晶
素子及び液晶素子の製造方法に関する。
【０００２】
【従来の技術】従来より、強誘電性液晶分子の屈折率異
方性を利用して偏向表示装置との組み合わせによって透
過光線を制御する方式の液晶素子が、クラーク（Clar
k)、 及びラガーウオル（Lagerwall)らにより提案されて
いる（例えば、特開昭５６−１０７２１６号公報、米国
特許第４３６７９２４号等）。
方性を利用して偏向表示装置との組み合わせによって透
過光線を制御する方式の液晶素子が、クラーク（Clar
k)、 及びラガーウオル（Lagerwall)らにより提案されて
いる（例えば、特開昭５６−１０７２１６号公報、米国
特許第４３６７９２４号等）。
【０００３】強誘電性液晶は、一般に特定の温度域にお
いてカイラルメクチックＣ相（ＳｍＣ* ）、又はＨ相
（ＳｍＨ* ）を有し、この状態において、印加される電
界に応答して第１の光学的安定状態と第２の光学的安定
状態のいずれかを取り、且つ電界の印加のないときはそ
の状態を維持する性質、即ち双安定性を有し、また、電
界の変化に対する応答も速やかであり、高速、並びに記
憶型の表示素子としての広い利用が期待されている。
いてカイラルメクチックＣ相（ＳｍＣ* ）、又はＨ相
（ＳｍＨ* ）を有し、この状態において、印加される電
界に応答して第１の光学的安定状態と第２の光学的安定
状態のいずれかを取り、且つ電界の印加のないときはそ
の状態を維持する性質、即ち双安定性を有し、また、電
界の変化に対する応答も速やかであり、高速、並びに記
憶型の表示素子としての広い利用が期待されている。
【０００４】
【発明が解決しようとする課題】ところで、上述した強
誘電性液晶を用いた液晶素子は、ＳＴＮ型の液晶素子と
極似した構造を採るが、大きく異なる点は、透明電極を
形成した対向する一対の基板間の隙間（セルギャップ）
が１μｍ程度と極めて狭いことである。
誘電性液晶を用いた液晶素子は、ＳＴＮ型の液晶素子と
極似した構造を採るが、大きく異なる点は、透明電極を
形成した対向する一対の基板間の隙間（セルギャップ）
が１μｍ程度と極めて狭いことである。
【０００５】更に、現状では応答速度を早める方向で透
明電極間への駆動電圧も２０Ｖ位と従来の駆動電圧より
高く、結果的に１桁位高い電界強度が液晶分子に加わっ
て駆動される。
明電極間への駆動電圧も２０Ｖ位と従来の駆動電圧より
高く、結果的に１桁位高い電界強度が液晶分子に加わっ
て駆動される。
【０００６】このため、従来では大きな問題にならなか
った透明電極のエッジ部の形状によって表示品位に影響
が現れる。
った透明電極のエッジ部の形状によって表示品位に影響
が現れる。
【０００７】即ち、図５に示すように、強誘電性液晶１
００がその間に注入される一対のガラス基板１０１，１
０２に、スパッタ法で成膜されたＩＴＯ膜をフォトリソ
法によってエッチング処理して透明電極１０３，１０４
を形成した時、従来は、強酸のエッチング液を用いるこ
とにより、一般に透明電極１０３のエッジ部１０４ａで
のテーパー領域１０４ｂの幅ｗが、その膜厚ｄと同程度
かそれより大きくなっている。例えば、膜厚ｄが１００
０〜１５００Å程度の時に、テーパー領域１０４ｂの幅
ｗは２０００〜３０００Å程度である。尚、透明電極１
０３側は図示されていないが、透明電極１０３にも同様
のエッジ部とテーパー領域が形成されている。
００がその間に注入される一対のガラス基板１０１，１
０２に、スパッタ法で成膜されたＩＴＯ膜をフォトリソ
法によってエッチング処理して透明電極１０３，１０４
を形成した時、従来は、強酸のエッチング液を用いるこ
とにより、一般に透明電極１０３のエッジ部１０４ａで
のテーパー領域１０４ｂの幅ｗが、その膜厚ｄと同程度
かそれより大きくなっている。例えば、膜厚ｄが１００
０〜１５００Å程度の時に、テーパー領域１０４ｂの幅
ｗは２０００〜３０００Å程度である。尚、透明電極１
０３側は図示されていないが、透明電極１０３にも同様
のエッジ部とテーパー領域が形成されている。
【０００８】このため、透明電極１０３，１０４間に電
界が印加されると、透明電極１０３，１０４によって形
成される画素の表示領域内から電界強度が徐々に弱まり
ながら不均一に加わる領域が存在する。この領域部分
は、本来の表示部分に適正な電界強度が印加された時、
不適正な電界強度となっている。
界が印加されると、透明電極１０３，１０４によって形
成される画素の表示領域内から電界強度が徐々に弱まり
ながら不均一に加わる領域が存在する。この領域部分
は、本来の表示部分に適正な電界強度が印加された時、
不適正な電界強度となっている。
【０００９】例えば、図５において、透明電極１０３，
１０４間のギャップＧが１μｍ、透明電極１０４の膜厚
ｄが０．１μｍとした場合、そのエッジ部１０４ａのテ
ーパー領域１０４ｂでの範囲では、駆動電圧が２０Ｖの
時に電界強度は２０〜１８ｖ／μｍとなり、強誘電性液
晶１００の駆動において必要な電界強度に対して約１０
％以下の電界しか印加されない部分となる。
１０４間のギャップＧが１μｍ、透明電極１０４の膜厚
ｄが０．１μｍとした場合、そのエッジ部１０４ａのテ
ーパー領域１０４ｂでの範囲では、駆動電圧が２０Ｖの
時に電界強度は２０〜１８ｖ／μｍとなり、強誘電性液
晶１００の駆動において必要な電界強度に対して約１０
％以下の電界しか印加されない部分となる。
【００１０】この場合、透明電極１０３，１０４の各画
素間における液晶分子配向状態の双安定方向のうち不特
定領域でそれぞれの安定方向を保持した領域が存在し、
外観上では偏光板（図示省略）を介して黒と白の領域を
示す。
素間における液晶分子配向状態の双安定方向のうち不特
定領域でそれぞれの安定方向を保持した領域が存在し、
外観上では偏光板（図示省略）を介して黒と白の領域を
示す。
【００１１】そして、この画素間での２つの配向状態で
駆動電圧を上げていくと、図６に示すように、マトリク
ス状に配置にされた透明電極１０３，１０４の黒い領域
１０５から画素１０６内に走査信号に同期した反転しな
い領域１０７が成長し、事実上の表示品位を欠落させて
しまう。この表示品位が欠落しない限界電圧値までを駆
動マージンとして、実使用上の大きな特性として重要と
なる。
駆動電圧を上げていくと、図６に示すように、マトリク
ス状に配置にされた透明電極１０３，１０４の黒い領域
１０５から画素１０６内に走査信号に同期した反転しな
い領域１０７が成長し、事実上の表示品位を欠落させて
しまう。この表示品位が欠落しない限界電圧値までを駆
動マージンとして、実使用上の大きな特性として重要と
なる。
【００１２】即ち、この各画素１０６間の一部配向領域
を、透明電極１０３，１０４のテーパー領域にて延長さ
れた領域から駆動時に画素１０６内に引っ込みやすくな
り、結果的に上述した駆動マージンが狭くなってしまう
という問題があった。
を、透明電極１０３，１０４のテーパー領域にて延長さ
れた領域から駆動時に画素１０６内に引っ込みやすくな
り、結果的に上述した駆動マージンが狭くなってしまう
という問題があった。
【００１３】そこで、本発明は、駆動マージンを広くし
て表示品位の向上を図ることができる液晶素子及び液晶
素子の製造方法を提供することを目的とする。
て表示品位の向上を図ることができる液晶素子及び液晶
素子の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、互いに対向するように配置さ
れた一対の基板と、前記基板にそれぞれ形成された透明
電極と、前記一対の基板間に挟持された液晶とを有する
液晶素子において、前記透明電極のエッジ部でのテーパ
ー領域の幅をｗ、その膜厚をｄとした時に、０≦ｗ／ｄ
≦２／３となるように前記透明電極のテーパー領域を形
成したことを特徴としている。
みなされたものであって、互いに対向するように配置さ
れた一対の基板と、前記基板にそれぞれ形成された透明
電極と、前記一対の基板間に挟持された液晶とを有する
液晶素子において、前記透明電極のエッジ部でのテーパ
ー領域の幅をｗ、その膜厚をｄとした時に、０≦ｗ／ｄ
≦２／３となるように前記透明電極のテーパー領域を形
成したことを特徴としている。
【００１５】また、前記透明電極は、前記基板上に成膜
されたアモルファスからなるＩＴＯ膜をフォトリソ法に
より弱酸のエッチング液でエッチング処理して形成され
ることを特徴としている。
されたアモルファスからなるＩＴＯ膜をフォトリソ法に
より弱酸のエッチング液でエッチング処理して形成され
ることを特徴としている。
【００１６】また、前記ＩＴＯ膜はスパッタ法により成
膜されることを特徴としている。
膜されることを特徴としている。
【００１７】また、前記ＩＴＯ膜の前記基板上へのスパ
ッタ法による成膜温度は、スパッタ時の基板温度で８０
℃以下で、均一なアモルファスＩＴＯ膜を得るために
は、基板温度で０℃以上で５０℃以下にするのが好まし
い。
ッタ法による成膜温度は、スパッタ時の基板温度で８０
℃以下で、均一なアモルファスＩＴＯ膜を得るために
は、基板温度で０℃以上で５０℃以下にするのが好まし
い。
【００１８】また、液晶がその間に注入される一対の基
板に、それぞれ透明電極を形成する工程を少なくとも有
する液晶素子の製造方法において、前記基板上にアモル
ファスからなるＩＴＯ膜を成膜し、前記ＩＴＯ膜をフォ
トリソ法により弱酸のエッチング液でエッチング処理し
て透明電極を、該透明電極のエッジ部でのテーパー領域
の幅をｗ、その膜厚をｄとした時に、０≦ｗ／ｄ≦２／
３となるようにパターニングすることを特徴としてい
る。
板に、それぞれ透明電極を形成する工程を少なくとも有
する液晶素子の製造方法において、前記基板上にアモル
ファスからなるＩＴＯ膜を成膜し、前記ＩＴＯ膜をフォ
トリソ法により弱酸のエッチング液でエッチング処理し
て透明電極を、該透明電極のエッジ部でのテーパー領域
の幅をｗ、その膜厚をｄとした時に、０≦ｗ／ｄ≦２／
３となるようにパターニングすることを特徴としてい
る。
【００１９】本発明では、上述したプロセスにより得ら
れた基板の透明電極（ＩＴＯ膜）上に絶縁層、配向膜等
を形成し、かかる電極付基板と同様に形成した他方の電
極付基板とを対向して貼り合わせて、液晶を注入するこ
とにより液晶素子が得られる。尚、上述した透明電極
（ＩＴＯ膜）のパターンに、このパターン形成以後の工
程において、必要に応じてアニーリング処理を施し、透
過性等の特性を最適な状態とすることができる。
れた基板の透明電極（ＩＴＯ膜）上に絶縁層、配向膜等
を形成し、かかる電極付基板と同様に形成した他方の電
極付基板とを対向して貼り合わせて、液晶を注入するこ
とにより液晶素子が得られる。尚、上述した透明電極
（ＩＴＯ膜）のパターンに、このパターン形成以後の工
程において、必要に応じてアニーリング処理を施し、透
過性等の特性を最適な状態とすることができる。
【００２０】（作用）本願発明者らは、上述した透明電
極のエッジ部でのテーパー領域の幅ｗと、その膜厚ｄと
の関係を研究した結果、０≦ｗ／ｄ≦２／３となるよう
に透明電極のテーパー領域を形成することにより、透明
電極間に電界を印加して液晶を駆動させた時に、透明電
極のエッジ部でのテーパー領域で発生していた不適正電
界強度を招く液晶の配向乱れを抑制できることを実験的
に見い出した。
極のエッジ部でのテーパー領域の幅ｗと、その膜厚ｄと
の関係を研究した結果、０≦ｗ／ｄ≦２／３となるよう
に透明電極のテーパー領域を形成することにより、透明
電極間に電界を印加して液晶を駆動させた時に、透明電
極のエッジ部でのテーパー領域で発生していた不適正電
界強度を招く液晶の配向乱れを抑制できることを実験的
に見い出した。
【００２１】そこで、本発明によれば、透明電極の膜厚
ｄと、透明電極のエッジ部に形成されるテーパー領域の
幅ｗと、その膜厚ｄの関係が、０≦ｗ／ｄ≦２／３とな
るような急崚なテーパー領域を形成することにより、液
晶の配向乱れをなくして表示品位の向上を図ることがで
きる。
ｄと、透明電極のエッジ部に形成されるテーパー領域の
幅ｗと、その膜厚ｄの関係が、０≦ｗ／ｄ≦２／３とな
るような急崚なテーパー領域を形成することにより、液
晶の配向乱れをなくして表示品位の向上を図ることがで
きる。
【００２２】
【発明の実施の形態】以下、図面に基づいて本発明に係
る実施の形態について説明する。
る実施の形態について説明する。
【００２３】図１は、第 1の実施の形態に係る液晶素子
を示す概略断面図である。この液晶素子１は、偏光板
２，３の間に対向して配置された一対のガラス基板４，
５を備えており、ガラス基板４，５には、それぞれ透明
電極６，７、絶縁膜８，９、配向膜１０，１１が形成さ
れている。また、透明電極６，７には、金属引廻し電極
１２，１３がそれぞれ形成されている。
を示す概略断面図である。この液晶素子１は、偏光板
２，３の間に対向して配置された一対のガラス基板４，
５を備えており、ガラス基板４，５には、それぞれ透明
電極６，７、絶縁膜８，９、配向膜１０，１１が形成さ
れている。また、透明電極６，７には、金属引廻し電極
１２，１３がそれぞれ形成されている。
【００２４】そして、配向膜１０，１１の間に径が均一
なスペーサ（図示省略）を散布してガラス基板４，５が
貼り付けられており、その間に電界に対して双安定性を
有する強誘電性を示すカイラルスメクチック液晶（以
下、液晶と略称する）１４が注入されている。尚、液晶
として、ネマチック液晶等、他の液晶表示モードによる
液晶材料も使用することができる。
なスペーサ（図示省略）を散布してガラス基板４，５が
貼り付けられており、その間に電界に対して双安定性を
有する強誘電性を示すカイラルスメクチック液晶（以
下、液晶と略称する）１４が注入されている。尚、液晶
として、ネマチック液晶等、他の液晶表示モードによる
液晶材料も使用することができる。
【００２５】透明電極６，７は、結晶性が低くなるよう
にアモルファスのＩＴＯ膜からなり、マトリクス状に配
置されている。また、透明電極６，７は、そのエッジ部
でのテーパー領域の幅ｗと、その膜厚ｄの関係が、０≦
ｗ／ｄ≦２／３となるように形成されている（詳細は後
述する）。
にアモルファスのＩＴＯ膜からなり、マトリクス状に配
置されている。また、透明電極６，７は、そのエッジ部
でのテーパー領域の幅ｗと、その膜厚ｄの関係が、０≦
ｗ／ｄ≦２／３となるように形成されている（詳細は後
述する）。
【００２６】次に、上述した液晶素子１の製造方法にお
ける透明電極６，７の形成方法を、図２（ａ）〜（ｅ）
を参照して説明する。尚、図では透明電極７側を示して
いる。
ける透明電極６，７の形成方法を、図２（ａ）〜（ｅ）
を参照して説明する。尚、図では透明電極７側を示して
いる。
【００２７】先ず、ガラス基板（厚さが１．１ｍｍ）５
上に、スパッタ法により１５００Å程度の膜厚でアモル
ファスのＩＴＯ膜１５を成膜する（図２（ａ）参照）。
上に、スパッタ法により１５００Å程度の膜厚でアモル
ファスのＩＴＯ膜１５を成膜する（図２（ａ）参照）。
【００２８】この時のＩＴＯ膜１５の成膜条件は、圧
力：０．２３Ｐａ、Ｏ2 流量：０．５３ｓｃｃｍ、設定
成膜温度：２０℃（基板温度：４０℃）、パワー：２ｋ
ｗ、搬送速度：２２０ｍｍ／ｍｉｎであり、スパッタ装
置には、日電アネルバ（株）社製のＩＬＣ３９４９を用
いた。尚、この時の成膜温度（基板温度）は８０℃以
下、より好ましくは０〜５０℃の範囲とする。
力：０．２３Ｐａ、Ｏ2 流量：０．５３ｓｃｃｍ、設定
成膜温度：２０℃（基板温度：４０℃）、パワー：２ｋ
ｗ、搬送速度：２２０ｍｍ／ｍｉｎであり、スパッタ装
置には、日電アネルバ（株）社製のＩＬＣ３９４９を用
いた。尚、この時の成膜温度（基板温度）は８０℃以
下、より好ましくは０〜５０℃の範囲とする。
【００２９】成膜されたアモルファスのＩＴＯ膜１５
は、５０〜７０Åの極微細な粒径を示す粒体からなり、
Ｘ線回析でＩＴＯ結晶に特徴的な２２２面、４１１面に
ピークが観察されないアモルファス性を示した。尚、シ
ート抵抗値は５０Ω／□であった。
は、５０〜７０Åの極微細な粒径を示す粒体からなり、
Ｘ線回析でＩＴＯ結晶に特徴的な２２２面、４１１面に
ピークが観察されないアモルファス性を示した。尚、シ
ート抵抗値は５０Ω／□であった。
【００３０】そして、このＩＴＯ膜１５にフォトレジス
ト１６をスピンコート法により２μｍ程度の膜厚で形成
し、パターンマスク１７を用いて１１０ｍｍＪ／ｃｍ2
のエネルギーで露光し（図２（ｂ）参照）、テトラメチ
ルアンモニウムハイドライド（２．３８±０．０１ｗｔ
％）で制御した現像液でフォトレジスト１６を現像して
フォトレジストパターン１８を形成する（図２（ｃ）参
照）。この時のポストベーク温度は１２０℃とした。
ト１６をスピンコート法により２μｍ程度の膜厚で形成
し、パターンマスク１７を用いて１１０ｍｍＪ／ｃｍ2
のエネルギーで露光し（図２（ｂ）参照）、テトラメチ
ルアンモニウムハイドライド（２．３８±０．０１ｗｔ
％）で制御した現像液でフォトレジスト１６を現像して
フォトレジストパターン１８を形成する（図２（ｃ）参
照）。この時のポストベーク温度は１２０℃とした。
【００３１】そして、フォトレジストパターン１８が形
成されたＩＴＯ膜１５を弱酸のエッチング液でエッチン
グ処理して、透明電極７をパターニングし（図２（ｄ）
参照）、その後、フォトレジストパターン１８を剥離す
る（図２（ｅ）参照）。
成されたＩＴＯ膜１５を弱酸のエッチング液でエッチン
グ処理して、透明電極７をパターニングし（図２（ｄ）
参照）、その後、フォトレジストパターン１８を剥離す
る（図２（ｅ）参照）。
【００３２】この時、ＩＴＯ膜１５のエッチング処理に
用いたエッチング液には、弱酸である希釈ヨウ化水素酸
液（混合容積比は、５７ｗｔ％ＨＩ：Ｈ2 Ｏ＝１：７）
を用い、液温３５℃で、エッチング時間は３００ｓｅｃ
とした。
用いたエッチング液には、弱酸である希釈ヨウ化水素酸
液（混合容積比は、５７ｗｔ％ＨＩ：Ｈ2 Ｏ＝１：７）
を用い、液温３５℃で、エッチング時間は３００ｓｅｃ
とした。
【００３３】この透明電極７は、アモルファスのＩＴＯ
膜と弱酸のエッチング液を用いたことにより、フォトレ
ジストパターン１８で覆われた内側までサイドエッチン
グされ、図３に示すように、エッジ部７ａにテーパー領
域７ｂが形成された。上述した条件で形成された透明電
極７は、その膜厚ｄが１５００Å程度であるのに対し、
テーパー領域７ｂの幅ｗが９００〜１０００Å程度に制
御され、上述した０≦ｗ／ｄ≦２／３の関係を満足する
ものであった。尚、透明電極６も同様にして作製され
る。
膜と弱酸のエッチング液を用いたことにより、フォトレ
ジストパターン１８で覆われた内側までサイドエッチン
グされ、図３に示すように、エッジ部７ａにテーパー領
域７ｂが形成された。上述した条件で形成された透明電
極７は、その膜厚ｄが１５００Å程度であるのに対し、
テーパー領域７ｂの幅ｗが９００〜１０００Å程度に制
御され、上述した０≦ｗ／ｄ≦２／３の関係を満足する
ものであった。尚、透明電極６も同様にして作製され
る。
【００３４】そして、図１に示したように、この透明電
極６，７にＭｏＴａ・ＡｌＳｉＣｕを材料とする金属引
廻し電極１２，１３を、フォトリソ法により１６００Å
程度の膜厚でそれぞれ成膜し、更にその上にＴｉ：Ｓｉ
＝１：１の混合比率からなる絶縁膜８，９、及びポリイ
ミド系の配向膜１０，１１（例えば、東レ（株）社製Ｌ
Ｐ−６４）をそれぞれ５０Å程度の膜厚で形成する。そ
して、１μｍ程度のギャップに保持されたガラス基板
４，５の配向膜１０，１１間に液晶１４を注入する。
極６，７にＭｏＴａ・ＡｌＳｉＣｕを材料とする金属引
廻し電極１２，１３を、フォトリソ法により１６００Å
程度の膜厚でそれぞれ成膜し、更にその上にＴｉ：Ｓｉ
＝１：１の混合比率からなる絶縁膜８，９、及びポリイ
ミド系の配向膜１０，１１（例えば、東レ（株）社製Ｌ
Ｐ−６４）をそれぞれ５０Å程度の膜厚で形成する。そ
して、１μｍ程度のギャップに保持されたガラス基板
４，５の配向膜１０，１１間に液晶１４を注入する。
【００３５】このように、本実施の形態では、透明電極
６，７の各エッジ部でのテーパー領域の幅ｗと、その膜
厚ｄの関係が、０≦ｗ／ｄ≦２／３となるような急崚な
テーパー領域を形成することにより、透明電極６，７間
に駆動電圧を印加して液晶１４を駆動させた時に、透明
電極６，７のエッジ部でのテーパー領域で発生していた
不適正電界強度を招く液晶１４の配向乱れが解消され、
表示品位の向上を図ることができた。
６，７の各エッジ部でのテーパー領域の幅ｗと、その膜
厚ｄの関係が、０≦ｗ／ｄ≦２／３となるような急崚な
テーパー領域を形成することにより、透明電極６，７間
に駆動電圧を印加して液晶１４を駆動させた時に、透明
電極６，７のエッジ部でのテーパー領域で発生していた
不適正電界強度を招く液晶１４の配向乱れが解消され、
表示品位の向上を図ることができた。
【００３６】そして、上述した本実施の形態で製造され
た液晶素子１の透明電極６，７との比較を行うために、
図４に示すような比較例用の液晶素子における透明電極
２０を作製した。
た液晶素子１の透明電極６，７との比較を行うために、
図４に示すような比較例用の液晶素子における透明電極
２０を作製した。
【００３７】この比較例では、先ず、スパッタ法により
結晶性のＩＴＯ膜をガラス基板上に成膜（膜厚は１５０
０Å程度）する。この時のＩＴＯ膜の成膜条件は、圧
力：０．２３Ｐａ、Ｏ2 流量：０．５３ｓｃｃｍ、設定
成膜温度：３００℃（基板温度：３２０℃）、パワー：
２ｋｗ、搬送速度：２２０ｍｍ／ｍｉｎであり、スパッ
タ装置には、日電アネルバ（株）社製のＩＬＣ３９４９
を用いた。そして、このＩＴＯ膜上にフォトレジストパ
ターンを形成し、濃酸のエッチング液である５７ｗｔ％
の濃ヨウ化水素酸を用い、液温４０℃、エッチング時間
３００ｓｅｃでエッチング処理を行って透明電極２０を
パターニングした。
結晶性のＩＴＯ膜をガラス基板上に成膜（膜厚は１５０
０Å程度）する。この時のＩＴＯ膜の成膜条件は、圧
力：０．２３Ｐａ、Ｏ2 流量：０．５３ｓｃｃｍ、設定
成膜温度：３００℃（基板温度：３２０℃）、パワー：
２ｋｗ、搬送速度：２２０ｍｍ／ｍｉｎであり、スパッ
タ装置には、日電アネルバ（株）社製のＩＬＣ３９４９
を用いた。そして、このＩＴＯ膜上にフォトレジストパ
ターンを形成し、濃酸のエッチング液である５７ｗｔ％
の濃ヨウ化水素酸を用い、液温４０℃、エッチング時間
３００ｓｅｃでエッチング処理を行って透明電極２０を
パターニングした。
【００３８】上述した条件で形成された透明電極２０
は、図４に示すように、その膜厚ｄが１５００Å程度で
あるのに対し、そのエッジ部２０ａでのテーパー領域２
０ｂの幅ｗが２０００〜３０００Å程度に形成され、上
述した０≦ｗ／ｄ≦２／３の関係を満足していない。こ
のため、駆動電圧を印加して液晶を駆動させた時に、透
明電極２０のエッジ部２０ａでのテーパー領域２０ｂで
不適正電界強度が発生して液晶の配向乱れが生じ、表示
品位がよくなかった。
は、図４に示すように、その膜厚ｄが１５００Å程度で
あるのに対し、そのエッジ部２０ａでのテーパー領域２
０ｂの幅ｗが２０００〜３０００Å程度に形成され、上
述した０≦ｗ／ｄ≦２／３の関係を満足していない。こ
のため、駆動電圧を印加して液晶を駆動させた時に、透
明電極２０のエッジ部２０ａでのテーパー領域２０ｂで
不適正電界強度が発生して液晶の配向乱れが生じ、表示
品位がよくなかった。
【００３９】次に、第２の実施の形態に係る液晶素子の
製造方法における透明電極の形成方法を説明する。
製造方法における透明電極の形成方法を説明する。
【００４０】本実施の形態では、上述した第１の実施の
形態と同様にアモルファスのＩＴＯ膜をガラス基板上に
成膜（膜厚は７００Å程度）する。この時のＩＴＯ膜の
成膜条件は、圧力：０．２３Ｐａ、Ｏ2 流量：０．５３
ｓｃｃｍ、設定成膜温度：２０℃（基板温度：４０
℃）、パワー：２ｋｗ、搬送速度：２２０ｍｍ／ｍｉｎ
であり、スパッタ装置には日電アネルバ（株）社製のＩ
ＬＣ３９４９を用いた。そして、このＩＴＯ膜上にフォ
トレジストパターンを形成する。
形態と同様にアモルファスのＩＴＯ膜をガラス基板上に
成膜（膜厚は７００Å程度）する。この時のＩＴＯ膜の
成膜条件は、圧力：０．２３Ｐａ、Ｏ2 流量：０．５３
ｓｃｃｍ、設定成膜温度：２０℃（基板温度：４０
℃）、パワー：２ｋｗ、搬送速度：２２０ｍｍ／ｍｉｎ
であり、スパッタ装置には日電アネルバ（株）社製のＩ
ＬＣ３９４９を用いた。そして、このＩＴＯ膜上にフォ
トレジストパターンを形成する。
【００４１】そして、弱酸のエッチングである希釈ヨウ
化水素酸液（混合容積比は、５７ｗｔ％ＨＩ：Ｈ2 Ｏ＝
１：７）を用い、液温３５℃、エッチング時間１５０ｓ
ｅｃでエッチング処理を行って透明電極をパターニング
した。このように、本実施の形態は、ＩＴＯ膜の膜厚を
７００Å程度し、エッチング時間を１５０ｓｅｃとした
以外は第１の実施の形態と同様である。 この条件で形
成された透明電極のエッジ部でのテーパー領域の幅ｗ
は、その膜厚ｄ（７００Å程度）に対して４５０Å程度
に形成され、０≦ｗ／ｄ≦２／３の関係を満足するもの
であった。
化水素酸液（混合容積比は、５７ｗｔ％ＨＩ：Ｈ2 Ｏ＝
１：７）を用い、液温３５℃、エッチング時間１５０ｓ
ｅｃでエッチング処理を行って透明電極をパターニング
した。このように、本実施の形態は、ＩＴＯ膜の膜厚を
７００Å程度し、エッチング時間を１５０ｓｅｃとした
以外は第１の実施の形態と同様である。 この条件で形
成された透明電極のエッジ部でのテーパー領域の幅ｗ
は、その膜厚ｄ（７００Å程度）に対して４５０Å程度
に形成され、０≦ｗ／ｄ≦２／３の関係を満足するもの
であった。
【００４２】このように、本実施の形態においても、透
明電極のエッジ部でのテーパー領域の幅ｗと、その膜厚
ｄの関係が、０≦ｗ／ｄ≦２／３となるような急崚なテ
ーパー領域を形成することにより、透明電極間に駆動電
圧を印加して液晶を駆動させた時に、透明電極のエッジ
部でのテーパー領域で発生していた不適正電界強度を招
く液晶の配向乱れが解消され、表示品位の向上を図るこ
とができた。
明電極のエッジ部でのテーパー領域の幅ｗと、その膜厚
ｄの関係が、０≦ｗ／ｄ≦２／３となるような急崚なテ
ーパー領域を形成することにより、透明電極間に駆動電
圧を印加して液晶を駆動させた時に、透明電極のエッジ
部でのテーパー領域で発生していた不適正電界強度を招
く液晶の配向乱れが解消され、表示品位の向上を図るこ
とができた。
【００４３】
【発明の効果】以上説明したように、本発明によると、
透明電極のエッジ部でのテーパー領域の幅をｗ、その膜
厚をｄとした時に、０≦ｗ／ｄ≦２／３を満足するよう
な急崚なテーパー領域を有する透明電極を形成すること
により、透明電極のエッジ部でのテーパー領域で発生し
ていた不適正電界強度を招く液晶の配向乱れが抑制され
て駆動マージンが広くなり、表示品位の向上を図ること
ができる。
透明電極のエッジ部でのテーパー領域の幅をｗ、その膜
厚をｄとした時に、０≦ｗ／ｄ≦２／３を満足するよう
な急崚なテーパー領域を有する透明電極を形成すること
により、透明電極のエッジ部でのテーパー領域で発生し
ていた不適正電界強度を招く液晶の配向乱れが抑制され
て駆動マージンが広くなり、表示品位の向上を図ること
ができる。
【図１】本発明の実施の形態に係る液晶素子を示す概略
断面図。
断面図。
【図２】本発明の実施の形態に係る液晶素子の製造方法
を説明するための図で、（ａ）はＩＴＯ膜の成膜工程を
示す図、（ｂ）はフォトレジストへの露光工程を示す
図、（ｃ）はフォトレジストパターンの形成工程を示す
図、（ｄ）はＩＴＯ膜のエッチング処理工程を示す図、
（ｅ）は透明電極の形成工程を示す図。
を説明するための図で、（ａ）はＩＴＯ膜の成膜工程を
示す図、（ｂ）はフォトレジストへの露光工程を示す
図、（ｃ）はフォトレジストパターンの形成工程を示す
図、（ｄ）はＩＴＯ膜のエッチング処理工程を示す図、
（ｅ）は透明電極の形成工程を示す図。
【図３】本発明の実施の形態に係る製造方法で形成され
た透明電極のエッジ部でのテーパー領域を示す縦断面
図。
た透明電極のエッジ部でのテーパー領域を示す縦断面
図。
【図４】本発明に対する比較例として形成された透明電
極のエッジ部でのテーパー領域を示す縦断面図。
極のエッジ部でのテーパー領域を示す縦断面図。
【図５】従来例に係る液晶素子を示す概略断面図。
【図６】従来例に係る液晶素子における液晶の配向の乱
れを説明するための図。
れを説明するための図。
１ 液晶素子 ４，５ 基板（ガラス基板） ６，７ 透明電極 ７ａ エッジ部 ７ｂ テーパー領域 １０，１１ 配向膜 １５ ＩＴＯ膜
Claims (10)
- 【請求項１】 互いに対向するように配置された一対の
基板と、前記基板にそれぞれ形成された透明電極と、前
記一対の基板間に挟持された液晶とを有する液晶素子に
おいて、 前記透明電極のエッジ部でのテーパー領域の幅をｗ、そ
の膜厚をｄとした時に ０≦ｗ／ｄ≦２／３ となるように前記透明電極のテーパー領域を形成した、 ことを特徴とする液晶素子。 - 【請求項２】 前記透明電極は、前記基板上に成膜され
たアモルファスからなるＩＴＯ膜をフォトリソ法により
エッチング処理して形成される、 請求項１記載の液晶素子。 - 【請求項３】 前記ＩＴＯ膜はスパッタ法により成膜さ
れる、 請求項２記載の液晶素子。 - 【請求項４】 前記ＩＴＯ膜の前記基板上へのスパッタ
法による成膜温度は、基板温度で８０℃以下である、 請求項３記載の液晶素子。 - 【請求項５】 前記ＩＴＯ膜をフォトリソ法によって前
記透明電極にパタンニングするエッチング液は弱酸であ
る、 請求項２記載の液晶素子。 - 【請求項６】 前記液晶は、配向状態において少なくと
も２つの安定状態を示すカイラルスメクチック液晶であ
る、 請求項１記載の液晶素子。 - 【請求項７】 液晶がその間に注入される一対の基板
に、それぞれ透明電極を形成する工程を少なくとも有す
る液晶素子の製造方法において、 前記基板上にアモルファスからなるＩＴＯ膜を成膜し、
前記ＩＴＯ膜をフォトリソ法により弱酸のエッチング液
でエッチング処理して透明電極を、該透明電極のエッジ
部でのテーパー領域の幅をｗ、その膜厚をｄとした時
に、 ０≦ｗ／ｄ≦２／３ となるようにパターニングする、 ことを特徴とする液晶素子の製造方法。 - 【請求項８】 前記ＩＴＯ膜はスパッタ法により成膜さ
れる、 請求項７記載の液晶素子の製造方法。 - 【請求項９】 前記ＩＴＯ膜の前記基板上へのスパッタ
法による成膜温度は、基板温度で８０℃以下である、 請求項８記載の液晶素子の製造方法。 - 【請求項１０】 前記液晶は、配向状態において少なく
とも２つの安定状態を示すカイラルスメクチック液晶で
ある、 請求項７記載の液晶素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07354127A JP3108621B2 (ja) | 1995-12-29 | 1995-12-29 | 液晶素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07354127A JP3108621B2 (ja) | 1995-12-29 | 1995-12-29 | 液晶素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09185073A true JPH09185073A (ja) | 1997-07-15 |
| JP3108621B2 JP3108621B2 (ja) | 2000-11-13 |
Family
ID=18435481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07354127A Expired - Fee Related JP3108621B2 (ja) | 1995-12-29 | 1995-12-29 | 液晶素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108621B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026959A (ko) * | 1998-10-24 | 2000-05-15 | 구본준, 론 위라하디락사 | 액정 표시 장치의 화소 전극 제조 방법 |
| JP2005172929A (ja) * | 2003-12-08 | 2005-06-30 | Seiko Epson Corp | 液晶表示装置及び電子機器 |
| JP2009237444A (ja) * | 2008-03-28 | 2009-10-15 | Stanley Electric Co Ltd | 液晶表示素子の製造方法、及び液晶表示素子 |
| JP2010249896A (ja) * | 2009-04-13 | 2010-11-04 | Hosiden Corp | 液晶表示装置 |
-
1995
- 1995-12-29 JP JP07354127A patent/JP3108621B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026959A (ko) * | 1998-10-24 | 2000-05-15 | 구본준, 론 위라하디락사 | 액정 표시 장치의 화소 전극 제조 방법 |
| JP2005172929A (ja) * | 2003-12-08 | 2005-06-30 | Seiko Epson Corp | 液晶表示装置及び電子機器 |
| JP2009237444A (ja) * | 2008-03-28 | 2009-10-15 | Stanley Electric Co Ltd | 液晶表示素子の製造方法、及び液晶表示素子 |
| JP2010249896A (ja) * | 2009-04-13 | 2010-11-04 | Hosiden Corp | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3108621B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090269873A1 (en) | Liquid-crystal electro-optical apparatus and method of manufacturing the same | |
| JP3267989B2 (ja) | 液晶配向膜の製造方法 | |
| JPH08122750A (ja) | 液晶電気光学装置、それを利用した投射型表示装置及びそれらの駆動方法 | |
| JPH11305256A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100262448B1 (ko) | 전기광학장치 및 그의 제작방법 | |
| US5907383A (en) | Method for producing a liquid crystal display device | |
| JP3108621B2 (ja) | 液晶素子の製造方法 | |
| JP3271693B2 (ja) | 液晶表示素子の製造方法 | |
| JP3078573B2 (ja) | 液晶電気光学装置 | |
| JPS62160426A (ja) | 液晶表示素子 | |
| JP3127069B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0836169A (ja) | 液晶表示装置およびその製造方法 | |
| JPS63237031A (ja) | 液晶表示素子 | |
| JPH09211463A (ja) | 液晶表示素子の製造方法 | |
| JP3468923B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPS628127A (ja) | 液晶電気光学装置 | |
| JPH05203933A (ja) | 強誘電性液晶素子 | |
| JP2791345B2 (ja) | 強誘電性液晶パネル | |
| JPH07301803A (ja) | 液晶表示装置とその製造方法 | |
| JP2766784B2 (ja) | 強誘電性液晶表示素子 | |
| JP2990233B2 (ja) | 液晶電気光学装置 | |
| JP3083016B2 (ja) | 液晶の配向処理方法、及び液晶素子の製造方法 | |
| JP3306407B2 (ja) | 液晶表示装置 | |
| JPH07181495A (ja) | 強誘電性液晶素子 | |
| EP0766117A2 (en) | Liquid crystal device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |