JPH09186106A - 高い電子移動抵抗性を有するメタライゼーション・システム - Google Patents
高い電子移動抵抗性を有するメタライゼーション・システムInfo
- Publication number
- JPH09186106A JPH09186106A JP8347464A JP34746496A JPH09186106A JP H09186106 A JPH09186106 A JP H09186106A JP 8347464 A JP8347464 A JP 8347464A JP 34746496 A JP34746496 A JP 34746496A JP H09186106 A JPH09186106 A JP H09186106A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- titanium nitride
- aluminum
- metallization system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体基板のスパイキングの問題を生じず、
高い電子移動抵抗性を有するメタライゼーション・シス
テムを提供すること。 【解決手段】 （１１１）の結晶学的配向を有する第１
の窒化チタン層（１８）が、ケイ化チタン領域の上に配
置される。第２の窒化チタン層（２２）は、第１の窒化
チタン層（１８）の上に配置される。（００２）の結晶
学的配向を有する第１のチタン層（１６）が、第２の窒
化チタン層（２２）の上に配置される。（１１１）の結
晶学的配向を有するアルミニウム層（２６）が、第２の
チタン層（２４）の上に配置される。第３の窒化チタン
層（２８）が、アルミニウム層（２６）の上に配置され
る。
高い電子移動抵抗性を有するメタライゼーション・シス
テムを提供すること。 【解決手段】 （１１１）の結晶学的配向を有する第１
の窒化チタン層（１８）が、ケイ化チタン領域の上に配
置される。第２の窒化チタン層（２２）は、第１の窒化
チタン層（１８）の上に配置される。（００２）の結晶
学的配向を有する第１のチタン層（１６）が、第２の窒
化チタン層（２２）の上に配置される。（１１１）の結
晶学的配向を有するアルミニウム層（２６）が、第２の
チタン層（２４）の上に配置される。第３の窒化チタン
層（２８）が、アルミニウム層（２６）の上に配置され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体メタライゼ
ーション・システムの分野に関する。更に詳しくは、本
発明は、シリコン表面と接触するアルミニウム・メタラ
イゼーション・システムの分野に関する。
ーション・システムの分野に関する。更に詳しくは、本
発明は、シリコン表面と接触するアルミニウム・メタラ
イゼーション・システムの分野に関する。
【０００２】
【従来の技術】半導体デバイスでは、金属の相互接続層
が、そのデバイスの異なる要素を電気的に接続するよう
に機能する。金属相互接続層は、一般には、この層を半
導体デバイスと他の相互接続層とに接続する複数の接点
（コンタクト）と、その複数の接点を電気的に接続する
トレースと、から構成される。アルミニウムは、長い間
に亘って相互接続層を形成する好適な材料であってきた
が、その理由は、アルミニウムが、比較的安価であり、
作業が容易であるという理由による。
が、そのデバイスの異なる要素を電気的に接続するよう
に機能する。金属相互接続層は、一般には、この層を半
導体デバイスと他の相互接続層とに接続する複数の接点
（コンタクト）と、その複数の接点を電気的に接続する
トレースと、から構成される。アルミニウムは、長い間
に亘って相互接続層を形成する好適な材料であってきた
が、その理由は、アルミニウムが、比較的安価であり、
作業が容易であるという理由による。
【０００３】
【発明が解決しようとする課題】しかし、不運にも、典
型的なシリコン半導体の上でアルミニウムを相互接続層
として使用すると、シリコンの中に形成されるデバイス
に対して問題を生じることがある。例えば、アルミニウ
ムがシリコン表面の上に配置されると、この２つの材料
は、その界面において、ある程度まで相互に混合する傾
向がある。アルミニウムは、それ以降の堆積（配置、成
長、deposition）又はアニールのプロセスの間に、シリ
コンの内部へ更に移動する傾向がある。この条件は、ス
パイキング（spiking）として知られているが、移動し
たアルミニウムがシリコン・デバイスの中の活性領域を
貫通してしまうと、短絡を生じる虞れがある。
型的なシリコン半導体の上でアルミニウムを相互接続層
として使用すると、シリコンの中に形成されるデバイス
に対して問題を生じることがある。例えば、アルミニウ
ムがシリコン表面の上に配置されると、この２つの材料
は、その界面において、ある程度まで相互に混合する傾
向がある。アルミニウムは、それ以降の堆積（配置、成
長、deposition）又はアニールのプロセスの間に、シリ
コンの内部へ更に移動する傾向がある。この条件は、ス
パイキング（spiking）として知られているが、移動し
たアルミニウムがシリコン・デバイスの中の活性領域を
貫通してしまうと、短絡を生じる虞れがある。
【０００４】アルミニウムを金属相互接続層において用
いることには、別の問題もある。例えば、アルミニウム
にある時間電流が流れた後で、電子移動（electromigra
tion）として知られている現象が生じることがある。電
子移動は、アルミニウムを再分配（redistribute）する
プロセスであり、電子の流れすなわち電流の力によって
引き起こされる。再分配されたアルミニウムは、トレー
スにおける空洞や薄い箇所（スポット）から離れ、相互
接続層において、開回路を生じさせる。この問題は、製
造されているますます小型の半導体デバイスによって要
求される、より狭いアルミニウムのトレースにおいて、
特に顕著である。
いることには、別の問題もある。例えば、アルミニウム
にある時間電流が流れた後で、電子移動（electromigra
tion）として知られている現象が生じることがある。電
子移動は、アルミニウムを再分配（redistribute）する
プロセスであり、電子の流れすなわち電流の力によって
引き起こされる。再分配されたアルミニウムは、トレー
スにおける空洞や薄い箇所（スポット）から離れ、相互
接続層において、開回路を生じさせる。この問題は、製
造されているますます小型の半導体デバイスによって要
求される、より狭いアルミニウムのトレースにおいて、
特に顕著である。
【０００５】更に、アルミニウムは、非常に反射性の強
い（reflective）材料である。このことにより、アルミ
ニウムの配置の後に続く相互接続層のトレースをパター
ニングするフォトリソグラフィ・プロセスの間に、問題
が生じる。例えば、アルミニウムの上に載ったフォトレ
ジスト層に与えられる露光エネルギを注意深く制御しな
いと、形成されるトレースが、後に説明するように、幅
が広くなり過ぎたり、狭くなり過ぎたりしてしまう。
い（reflective）材料である。このことにより、アルミ
ニウムの配置の後に続く相互接続層のトレースをパター
ニングするフォトリソグラフィ・プロセスの間に、問題
が生じる。例えば、アルミニウムの上に載ったフォトレ
ジスト層に与えられる露光エネルギを注意深く制御しな
いと、形成されるトレースが、後に説明するように、幅
が広くなり過ぎたり、狭くなり過ぎたりしてしまう。
【０００６】アルミニウムのような反射性の高い材料が
フォトレジストの下にあると、余分なエネルギをフォト
レジストの中に放射し返すことなくフォトレジスト層を
適切に貫通することは困難である。不運にも、エネルギ
は、アルミニウムの表面に到達したのとは異なる経路に
沿って反射し、それにより、フォトレジスト・コーティ
ングの他のエリアを露光してしまう。これが、用いられ
ているフォトレジストのタイプにも依存するが、幅が広
すぎる又は狭すぎるトレースを生じさせてしまう。この
状況は、更に問題であり、その理由は、デバイスの寸法
が縮小するにつれて、相互接続層のトレースの幅も縮小
し、それにより、トレースの幅の制御は、更に重要にな
る。
フォトレジストの下にあると、余分なエネルギをフォト
レジストの中に放射し返すことなくフォトレジスト層を
適切に貫通することは困難である。不運にも、エネルギ
は、アルミニウムの表面に到達したのとは異なる経路に
沿って反射し、それにより、フォトレジスト・コーティ
ングの他のエリアを露光してしまう。これが、用いられ
ているフォトレジストのタイプにも依存するが、幅が広
すぎる又は狭すぎるトレースを生じさせてしまう。この
状況は、更に問題であり、その理由は、デバイスの寸法
が縮小するにつれて、相互接続層のトレースの幅も縮小
し、それにより、トレースの幅の制御は、更に重要にな
る。
【０００７】相互接続材料として用いられる際のアルミ
ニウムのスパイキングを回避するために、別の材料の層
をアルミニウムとシリコンとの間に配置して、一方から
他方への拡散に対するバリアとして作用させることがあ
る。不運にも、伝統的にバリア層として用いられている
材料は、自己制限的な反応（self-limiting reaction）
によって形成されているために厚さが不十分であるか、
又は、アルミニウムに不所望の特性を与えてしまいそれ
により電子移動に対する最適の抵抗性を有することが妨
げられるか、のどちらかである。
ニウムのスパイキングを回避するために、別の材料の層
をアルミニウムとシリコンとの間に配置して、一方から
他方への拡散に対するバリアとして作用させることがあ
る。不運にも、伝統的にバリア層として用いられている
材料は、自己制限的な反応（self-limiting reaction）
によって形成されているために厚さが不十分であるか、
又は、アルミニウムに不所望の特性を与えてしまいそれ
により電子移動に対する最適の抵抗性を有することが妨
げられるか、のどちらかである。
【０００８】更に、伝統的なバリア層の表面は、アルミ
ニウムによって、濡れることが容易でない。換言すれ
ば、アルミニウムは、その上をうまく流動しない。トレ
ースが形成される幅の広い平坦な領域などの、相互接続
層の領域では、アルミニウムがバリア層の表面を濡らす
能力が限定されていることは、デバイスを作成する上で
の実質的な問題ではない。しかし、アルミニウムが深く
幅の狭いバイアを充填しなければならないプラグ接触領
域などの、相互接続層の別の領域では、アルミニウムが
バリア層に亘って適切に流れることができないことは、
デバイスの信頼性に影響する実質的な問題である。
ニウムによって、濡れることが容易でない。換言すれ
ば、アルミニウムは、その上をうまく流動しない。トレ
ースが形成される幅の広い平坦な領域などの、相互接続
層の領域では、アルミニウムがバリア層の表面を濡らす
能力が限定されていることは、デバイスを作成する上で
の実質的な問題ではない。しかし、アルミニウムが深く
幅の狭いバイアを充填しなければならないプラグ接触領
域などの、相互接続層の別の領域では、アルミニウムが
バリア層に亘って適切に流れることができないことは、
デバイスの信頼性に影響する実質的な問題である。
【０００９】従って、必要なのは、半導体基板を貫通す
ることがなく、深いプラグの充填プロセスでも用いるこ
とができ、しかし、電子移動に対する抵抗性が高いメタ
ライゼーション・システムである。更に、寸法の小さな
デバイスで特に顕著なアルミニウム表面の反射度の問題
を軽減するようなシステムが、必要である。
ることがなく、深いプラグの充填プロセスでも用いるこ
とができ、しかし、電子移動に対する抵抗性が高いメタ
ライゼーション・システムである。更に、寸法の小さな
デバイスで特に顕著なアルミニウム表面の反射度の問題
を軽減するようなシステムが、必要である。
【００１０】
【課題を解決するための手段】以上で述べた及びそれ以
外の必要性は、本発明による、シリコン表面をオーム接
触する多層メタライゼーション・システムによって満足
される。ある実施例では、本発明は、シリコン表面に配
置されたケイ化チタンの領域を与える。（１１１）の結
晶学的配向を有する第１の窒化チタン層が、ケイ化チタ
ン領域の上に配置される。第２の窒化チタン層は、第１
の窒化チタン層の上に配置される。（００２）の結晶学
的配向を有する第１のチタン層が、第２の窒化チタン層
の上に配置される。（１１１）の結晶学的配向を有する
アルミニウム層が、第２のチタン層の上に配置される。
第３の窒化チタン層が、アルミニウム層の上に配置され
る。
外の必要性は、本発明による、シリコン表面をオーム接
触する多層メタライゼーション・システムによって満足
される。ある実施例では、本発明は、シリコン表面に配
置されたケイ化チタンの領域を与える。（１１１）の結
晶学的配向を有する第１の窒化チタン層が、ケイ化チタ
ン領域の上に配置される。第２の窒化チタン層は、第１
の窒化チタン層の上に配置される。（００２）の結晶学
的配向を有する第１のチタン層が、第２の窒化チタン層
の上に配置される。（１１１）の結晶学的配向を有する
アルミニウム層が、第２のチタン層の上に配置される。
第３の窒化チタン層が、アルミニウム層の上に配置され
る。
【００１１】第２の実施例では、本発明は、シリコン表
面とオーム接触する多層メタライゼーション・システム
を与える。第１のチタン層は、シリコン表面の上に形成
され、窒素雰囲気の中でアニールして、シリコン表面に
隣接する第１のチタン層の第１の部分をケイ化チタン層
に変換し、窒素雰囲気に露出する第１のチタン層の第２
の部分を第１の窒化チタン層に変換する。ケイ化チタン
層は、シリコン表面とメタライゼーション・システムと
の間にオーム接点を形成する。第１の窒化チタン層は、
シリコン表面とメタライゼーション・システムとの間に
スパイキング抵抗性を与える。
面とオーム接触する多層メタライゼーション・システム
を与える。第１のチタン層は、シリコン表面の上に形成
され、窒素雰囲気の中でアニールして、シリコン表面に
隣接する第１のチタン層の第１の部分をケイ化チタン層
に変換し、窒素雰囲気に露出する第１のチタン層の第２
の部分を第１の窒化チタン層に変換する。ケイ化チタン
層は、シリコン表面とメタライゼーション・システムと
の間にオーム接点を形成する。第１の窒化チタン層は、
シリコン表面とメタライゼーション・システムとの間に
スパイキング抵抗性を与える。
【００１２】第２の窒化チタン層は、前記第１の窒化チ
タン層の上に形成され、シリコン表面とメタライゼーシ
ョン・システムとの間にスパイキング抵抗性を与える。
第２のチタン層は、第２の窒化チタン層の上に形成さ
れ、第２の窒化チタン層の表面を濡らす。第２のチタン
層は、また、第２の窒化チタン層の上での、後に配置さ
れる層の流動を助ける。
タン層の上に形成され、シリコン表面とメタライゼーシ
ョン・システムとの間にスパイキング抵抗性を与える。
第２のチタン層は、第２の窒化チタン層の上に形成さ
れ、第２の窒化チタン層の表面を濡らす。第２のチタン
層は、また、第２の窒化チタン層の上での、後に配置さ
れる層の流動を助ける。
【００１３】アルミニウム層が、第２のチタン層の上に
形成され、メタライゼーション・システムを通過する電
子の流れのためのオーム抵抗値の低い経路を与える。第
３の窒化チタン層が、アルミニウム層の上に形成され、
メタライゼーション・システムの電子移動抵抗値を改善
する。第３の窒化チタン層はまた、メタライゼーション
・システムに対して、反射防止コーティングを提供す
る。
形成され、メタライゼーション・システムを通過する電
子の流れのためのオーム抵抗値の低い経路を与える。第
３の窒化チタン層が、アルミニウム層の上に形成され、
メタライゼーション・システムの電子移動抵抗値を改善
する。第３の窒化チタン層はまた、メタライゼーション
・システムに対して、反射防止コーティングを提供す
る。
【００１４】第３の実施例は、シリコン表面とオーム接
触する多層メタライゼーション・システムを形成する方
法に関する。第１のチタン層は、シリコン表面の上に形
成される。第１のチタン層は、窒素雰囲気の中でアニー
ルされ、シリコン表面に隣接する第１のチタン層の第１
の部分をケイ化チタン層に変換し、窒素雰囲気に露出し
ている第１のチタン層の第２の部分を第１の窒化チタン
層に変換する。
触する多層メタライゼーション・システムを形成する方
法に関する。第１のチタン層は、シリコン表面の上に形
成される。第１のチタン層は、窒素雰囲気の中でアニー
ルされ、シリコン表面に隣接する第１のチタン層の第１
の部分をケイ化チタン層に変換し、窒素雰囲気に露出し
ている第１のチタン層の第２の部分を第１の窒化チタン
層に変換する。
【００１５】第２の窒化チタン層が、第１の窒化チタン
層の上に配置される。第２のチタン層は、第２の窒化チ
タン層の上に配置される。アルミニウム層が、第２のチ
タン層の上に配置される。第３の窒化チタン層が、アル
ミニウム層の上に配置される。
層の上に配置される。第２のチタン層は、第２の窒化チ
タン層の上に配置される。アルミニウム層が、第２のチ
タン層の上に配置される。第３の窒化チタン層が、アル
ミニウム層の上に配置される。
【００１６】本発明の更なる効果は、添付の図面と共に
以下の好適実施例の詳細な説明を参照することによっ
て、明らかになる。図面では、複数の図に亘って、同じ
要素には同じ参照番号を付してある。
以下の好適実施例の詳細な説明を参照することによっ
て、明らかになる。図面では、複数の図に亘って、同じ
要素には同じ参照番号を付してある。
【００１７】
【発明を実施する形態】図１を参照すると、図１は、層
１２を用いてオーバレイされた基板１０を示している。
基板１０は、シリコン、ゲルマニウム、ガリウム・砒化
物、及びこれ以外のＩＩＩ族からＶ族の元素の化合物な
どの種々の半導体材料から形成され得る。本発明の効果
は、基板がシリコンによって構成されている場合に、最
も顕著である。同様に、層１２は、種々の異なる誘電性
の材料から形成されるが、好ましくは、形成される相互
接続層の金属と反応しない誘電性材料で形成される。こ
のような材料には、酸化シリコン、ボロフォスフォシリ
ケート（borophosphosilicate）ガラスなどが含まれ
る。
１２を用いてオーバレイされた基板１０を示している。
基板１０は、シリコン、ゲルマニウム、ガリウム・砒化
物、及びこれ以外のＩＩＩ族からＶ族の元素の化合物な
どの種々の半導体材料から形成され得る。本発明の効果
は、基板がシリコンによって構成されている場合に、最
も顕著である。同様に、層１２は、種々の異なる誘電性
の材料から形成されるが、好ましくは、形成される相互
接続層の金属と反応しない誘電性材料で形成される。こ
のような材料には、酸化シリコン、ボロフォスフォシリ
ケート（borophosphosilicate）ガラスなどが含まれ
る。
【００１８】層１２において、バイア１４などの、基板
１０の表面へのバイアが形成される。バイア１４の形態
は、複数の図において示されているように、必ずしも、
寸法に関して正確にはなっていない。バイア１４は、層
１２の上側表面から、基板１０の上側表面まで、延長し
ている。本発明は、特に、バイア１４の幅に対する深さ
の比率が１に近いか又は１よりも大きい場合に、適用し
得る。しかし、本発明は、この比率が１よりもはるかに
小さいバイア１４にも、等しく適用できる。本発明の理
解を容易にするために、複数の図面において、図面が不
必要に小さくならなくするために、アスペクト比が１よ
りも小さいバイア１４も示している。
１０の表面へのバイアが形成される。バイア１４の形態
は、複数の図において示されているように、必ずしも、
寸法に関して正確にはなっていない。バイア１４は、層
１２の上側表面から、基板１０の上側表面まで、延長し
ている。本発明は、特に、バイア１４の幅に対する深さ
の比率が１に近いか又は１よりも大きい場合に、適用し
得る。しかし、本発明は、この比率が１よりもはるかに
小さいバイア１４にも、等しく適用できる。本発明の理
解を容易にするために、複数の図面において、図面が不
必要に小さくならなくするために、アスペクト比が１よ
りも小さいバイア１４も示している。
【００１９】適切なバリア材料が、シリコン基板１０と
相互接続システムの残りの部分との間にオーム接点を形
成する。チタンは、よいバリア材料であるが、その理由
は、シリコンと反応しシリコンを貫通してケイ化チタン
を形成するからである。しかし、アルミニウムとは異な
り、チタンは、シリコンの内部に入り込み、ある程度の
深さまで貫通するだけのためには、より高い温度を要求
する。後での熱処理によっても、チタンは、アルミニウ
ムのようには、シリコンの内部までスパイキングにより
侵入することはない。
相互接続システムの残りの部分との間にオーム接点を形
成する。チタンは、よいバリア材料であるが、その理由
は、シリコンと反応しシリコンを貫通してケイ化チタン
を形成するからである。しかし、アルミニウムとは異な
り、チタンは、シリコンの内部に入り込み、ある程度の
深さまで貫通するだけのためには、より高い温度を要求
する。後での熱処理によっても、チタンは、アルミニウ
ムのようには、シリコンの内部までスパイキングにより
侵入することはない。
【００２０】図２は、基板１０の上側表面と層１２とに
配置された第１のチタン層１６を示している。好適実施
例では、チタン層１６は、約１００Åから約６００Åの
間の厚さであり、最も好ましくは、厚さは約４００Åで
ある。別の実施例では、層１２と基板１０との露出され
た表面は、炉の中で、露出された表面上の吸収され得る
すべての湿気を取り除くのに十分である約４２０℃から
約４５０℃の間の温度で加熱することによって、チタン
層１６のための準備がなされる。これには、一般的に、
約１５分から約６０分の間の時間が必要であり、最も好
ましくは、約３０分が必要である。
配置された第１のチタン層１６を示している。好適実施
例では、チタン層１６は、約１００Åから約６００Åの
間の厚さであり、最も好ましくは、厚さは約４００Åで
ある。別の実施例では、層１２と基板１０との露出され
た表面は、炉の中で、露出された表面上の吸収され得る
すべての湿気を取り除くのに十分である約４２０℃から
約４５０℃の間の温度で加熱することによって、チタン
層１６のための準備がなされる。これには、一般的に、
約１５分から約６０分の間の時間が必要であり、最も好
ましくは、約３０分が必要である。
【００２１】チタン層１６は、当業者に知られている多
数の技術の中の任意の１つによって、配置される。好適
実施例においては、第１のチタン層１６は、スパッタリ
ングによって配置される。また、好ましくは、チタンを
配置するプロセスの間にコリメータを用いて、チタンの
原子が、基板１０の表面に到達する際に、基板１０の表
面にほぼ垂直であるような経路に沿って到達するように
する。
数の技術の中の任意の１つによって、配置される。好適
実施例においては、第１のチタン層１６は、スパッタリ
ングによって配置される。また、好ましくは、チタンを
配置するプロセスの間にコリメータを用いて、チタンの
原子が、基板１０の表面に到達する際に、基板１０の表
面にほぼ垂直であるような経路に沿って到達するように
する。
【００２２】コリメータを配置プロセスの間に用いるこ
とにより、第１のチタン層１６の厚さは、基板１０の表
面に対して、バイア１４の側壁に接するなどの横断する
方向ではなく、垂直な方向に最も急速に成長する傾向が
ある。好適実施例では、バイア１４の側壁上には、チタ
ンの余分な配置はないが、その理由は、そのように配置
された金属はバイア１４の入り口にブリッジを、バイア
１４の底部の金属にギャップ及びホールを、形成する可
能性があるからである。
とにより、第１のチタン層１６の厚さは、基板１０の表
面に対して、バイア１４の側壁に接するなどの横断する
方向ではなく、垂直な方向に最も急速に成長する傾向が
ある。好適実施例では、バイア１４の側壁上には、チタ
ンの余分な配置はないが、その理由は、そのように配置
された金属はバイア１４の入り口にブリッジを、バイア
１４の底部の金属にギャップ及びホールを、形成する可
能性があるからである。
【００２３】米国カリフォルニア州パロアルトのVarian
Assosiates社の製造によるVarianM2000 M2Iなどのスパ
ッタリング装置は、ここで説明される金属配置ステップ
のどれにおいても用いることができる。
Assosiates社の製造によるVarianM2000 M2Iなどのスパ
ッタリング装置は、ここで説明される金属配置ステップ
のどれにおいても用いることができる。
【００２４】第１のチタン層１６が配置された後で、問
題となる時点より前に配置されたすべての層を含む基板
１０である混合物が、窒素を強化された雰囲気の中でア
ニールされる。アニールは炉アニール（furnace annea
l）など種々の方法で行うことができるが、好適実施例
では、急速熱アニール（rapid thermal anneal）が用い
られる。チタン層１６をアニールする適切な方法は、米
国特許第５３６０９９６号及び第５１５５０６３号に記
載されている。これらは、本出願で引用することにより
援用する。好ましくは、窒素が供給されるが、アンモニ
ア・ガスや、この技術分野で用いられるそれ以外の窒素
強化ガスを供給してもよい。
題となる時点より前に配置されたすべての層を含む基板
１０である混合物が、窒素を強化された雰囲気の中でア
ニールされる。アニールは炉アニール（furnace annea
l）など種々の方法で行うことができるが、好適実施例
では、急速熱アニール（rapid thermal anneal）が用い
られる。チタン層１６をアニールする適切な方法は、米
国特許第５３６０９９６号及び第５１５５０６３号に記
載されている。これらは、本出願で引用することにより
援用する。好ましくは、窒素が供給されるが、アンモニ
ア・ガスや、この技術分野で用いられるそれ以外の窒素
強化ガスを供給してもよい。
【００２５】この技術分野で知られているように、これ
らの条件でのアニールによって、第１のチタン層１６
は、ある特定の変化を被る。バイア１４の内部の基板１
０の露出した部分にオーバレイしているチタンは、基板
１０のシリコンと反応して、図３に示されているよう
に、ケイ化チタン層２０を形成する。このプロセスの間
に、チタン層１６の厚さの約半分が、ケイ化チタン層２
０を形成する際に、消費される。同様にして、基板１０
のシリコンの一部もまた消費され、更に、ケイ化チタン
層２０は、基板１０の表面の下にまで延長する。ケイ化
チタン層２０の形成は、自己制限的な反応に従って進
む。いったん層２０がある厚さまで形成されると、反応
は停止し、チタンは、それよりも深い所まで基板１０の
内部に進むことはない。好適実施例では、ケイ化チタン
は、約４００Åの厚さである。
らの条件でのアニールによって、第１のチタン層１６
は、ある特定の変化を被る。バイア１４の内部の基板１
０の露出した部分にオーバレイしているチタンは、基板
１０のシリコンと反応して、図３に示されているよう
に、ケイ化チタン層２０を形成する。このプロセスの間
に、チタン層１６の厚さの約半分が、ケイ化チタン層２
０を形成する際に、消費される。同様にして、基板１０
のシリコンの一部もまた消費され、更に、ケイ化チタン
層２０は、基板１０の表面の下にまで延長する。ケイ化
チタン層２０の形成は、自己制限的な反応に従って進
む。いったん層２０がある厚さまで形成されると、反応
は停止し、チタンは、それよりも深い所まで基板１０の
内部に進むことはない。好適実施例では、ケイ化チタン
は、約４００Åの厚さである。
【００２６】窒素雰囲気に露出されている第１のチタン
層１６の上側表面は、アニールの間に第１の窒化チタン
層１８に変換される。この反応もまた自己制限的であ
り、層１６の上側表面の約４００Å以内にある層１６の
チタンだけが反応して、第１の窒化チタン層１８を形成
する。好適実施例では、窒化チタンは、約４００Åの厚
さである。
層１６の上側表面は、アニールの間に第１の窒化チタン
層１８に変換される。この反応もまた自己制限的であ
り、層１６の上側表面の約４００Å以内にある層１６の
チタンだけが反応して、第１の窒化チタン層１８を形成
する。好適実施例では、窒化チタンは、約４００Åの厚
さである。
【００２７】このように、チタン層１６の下側表面での
ケイ素化合物形成とチタン層１６の上側表面での窒素化
合物形成との２つの反応が、共存することになる。層１
２の上側に配置されている層１６のチタンは、そのすべ
てが窒化チタンに変換されることもあり得るが、バイア
１４の内部に配置された材料は、好ましくは、半分ずつ
に分割され、窒化チタンとケイ化チタンとが形成される
ことになる。
ケイ素化合物形成とチタン層１６の上側表面での窒素化
合物形成との２つの反応が、共存することになる。層１
２の上側に配置されている層１６のチタンは、そのすべ
てが窒化チタンに変換されることもあり得るが、バイア
１４の内部に配置された材料は、好ましくは、半分ずつ
に分割され、窒化チタンとケイ化チタンとが形成される
ことになる。
【００２８】ケイ化チタン層２０と窒化チタン層１８と
は、この半導体デバイスに特定の効果をもたらす。ケイ
化チタン層２０は、シリコン基板１０と本発明によるメ
タライゼーション・システムのバランスを形成するこれ
以降に配置される金属層との間にオーム接点が形成され
るのを助ける。窒化チタン層１８は、本発明の少なくと
も２つの著しい効果を生じる。窒化チタンは、アルミニ
ウムとシリコンとの拡散に対する抵抗性を有する。これ
によって、基板１０上に後に配置されるアルミニウムと
の間によいバリアを形成する。また、既に述べた窒素化
合物形成プロセスによって形成される熱的に成長する窒
化チタンは、（１１１）の結晶配向を有する。アルミニ
ウムが、窒化チタン層１８などの（１１１）の層の上に
配置されるときには、アルミニウム層もまた、（１１
１）の結晶学的配向を有することになる。（１１１）の
アルミニウム層は、それ以外の結晶学的配向を有するア
ルミニウム層よりも、電子移動を受ける傾向が小さい。
は、この半導体デバイスに特定の効果をもたらす。ケイ
化チタン層２０は、シリコン基板１０と本発明によるメ
タライゼーション・システムのバランスを形成するこれ
以降に配置される金属層との間にオーム接点が形成され
るのを助ける。窒化チタン層１８は、本発明の少なくと
も２つの著しい効果を生じる。窒化チタンは、アルミニ
ウムとシリコンとの拡散に対する抵抗性を有する。これ
によって、基板１０上に後に配置されるアルミニウムと
の間によいバリアを形成する。また、既に述べた窒素化
合物形成プロセスによって形成される熱的に成長する窒
化チタンは、（１１１）の結晶配向を有する。アルミニ
ウムが、窒化チタン層１８などの（１１１）の層の上に
配置されるときには、アルミニウム層もまた、（１１
１）の結晶学的配向を有することになる。（１１１）の
アルミニウム層は、それ以外の結晶学的配向を有するア
ルミニウム層よりも、電子移動を受ける傾向が小さい。
【００２９】厚さが僅かに４００Åである窒化チタン層
は、一般に、この窒化チタンの下にあるシリコンの中へ
のアルミニウムの移動を完全に阻止するには不十分であ
る。窒化物形成プロセスを用いてより厚い窒化チタン層
を成長させることは効果的ではあるが、このプロセス
は、既に述べたように、約４００Åの厚さに自己制限的
である。従って、熱的に成長した窒化チタン層は、好ま
しくは、スパッタリングされた窒化チタン層によって補
われる。
は、一般に、この窒化チタンの下にあるシリコンの中へ
のアルミニウムの移動を完全に阻止するには不十分であ
る。窒化物形成プロセスを用いてより厚い窒化チタン層
を成長させることは効果的ではあるが、このプロセス
は、既に述べたように、約４００Åの厚さに自己制限的
である。従って、熱的に成長した窒化チタン層は、好ま
しくは、スパッタリングされた窒化チタン層によって補
われる。
【００３０】しかし、スパッタリングされた窒化チタン
は、熱的な窒化チタンが有するような好適な（１１１）
の配向を示さない。むしろ、スパッタリングされた窒化
チタン層は、（２００）の結晶学的配向を有するか、又
は、多結晶性である。従って、窒化チタンの厚さが追加
されることはアルミニウムがシリコンの内部にスパイキ
ングすることを阻止する助けにはなるが、その代わり
に、所望の（１１１）の配向が失われてしまう。このよ
うに、スパッタリングされた窒化チタン層は、補償手段
が以下で述べるように講じられなければ、メタライゼー
ション・システムの電子移動抵抗特性を現実に低下させ
てしまう。第１のチタン層１６をケイ化チタン２０と第
１の窒化チタン層１８とに変換した後で、第２の窒化チ
タン層２２が、図４に示されているように、反応性スパ
ッタリングによって、第１の窒化チタン層１８の上に配
置される。好適実施例では、第２の窒化チタン層２２
は、厚さが、約２００Åから約１０００Åの間であり、
もっとも好ましくは、約５００Åである。
は、熱的な窒化チタンが有するような好適な（１１１）
の配向を示さない。むしろ、スパッタリングされた窒化
チタン層は、（２００）の結晶学的配向を有するか、又
は、多結晶性である。従って、窒化チタンの厚さが追加
されることはアルミニウムがシリコンの内部にスパイキ
ングすることを阻止する助けにはなるが、その代わり
に、所望の（１１１）の配向が失われてしまう。このよ
うに、スパッタリングされた窒化チタン層は、補償手段
が以下で述べるように講じられなければ、メタライゼー
ション・システムの電子移動抵抗特性を現実に低下させ
てしまう。第１のチタン層１６をケイ化チタン２０と第
１の窒化チタン層１８とに変換した後で、第２の窒化チ
タン層２２が、図４に示されているように、反応性スパ
ッタリングによって、第１の窒化チタン層１８の上に配
置される。好適実施例では、第２の窒化チタン層２２
は、厚さが、約２００Åから約１０００Åの間であり、
もっとも好ましくは、約５００Åである。
【００３１】このように、アルミニウムがシリコンの内
部にスパイキングすることを阻止する助けとなるように
付加的な厚さを有する窒化チタン２２を配置した後で、
図５に示されるように、第２のチタン層２４を配置す
る。別の実施例では、炉の中において、約４２０℃から
約４５０℃の間の温度で、約１５分から約６０分の間の
長さの時間、アニールすることによって、第２の窒化チ
タン層２２と第２のチタン層２４のために準備する。こ
の条件は、典型的には、層の露出した表面上で吸収され
る可能性のあるすべての湿気を除くのに適当である。好
適実施例では、第２のチタン層２４は、厚さが、約１０
０Åから約６００Åの間であり、もっとも好ましくは、
４００Åである。第２のチタン層２４は、好ましくは、
スパッタリングによって配置される。
部にスパイキングすることを阻止する助けとなるように
付加的な厚さを有する窒化チタン２２を配置した後で、
図５に示されるように、第２のチタン層２４を配置す
る。別の実施例では、炉の中において、約４２０℃から
約４５０℃の間の温度で、約１５分から約６０分の間の
長さの時間、アニールすることによって、第２の窒化チ
タン層２２と第２のチタン層２４のために準備する。こ
の条件は、典型的には、層の露出した表面上で吸収され
る可能性のあるすべての湿気を除くのに適当である。好
適実施例では、第２のチタン層２４は、厚さが、約１０
０Åから約６００Åの間であり、もっとも好ましくは、
４００Åである。第２のチタン層２４は、好ましくは、
スパッタリングによって配置される。
【００３２】第２のチタン層２４は、その物理的な特性
からは容易には明らかではない複数の効果的な機能を実
行する。例えば、第２のチタン層２４は、アルミニウム
によって容易に濡れ、従って、その後に配置されるアル
ミニウム層は、第２のチタン層２４の表面の上を、容易
に流動する。第２のチタン層２４のこの特性により、そ
れ以降に配置されるアルミニウム層は、層でなければ必
要となるよりも低い温度で配置できる。この利点につい
ては、以下で、より詳細に説明する。
からは容易には明らかではない複数の効果的な機能を実
行する。例えば、第２のチタン層２４は、アルミニウム
によって容易に濡れ、従って、その後に配置されるアル
ミニウム層は、第２のチタン層２４の表面の上を、容易
に流動する。第２のチタン層２４のこの特性により、そ
れ以降に配置されるアルミニウム層は、層でなければ必
要となるよりも低い温度で配置できる。この利点につい
ては、以下で、より詳細に説明する。
【００３３】更に、第２のチタン層２４は、（００２）
の配向を示す。（００２）はアルミニウムにとっては好
ましくない配向であるのでこれは直ちに利点とは考えら
れないが、本発明による（００２）チタン膜の上に配置
されたアルミニウムは、好適な（１１１）の配向を有す
る。換言すれば、本発明は、金属相互接続システムのア
ルミニウム層が、（１１１）の配向を有する窒化チタン
層の直後に配置されることを必要としない。このように
して、本発明のメタライゼーション・システムは、スパ
ッタリングされた窒化チタン膜によって得られる付加的
なスパイキング抵抗性と、（１１１）のアルミニウム膜
に内在する電子移動抵抗性との両方の利点を有してい
る。
の配向を示す。（００２）はアルミニウムにとっては好
ましくない配向であるのでこれは直ちに利点とは考えら
れないが、本発明による（００２）チタン膜の上に配置
されたアルミニウムは、好適な（１１１）の配向を有す
る。換言すれば、本発明は、金属相互接続システムのア
ルミニウム層が、（１１１）の配向を有する窒化チタン
層の直後に配置されることを必要としない。このように
して、本発明のメタライゼーション・システムは、スパ
ッタリングされた窒化チタン膜によって得られる付加的
なスパイキング抵抗性と、（１１１）のアルミニウム膜
に内在する電子移動抵抗性との両方の利点を有してい
る。
【００３４】第２のチタン層２４が配置された後で、メ
タライゼーション・システムのオーム抵抗値が低い部分
を与えるアルミニウム層２６が、図６に示されるよう
に、配置される。好適実施例では、アルミニウム層２６
は、厚さが、約６０００Åから約１００００Åの間であ
り、もっとも好ましくは、約７２００Åである。この層
のためには純粋なアルミニウムが用いられるが、好適実
施例では、アルミニウム／銅０.５％の層が用いられ
る。別の実施例では、アルミニウム／銅０.５％／シリ
コン１％の層も好適である。本発明は、他の同様のアル
ミニウムの組成にも等しく適用できる。
タライゼーション・システムのオーム抵抗値が低い部分
を与えるアルミニウム層２６が、図６に示されるよう
に、配置される。好適実施例では、アルミニウム層２６
は、厚さが、約６０００Åから約１００００Åの間であ
り、もっとも好ましくは、約７２００Åである。この層
のためには純粋なアルミニウムが用いられるが、好適実
施例では、アルミニウム／銅０.５％の層が用いられ
る。別の実施例では、アルミニウム／銅０.５％／シリ
コン１％の層も好適である。本発明は、他の同様のアル
ミニウムの組成にも等しく適用できる。
【００３５】アルミニウムは、２つの異なる温度での配
置という特徴を有する２つの別個の段階で配置される。
アルミニウム層２６は、第１の部分が、冷たい（cold）
プロセスと称されるプロセスで配置され、残りの部分
は、熱い（hot）プロセスと称されるプロセスで配置さ
れる。
置という特徴を有する２つの別個の段階で配置される。
アルミニウム層２６は、第１の部分が、冷たい（cold）
プロセスと称されるプロセスで配置され、残りの部分
は、熱い（hot）プロセスと称されるプロセスで配置さ
れる。
【００３６】本発明が特に適している比較的深くて幅の
狭いバイア１４が充填される場合などのプラグ充填プロ
セスでは、第１の厚さのアルミニウム層２６は冷たく配
置されることが好ましい。温度が高くなると、アルミニ
ウムは、一般に凝集し、大きな単一の結晶構造を成長さ
せる。これらの構造は、既に述べたように、バイア１４
の入口を詰まらせる傾向があり、結果的に、バイア１４
の充填は不完全になる。しかし、より低い温度で配置さ
れたアルミニウムは、一般に、上述のように、先の層の
表面を適切に濡らさず、従って、伝統的な技術では、よ
り高い配置温度が好まれる傾向にある。
狭いバイア１４が充填される場合などのプラグ充填プロ
セスでは、第１の厚さのアルミニウム層２６は冷たく配
置されることが好ましい。温度が高くなると、アルミニ
ウムは、一般に凝集し、大きな単一の結晶構造を成長さ
せる。これらの構造は、既に述べたように、バイア１４
の入口を詰まらせる傾向があり、結果的に、バイア１４
の充填は不完全になる。しかし、より低い温度で配置さ
れたアルミニウムは、一般に、上述のように、先の層の
表面を適切に濡らさず、従って、伝統的な技術では、よ
り高い配置温度が好まれる傾向にある。
【００３７】このように、アルミニウム層２６の配置の
間には、競合する優先順位の間での争いが存在する。一
方では、冷たく配置されたアルミニウムはバイア１４を
ブリッジしないが、同時に、下にある層の表面を濡らさ
ない。他方で、熱く配置されたアルミニウムは、下にあ
る層の表面を濡らす、バイア１４をブリッジする傾向が
ある。本発明は、この問題点を解決する。アルミニウム
層２６の直前に配置された第２のチタン層２４は、冷た
く配置されたアルミニウムによって、容易に濡らされ
る。このように、アルミニウム層２６は、冷たく配置さ
れるが、上で述べた２つの問題点は、共に、解決され
る。更に効果的なことには、アルミニウム層２６は、既
に説明したように、好適な（１１１）の結晶学的配向を
有する。
間には、競合する優先順位の間での争いが存在する。一
方では、冷たく配置されたアルミニウムはバイア１４を
ブリッジしないが、同時に、下にある層の表面を濡らさ
ない。他方で、熱く配置されたアルミニウムは、下にあ
る層の表面を濡らす、バイア１４をブリッジする傾向が
ある。本発明は、この問題点を解決する。アルミニウム
層２６の直前に配置された第２のチタン層２４は、冷た
く配置されたアルミニウムによって、容易に濡らされ
る。このように、アルミニウム層２６は、冷たく配置さ
れるが、上で述べた２つの問題点は、共に、解決され
る。更に効果的なことには、アルミニウム層２６は、既
に説明したように、好適な（１１１）の結晶学的配向を
有する。
【００３８】アルミニウム層２６の最終的な部分は、熱
く配置される。これは、配置の先の段階では好まれない
大きな単一の結晶構造の形成を促す。しかし、後の方の
配置では、これらの大きな結晶構造は、結果として、電
気抵抗値がより低く、電子移動抵抗性がより大きなアル
ミニウム層２６を生じさせる。
く配置される。これは、配置の先の段階では好まれない
大きな単一の結晶構造の形成を促す。しかし、後の方の
配置では、これらの大きな結晶構造は、結果として、電
気抵抗値がより低く、電子移動抵抗性がより大きなアル
ミニウム層２６を生じさせる。
【００３９】好適実施例では、冷たいアルミニウムは、
約２００℃よりも低い温度で配置され、熱いアルミニウ
ムは、約４５０℃から約５５０℃の間の温度で配置され
る。好ましくは、アルミニウム層２６の全体の厚さのう
ち、約２５％から約７０％が冷たく配置され、残りの厚
さが熱く配置される。もっとも好ましくは、アルミニウ
ム層２６の厚さの約５０％が冷たい及び熱いプロセスの
それぞれによって配置される。
約２００℃よりも低い温度で配置され、熱いアルミニウ
ムは、約４５０℃から約５５０℃の間の温度で配置され
る。好ましくは、アルミニウム層２６の全体の厚さのう
ち、約２５％から約７０％が冷たく配置され、残りの厚
さが熱く配置される。もっとも好ましくは、アルミニウ
ム層２６の厚さの約５０％が冷たい及び熱いプロセスの
それぞれによって配置される。
【００４０】アルミニウム層２６は、好適実施例では少
なくとも２５０Åの厚さである第３の窒化チタン層２８
を用いてオーバレイされる。この膜は、多数の異なる方
法の中の任意の１つによって配置され得るが、好ましく
は、窒素環境における反応性チタン・スパッタリングに
よって、配置される。第３の窒化チタン層２８は、アル
ミニウム層２６における電子移動の減少に役立つだけで
はなく、アルミニウム層２６の熱く配置された部分より
も反射性も小さい。この後者の特性は、よい、反射防止
コーティングを与える。従って、図８に示されるよう
に、最終のパターニングされたメタライゼーション・シ
ステムは、作成された形態の幅に関して、微細な制御が
可能である。
なくとも２５０Åの厚さである第３の窒化チタン層２８
を用いてオーバレイされる。この膜は、多数の異なる方
法の中の任意の１つによって配置され得るが、好ましく
は、窒素環境における反応性チタン・スパッタリングに
よって、配置される。第３の窒化チタン層２８は、アル
ミニウム層２６における電子移動の減少に役立つだけで
はなく、アルミニウム層２６の熱く配置された部分より
も反射性も小さい。この後者の特性は、よい、反射防止
コーティングを与える。従って、図８に示されるよう
に、最終のパターニングされたメタライゼーション・シ
ステムは、作成された形態の幅に関して、微細な制御が
可能である。
【００４１】このように、本発明に従って製造された金
属相互接続を有する半導体デバイスは、高い電子移動抵
抗性と、的確にパターニングされた相互接続との利点を
有する。
属相互接続を有する半導体デバイスは、高い電子移動抵
抗性と、的確にパターニングされた相互接続との利点を
有する。
【００４２】次には、メタライゼーション・システムを
形成する好適な方法の１つの例を示すことにする。
形成する好適な方法の１つの例を示すことにする。
【００４３】層１２と基板１０との露出した表面を、窒
素が加圧された炉の中で約４５０℃の温度で加熱するこ
とによって、第１のチタン層１６のために準備する。約
４００Åの厚さの第１のチタン層１６が、基板１０と層
１２との上に配置される。チタン層１６は、Varian M20
00 M2Iのスパッタリング装置におけるコリメータを用い
るスパッタリングによる配置によって配置される。この
装置は、この例で述べるすべての金属配置のステップに
対して、特に断らない限り、使用できる。第１のチタン
層１６は、ＰＶＤ（スパッタリング配置）又はＣＶＤの
どちらかの技術によって、アルゴン・プラズマが存在す
る中で、約１０００Åの厚さまで配置される。
素が加圧された炉の中で約４５０℃の温度で加熱するこ
とによって、第１のチタン層１６のために準備する。約
４００Åの厚さの第１のチタン層１６が、基板１０と層
１２との上に配置される。チタン層１６は、Varian M20
00 M2Iのスパッタリング装置におけるコリメータを用い
るスパッタリングによる配置によって配置される。この
装置は、この例で述べるすべての金属配置のステップに
対して、特に断らない限り、使用できる。第１のチタン
層１６は、ＰＶＤ（スパッタリング配置）又はＣＶＤの
どちらかの技術によって、アルゴン・プラズマが存在す
る中で、約１０００Åの厚さまで配置される。
【００４４】この混合物は、２段階で、急速熱アニール
が施される。第１のステップのアニール温度は、約６９
５℃を超えず、第２のステップの温度は、約８００℃で
ある。温度は、アニールの第１のステップと第２のステ
ップとの間を迅速にステップ状に変化し、第２のステッ
プは、５秒から約１８０秒継続する。アニールは、窒素
ガスの雰囲気中で行われる。アニールの間は、基板１０
の露出した部分にオーバレイしているチタンは、約４０
０Åの厚さのケイ化チタン層２０を形成する。第１のチ
タン層１６の上側表面は、約４００Åの深さまで、第１
の窒化チタン層１８に変換される。
が施される。第１のステップのアニール温度は、約６９
５℃を超えず、第２のステップの温度は、約８００℃で
ある。温度は、アニールの第１のステップと第２のステ
ップとの間を迅速にステップ状に変化し、第２のステッ
プは、５秒から約１８０秒継続する。アニールは、窒素
ガスの雰囲気中で行われる。アニールの間は、基板１０
の露出した部分にオーバレイしているチタンは、約４０
０Åの厚さのケイ化チタン層２０を形成する。第１のチ
タン層１６の上側表面は、約４００Åの深さまで、第１
の窒化チタン層１８に変換される。
【００４５】第２の窒化チタン層２２は、約５００Åの
厚さであるが、（２００）の結晶学的配向を有する第１
の窒化チタン層１８の上に、反応性スパッタリングによ
り配置される。
厚さであるが、（２００）の結晶学的配向を有する第１
の窒化チタン層１８の上に、反応性スパッタリングによ
り配置される。
【００４６】この混合物は、窒素加圧の炉の中で、約４
５０℃の温度で、約３０分の間、再びアニールされ、第
２のチタン層２４が配置される。第２のチタン層２４
は、約４００Åの厚さまで反応性スパッタリングにより
配置され、（００２）の配向を示す。
５０℃の温度で、約３０分の間、再びアニールされ、第
２のチタン層２４が配置される。第２のチタン層２４
は、約４００Åの厚さまで反応性スパッタリングにより
配置され、（００２）の配向を示す。
【００４７】アルミニウム／銅０.５％の層２６が、次
に、７２００Åの厚さまで配置される。アルミニウム
は、２つの別個の段階である冷たいプロセスと熱いプロ
セスとで配置され、好適な（１１１）の結晶学的配向を
獲得する。冷たいアルミニウムは、約１５０℃の温度で
配置され、熱いアルミニウムは、約５００℃の温度で配
置される。アルミニウム層２６の全体の厚さの約５０％
が冷たく配置され、残りの厚さが熱く配置される。
に、７２００Åの厚さまで配置される。アルミニウム
は、２つの別個の段階である冷たいプロセスと熱いプロ
セスとで配置され、好適な（１１１）の結晶学的配向を
獲得する。冷たいアルミニウムは、約１５０℃の温度で
配置され、熱いアルミニウムは、約５００℃の温度で配
置される。アルミニウム層２６の全体の厚さの約５０％
が冷たく配置され、残りの厚さが熱く配置される。
【００４８】アルミニウム層２６は、厚さが約４００Å
である第３の窒化チタン層２８を用いてオーバレイされ
る。この膜は、窒素とアルゴンが混合された環境の中で
反応性チタン・スパッタリングによって配置される。メ
タライゼーション・システムは、この技術分野で知られ
ている多数の異なる技術の中の任意の１つを用いてパタ
ーニングされる。ただし、この複数の技術は、どれも、
本発明には本質的ではない。
である第３の窒化チタン層２８を用いてオーバレイされ
る。この膜は、窒素とアルゴンが混合された環境の中で
反応性チタン・スパッタリングによって配置される。メ
タライゼーション・システムは、この技術分野で知られ
ている多数の異なる技術の中の任意の１つを用いてパタ
ーニングされる。ただし、この複数の技術は、どれも、
本発明には本質的ではない。
【００４９】以上で本発明の好適実施例を説明したが、
当業者であれば、本発明の技術思想から離れることな
く、多数の、修正、再構成、及び部分的な交換を行うこ
とができる。本発明は、限定するものではないが、ＲＡ
Ｍ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＰＡＬ、Ｆ
ＰＬ、ＡＳＩＣ、及び、ＣＭＯＳやバイポーラなどの技
術によるマイクロプロセッサを含む、ほとんどすべての
範囲の半導体デバイスに応用できる。
当業者であれば、本発明の技術思想から離れることな
く、多数の、修正、再構成、及び部分的な交換を行うこ
とができる。本発明は、限定するものではないが、ＲＡ
Ｍ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＰＡＬ、Ｆ
ＰＬ、ＡＳＩＣ、及び、ＣＭＯＳやバイポーラなどの技
術によるマイクロプロセッサを含む、ほとんどすべての
範囲の半導体デバイスに応用できる。
【図１】半導体デバイスのシリコン表面へのバイアの断
面図である。
面図である。
【図２】シリコン表面上に配置された第１のチタン層の
断面図である。
断面図である。
【図３】窒素雰囲気におけるアニールの後の、第１のチ
タン層の断面図である。
タン層の断面図である。
【図４】第１の窒化チタン層上に配置された第２の窒化
チタンの断面図である。
チタンの断面図である。
【図５】第２の窒化チタン層上に配置された第２のチタ
ン層の断面図である。
ン層の断面図である。
【図６】第２のチタン層上に配置されたアルミニウム層
の断面図である。
の断面図である。
【図７】アルミニウム層上に配置された第３の窒化チタ
ン層の断面図である。
ン層の断面図である。
【図８】パターニングの後の、メタライゼーション・シ
ステムの断面図である。
ステムの断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 プラブハカール・ピー・トリパシ アメリカ合衆国カリフォルニア州95051, サンタ・クララ，ランデロス・ドライブ 334
Claims (28)
- 【請求項１】 シリコン表面とオーム接触する多層メタ
ライゼーション・システムにおいて、 （a）前記シリコン表面に配置されたケイ化チタン領域
と、 （b）前記ケイ化チタン領域の上に配置された（１１
１）の結晶学的配向を有する第１の窒化チタン層と、 （c）前記第１の窒化チタン層の上に配置された第２の
窒化チタン層と、 （d）前記第２の窒化チタン層の上に配置された（００
２）の結晶学的配向を有する第１のチタン層と、 （e）前記第２のチタン層の上に配置された（１１１）
の結晶学的配向を有するアルミニウム層と、 （f）前記アルミニウム層の上に配置された第３の窒化
チタン層と、 を備えていることを特徴とする多層メタライゼーション
・システム。 - 【請求項２】 請求項１記載の多層メタライゼーション
・システムにおいて、前記ケイ化チタン領域は、約４０
０Åの厚さであることを特徴とする多層メタライゼーシ
ョン・システム。 - 【請求項３】 請求項１記載の多層メタライゼーション
・システムにおいて、前記第１の窒化チタン層は、約４
００Åの厚さであることを特徴とする多層メタライゼー
ション・システム。 - 【請求項４】 請求項１記載の多層メタライゼーション
・システムにおいて、前記第２の窒化チタン層は、約２
００Åから約１０００Åの厚さであることを特徴とする
多層メタライゼーション・システム。 - 【請求項５】 請求項１記載の多層メタライゼーション
・システムにおいて、前記第１のチタン層は、約１００
Åから約６００Åの厚さであることを特徴とする多層メ
タライゼーション・システム。 - 【請求項６】 請求項１記載の多層メタライゼーション
・システムにおいて、前記アルミニウム層は、約６００
０Åから約１００００Åの厚さであることを特徴とする
多層メタライゼーション・システム。 - 【請求項７】 請求項１記載の多層メタライゼーション
・システムにおいて、前記第３の窒化チタン層は、少な
くとも約２５０Åの厚さであることを特徴とする多層メ
タライゼーション・システム。 - 【請求項８】 半導体デバイスにおいて、その改良が、
請求項１記載の多層メタライゼーション・システムを有
する少なくとも１つの接点を備えていることを特徴とす
る半導体デバイス。 - 【請求項９】 シリコン表面とオーム接触する多層メタ
ライゼーション・システムを形成する方法において、 （a）シリコン表面の上に第１のチタン層を配置するス
テップと、 （b）前記第１のチタン層を窒素雰囲気の中でアニール
して、前記シリコン表面に隣接する前記第１のチタン層
の第１の部分をケイ化チタン層に変換し、前記窒素雰囲
気に露出する前記第１のチタン層の第２の部分を第１の
窒化チタン層に変換するステップと、 （c）第２の窒化チタン層を前記第１の窒化チタン層の
上に配置するステップと、 （d）第２のチタン層を前記第２の窒化チタン層の上に
配置するステップと、 （e）アルミニウム層を前記第２のチタン層の上に配置
するステップと、 （f）第３の窒化チタン層を前記アルミニウム層の上に
配置するステップと、 を含むことを特徴とする方法。 - 【請求項１０】 請求項９記載の方法において、 前記シリコン表面を、前記第１のチタン層を配置するの
に先立って、炉の中で、約４２０℃から約４５０℃の間
の温度でアニールするステップと、 前記第２の窒化チタン層を、前記第２のチタン層を配置
するのに先立って、炉の中で、約４２０℃から約４５０
℃の間の温度でアニールするステップと、 を更に含むことを特徴とする方法。 - 【請求項１１】 請求項９記載の方法において、前記第
１のチタン層は、約１００Åから約６００Åの厚さを有
していることを特徴とする方法。 - 【請求項１２】 請求項９記載の方法において、前記第
１のチタン層は、チタンを前記シリコン表面の上にスパ
ッタリングすることによって形成されることを特徴とす
る方法。 - 【請求項１３】 請求項９記載の方法において、前記第
１のチタン層の前記第１の部分は前記第１のチタン層全
体の厚さの約５０パーセントであり、前記第１のチタン
層の前記第２の部分は前記第１のチタン層全体の厚さの
約５０パーセントであることを特徴とする方法。 - 【請求項１４】 請求項９記載の方法において、前記第
１のチタン層のアニールは、急速熱アニールによって達
成されることを特徴とする方法。 - 【請求項１５】 請求項９記載の方法において、前記第
１のチタン層のアニールの間の前記窒素雰囲気は、窒素
ガスによって提供されることを特徴とする方法。 - 【請求項１６】 請求項９記載の方法において、前記第
１のチタン層のアニールの間の前記窒素雰囲気は、アン
モニアによって提供されることを特徴とする方法。 - 【請求項１７】 請求項９記載の方法において、前記第
２の窒化チタン層は、約２００Åから約１０００Åの間
の厚さを有することを特徴とする方法。 - 【請求項１８】 請求項９記載の方法において、前記第
２の窒化チタン層は、窒素雰囲気の中で前記第１の窒化
チタン層の上にチタンを反応性スパッタリングすること
によって形成されることを特徴とする方法。 - 【請求項１９】 請求項９記載の方法において、前記第
２のチタン層は、約１００Åから約６００Åの間の厚さ
を有することを特徴とする方法。 - 【請求項２０】 請求項９記載の方法において、前記第
２のチタン層は、前記第２の窒化チタン層の上にチタン
をスパッタリングすることによって形成されることを特
徴とする方法。 - 【請求項２１】 請求項９記載の方法において、前記ア
ルミニウム層の厚さは、約６０００Åから約１００００
Åの間であることを特徴とする方法。 - 【請求項２２】 請求項９記載の方法において、前記ア
ルミニウム層は、前記第２のチタン層の上にアルミニウ
ムをスパッタリングすることによって形成されることを
特徴とする方法。 - 【請求項２３】 請求項９記載の方法において、前記ア
ルミニウム層は、アルミニウムと銅との混合物を更に含
むことを特徴とする方法。 - 【請求項２４】 請求項９記載の方法において、前記ア
ルミニウム層は、アルミニウム、銅、及びシリコンの混
合物を更に含むことを特徴とする方法。 - 【請求項２５】 請求項９記載の方法において、前記第
３の窒化チタン層の厚さは、少なくとも約２５０Åであ
ることを特徴とする方法。 - 【請求項２６】 請求項９記載の方法において、前記第
３の窒化チタン層は、窒素雰囲気の中で前記アルミニウ
ム層の上にチタンを反応性スパッタリングすることによ
って配置されることを特徴とする方法。 - 【請求項２７】 請求項９記載の方法に従って製造され
る金属相互接続を有することを特徴とする半導体デバイ
ス。 - 【請求項２８】 シリコン表面とオーム接触する多層メ
タライゼーション・システムにおいて、 （a）前記シリコン表面の上に形成される第１のチタン
層であって、次に窒素雰囲気の中でアニールされて、前
記第１のチタン層の中の前記シリコン表面に隣接する第
１の部分をケイ化チタン層に変換し、前記第１のチタン
層の中の前記窒素雰囲気に露出されている第２の部分を
窒化チタン層に変換し、前記ケイ化チタン層は、前記シ
リコン表面と前記メタライゼーション・システムとの間
にオーム接触を形成し、前記第１の窒化チタン層は、前
記シリコン表面と前記メタライゼーション・システムと
の間にスパイキング抵抗を提供する、第１のチタン層
と、 （b）前記第１の窒化チタン層の上に形成されており、
前記シリコン表面と前記メタライゼーション・システム
との間に更なるスパイキング抵抗を提供する、第２の窒
化チタン層と、 （c）前記第２の窒化チタン層の上に形成されており、
前記第２の窒化チタン層の表面を濡らし、前記第２の窒
化チタン層の上での後で配置される層の流動を助ける、
第２のチタン層と、 （d）前記第２のチタン層の上に形成され、前記メタラ
イゼーション・システムを通る電子の流れに、オーム抵
抗値が低い経路を提供する、アルミニウム層と、 （e）前記アルミニウム層の上に形成され、前記メタラ
イゼーション・システムの電子移動抵抗を上昇させ、前
記メタライゼーション・システムに反反射コーティング
を提供する、第３の窒化チタン層と、 を備えていることを特徴とする多層メタライゼーション
・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/578,118 US5776831A (en) | 1995-12-27 | 1995-12-27 | Method of forming a high electromigration resistant metallization system |
| US578118 | 1995-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186106A true JPH09186106A (ja) | 1997-07-15 |
Family
ID=24311520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8347464A Pending JPH09186106A (ja) | 1995-12-27 | 1996-12-26 | 高い電子移動抵抗性を有するメタライゼーション・システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5776831A (ja) |
| JP (1) | JPH09186106A (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225222B1 (en) * | 1995-12-29 | 2001-05-01 | United Microelectronics Corporation | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts |
| US6077782A (en) * | 1997-02-28 | 2000-06-20 | Texas Instruments Incorporated | Method to improve the texture of aluminum metallization |
| EP0867940A3 (en) | 1997-03-27 | 1999-10-13 | Applied Materials, Inc. | An underlayer for an aluminum interconnect |
| US6252270B1 (en) | 1997-04-28 | 2001-06-26 | Agere Systems Guardian Corp. | Increased cycle specification for floating-gate and method of manufacture thereof |
| US5982020A (en) | 1997-04-28 | 1999-11-09 | Lucent Technologies Inc. | Deuterated bipolar transistor and method of manufacture thereof |
| KR100269302B1 (ko) * | 1997-07-23 | 2000-10-16 | 윤종용 | 반도체장치의금속배선및그형성방법 |
| US6127270A (en) * | 1997-08-13 | 2000-10-03 | Micron Technology, Inc. | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure |
| US6953749B2 (en) * | 1997-08-13 | 2005-10-11 | Micron Technology, Inc. | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure |
| US5972179A (en) * | 1997-09-30 | 1999-10-26 | Lucent Technologies Inc. | Silicon IC contacts using composite TiN barrier layer |
| JPH11186190A (ja) * | 1997-12-25 | 1999-07-09 | Sharp Corp | 半導体装置の製造方法 |
| US6291886B1 (en) * | 1998-02-18 | 2001-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device having wirings with reflection preventing film and method of manufacturing the same |
| US6100185A (en) * | 1998-08-14 | 2000-08-08 | Micron Technology, Inc. | Semiconductor processing method of forming a high purity <200> grain orientation tin layer and semiconductor processing method of forming a conductive interconnect line |
| US6316353B1 (en) | 1999-02-18 | 2001-11-13 | Micron Technology, Inc. | Method of forming conductive connections |
| US6524951B2 (en) * | 1999-03-01 | 2003-02-25 | Micron Technology, Inc. | Method of forming a silicide interconnect over a silicon comprising substrate and method of forming a stack of refractory metal nitride over refractory metal silicide over silicon |
| US6365507B1 (en) | 1999-03-01 | 2002-04-02 | Micron Technology, Inc. | Method of forming integrated circuitry |
| US6365511B1 (en) | 1999-06-03 | 2002-04-02 | Agere Systems Guardian Corp. | Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability |
| US6265305B1 (en) * | 1999-10-01 | 2001-07-24 | United Microelectronics Corp. | Method of preventing corrosion of a titanium layer in a semiconductor wafer |
| GB2365018A (en) * | 2000-07-24 | 2002-02-13 | Procter & Gamble | Water soluble pouches |
| US7311946B2 (en) * | 2003-05-02 | 2007-12-25 | Air Products And Chemicals, Inc. | Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes |
| US20090130466A1 (en) * | 2007-11-16 | 2009-05-21 | Air Products And Chemicals, Inc. | Deposition Of Metal Films On Diffusion Layers By Atomic Layer Deposition And Organometallic Precursor Complexes Therefor |
| CN109979992A (zh) * | 2017-12-27 | 2019-07-05 | 无锡华润微电子有限公司 | 势垒金属结构及势垒金属结构的制造方法 |
| CN110556419B (zh) * | 2019-08-13 | 2024-10-15 | 中山市华南理工大学现代产业技术研究院 | GaN基HEMT无金欧姆接触电极及其热氮化形成方法 |
| CN113223951B (zh) * | 2020-01-21 | 2022-12-02 | 夏泰鑫半导体(青岛)有限公司 | 半导体处理工艺及半导体元器件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029256A (ja) * | 1973-07-20 | 1975-03-25 | ||
| JPS6232610A (ja) * | 1985-08-05 | 1987-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2647842B2 (ja) * | 1987-01-14 | 1997-08-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| EP0480409B1 (en) * | 1990-10-09 | 1994-07-13 | Nec Corporation | Method of fabricating a Ti/TiN/Al contact, with a reactive sputtering step |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
| JPH06268083A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 半導体装置の配線 |
| US5455197A (en) * | 1993-07-16 | 1995-10-03 | Materials Research Corporation | Control of the crystal orientation dependent properties of a film deposited on a semiconductor wafer |
| US5356836A (en) * | 1993-08-19 | 1994-10-18 | Industrial Technology Research Institute | Aluminum plug process |
| US5420072A (en) * | 1994-02-04 | 1995-05-30 | Motorola, Inc. | Method for forming a conductive interconnect in an integrated circuit |
| JP3280803B2 (ja) * | 1994-08-18 | 2002-05-13 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US5604155A (en) * | 1995-07-17 | 1997-02-18 | Winbond Electronics Corp. | Al-based contact formation process using Ti glue layer to prevent nodule-induced bridging |
-
1995
- 1995-12-27 US US08/578,118 patent/US5776831A/en not_active Expired - Lifetime
-
1996
- 1996-12-26 JP JP8347464A patent/JPH09186106A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5776831A (en) | 1998-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09186106A (ja) | 高い電子移動抵抗性を有するメタライゼーション・システム | |
| KR950009934B1 (ko) | 반도체 장치의 배선층 형성방법 | |
| US5462895A (en) | Method of making semiconductor device comprising a titanium nitride film | |
| EP0552968B1 (en) | Semiconductor device including a wiring layer | |
| US5240880A (en) | Ti/TiN/Ti contact metallization | |
| US5572072A (en) | Semiconductor device having a multi-layer metallization structure | |
| US6120844A (en) | Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer | |
| US4732801A (en) | Graded oxide/nitride via structure and method of fabrication therefor | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| JPH07335759A (ja) | 半導体装置およびその形成方法 | |
| JPH0529254A (ja) | 配線形成方法 | |
| JPH0693444B2 (ja) | 半導体装置の製造方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| US7135399B2 (en) | Deposition method for wiring thin film | |
| JP3564884B2 (ja) | タングステン膜形成法 | |
| US4954852A (en) | Sputtered metallic silicide gate for GaAs integrated circuits | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| US5851920A (en) | Method of fabrication of metallization system | |
| JPH01160036A (ja) | 半導体装置 | |
| US6051490A (en) | Method of forming wirings | |
| JP3328358B2 (ja) | 半導体装置の製造方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| KR100234397B1 (ko) | 반도체장치의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20040713 |