JPH0693444B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0693444B2 JPH0693444B2 JP3282800A JP28280091A JPH0693444B2 JP H0693444 B2 JPH0693444 B2 JP H0693444B2 JP 3282800 A JP3282800 A JP 3282800A JP 28280091 A JP28280091 A JP 28280091A JP H0693444 B2 JPH0693444 B2 JP H0693444B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- aluminum
- manufacturing
- barrier metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するもので、特にコンタクト孔に形成される障壁金属
層および金属配線層の形成方法に関するものである。
関するもので、特にコンタクト孔に形成される障壁金属
層および金属配線層の形成方法に関するものである。
【０００２】
【従来の技術】一般に、半導体基板上に形成されたコン
タクト孔に配線を形成するにはスパッタリング法で金属
を堆積させている。この場合、段差被覆性が良くない
と、接触抵抗が増加してしまう問題点があった。このよ
うな問題点を解決するために、コンタクト孔の上面にア
ルミニウムを堆積させた後にこのアルミニウムを熱処理
したり、基板を加熱しながらアルミニウムを成長させる
方法等が提案されている。これらの方法によって、コン
タクト孔を完全に覆い隠し接触抵抗をある程度改善する
ことができた。しかし、一方では、アルミニウムに包含
された１％程度のシリコン成分がコンタクト孔の下部に
析出し、配線とコンタクト孔の下部の拡散層又は他の配
線層との接触面積が減少してしまう結果を招来した。
タクト孔に配線を形成するにはスパッタリング法で金属
を堆積させている。この場合、段差被覆性が良くない
と、接触抵抗が増加してしまう問題点があった。このよ
うな問題点を解決するために、コンタクト孔の上面にア
ルミニウムを堆積させた後にこのアルミニウムを熱処理
したり、基板を加熱しながらアルミニウムを成長させる
方法等が提案されている。これらの方法によって、コン
タクト孔を完全に覆い隠し接触抵抗をある程度改善する
ことができた。しかし、一方では、アルミニウムに包含
された１％程度のシリコン成分がコンタクト孔の下部に
析出し、配線とコンタクト孔の下部の拡散層又は他の配
線層との接触面積が減少してしまう結果を招来した。
【０００３】上述のようなシリコン析出現象を防止する
ための方法として、０．５％程度の銅を含むアルミニウ
ムの含有を用いたものが提案された。即ち、アルミニウ
ムにシリコン成分を包含させないことによってシリコン
析出現象をある程度防止しようというのである。しか
し、その反面、アルミニウムにシリコン成分がないため
に、基板内のシリコンが限界溶解度に到達するまでアル
ミニウム内に急激に溶解流入してしまう。その結果、シ
リコンがなくなったコンタクト孔部位にアルミニウムが
転移してアロイスパイクを形成することになる。このア
ロイスパイクは漏洩電流を増加させる問題点があった。
ための方法として、０．５％程度の銅を含むアルミニウ
ムの含有を用いたものが提案された。即ち、アルミニウ
ムにシリコン成分を包含させないことによってシリコン
析出現象をある程度防止しようというのである。しか
し、その反面、アルミニウムにシリコン成分がないため
に、基板内のシリコンが限界溶解度に到達するまでアル
ミニウム内に急激に溶解流入してしまう。その結果、シ
リコンがなくなったコンタクト孔部位にアルミニウムが
転移してアロイスパイクを形成することになる。このア
ロイスパイクは漏洩電流を増加させる問題点があった。
【０００４】
【発明が解決しようとする課題】したがって本発明の目
的は、半導体装置において、シリコン基板とアルミニウ
ム配線との反応を抑制する障壁金属層の形成方法を提供
することにある。また、他の目的は、半導体装置におい
て、シリコン析出現象及び漏洩電流を最大限抑制できる
配線の形成方法を提供することにある。さらに、また他
の目的は、コンタクト孔を完全に覆い隠し、且つ段差被
覆性及び接触抵抗を改善できる半導体装置の製造方法を
提供することにある。
的は、半導体装置において、シリコン基板とアルミニウ
ム配線との反応を抑制する障壁金属層の形成方法を提供
することにある。また、他の目的は、半導体装置におい
て、シリコン析出現象及び漏洩電流を最大限抑制できる
配線の形成方法を提供することにある。さらに、また他
の目的は、コンタクト孔を完全に覆い隠し、且つ段差被
覆性及び接触抵抗を改善できる半導体装置の製造方法を
提供することにある。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために本発明は、コンタクト孔の表面にチタニウム膜
と第１窒化チタニウム膜を堆積した後に熱処理を実施
し、さらに、第１窒化チタニウム膜の上面に第２窒化チ
タニウム膜を堆積した後に熱処理を実施して、障壁金属
層を形成する工程と、この障壁金属層の上面に、所定量
のシリコン及び銅を含有した第１アルミニウム膜と所定
量の銅を含有した第２アルミニウム膜とを順次に堆積し
た後に熱処理を実施し、その後に、この熱処理された第
１及び第２アルミニウム膜の上面に所定量の銅を含有し
た第３アルミニウム膜を堆積した後に熱処理を実施して
配線を形成する工程とを行うことを特徴とする。
るために本発明は、コンタクト孔の表面にチタニウム膜
と第１窒化チタニウム膜を堆積した後に熱処理を実施
し、さらに、第１窒化チタニウム膜の上面に第２窒化チ
タニウム膜を堆積した後に熱処理を実施して、障壁金属
層を形成する工程と、この障壁金属層の上面に、所定量
のシリコン及び銅を含有した第１アルミニウム膜と所定
量の銅を含有した第２アルミニウム膜とを順次に堆積し
た後に熱処理を実施し、その後に、この熱処理された第
１及び第２アルミニウム膜の上面に所定量の銅を含有し
た第３アルミニウム膜を堆積した後に熱処理を実施して
配線を形成する工程とを行うことを特徴とする。
【０００６】
【作用】上述のような手段を用いることで、障壁金属層
を２回にわたって堆積及び熱処理することとなり、基板
とアルミニウム配線との反応を抑制でき、アロイスパイ
クやシリコンのアルミニウム内への溶解流入現象を抑え
ることができる。また、第１及び第２アルミニウム膜に
よって配線を形成したことにより、シリコンの析出を防
止すると共に良好な段差被膜性や所望の接触抵抗を得る
ことができる。
を２回にわたって堆積及び熱処理することとなり、基板
とアルミニウム配線との反応を抑制でき、アロイスパイ
クやシリコンのアルミニウム内への溶解流入現象を抑え
ることができる。また、第１及び第２アルミニウム膜に
よって配線を形成したことにより、シリコンの析出を防
止すると共に良好な段差被膜性や所望の接触抵抗を得る
ことができる。
【０００７】
【実施例】以下、本発明を添付の図面を参照して詳細に
説明する。図１〜図７は本発明に係る半導体装置の製造
工程図である。まず、図１で、所定のシリコン基板１の
上面に絶縁膜としてＢＰＳＧ膜３を形成する。
説明する。図１〜図７は本発明に係る半導体装置の製造
工程図である。まず、図１で、所定のシリコン基板１の
上面に絶縁膜としてＢＰＳＧ膜３を形成する。
【０００８】図２で、光蝕刻によってＢＰＳＧ膜３を基
板表面が露出するまで蝕刻してコンタクト孔５を形成す
る。
板表面が露出するまで蝕刻してコンタクト孔５を形成す
る。
【０００９】図３で、基板１の表面に、チタニウム（Ｔ
ｉ）膜と第１窒化チタニウム（ＴｉＮ）膜を各々３００
Å、９００Å程度、スパッタリング法により堆積する。
その後、４５０℃で３０分程度熱処理(Anneal)を実施し
て下部障壁金属膜７を形成する。さらに、下部障壁金属
膜７の上面に、第２窒化チタニウム膜を３００Å程度、
スパッタリング法により堆積して上部障壁金属膜９を形
成する。
ｉ）膜と第１窒化チタニウム（ＴｉＮ）膜を各々３００
Å、９００Å程度、スパッタリング法により堆積する。
その後、４５０℃で３０分程度熱処理(Anneal)を実施し
て下部障壁金属膜７を形成する。さらに、下部障壁金属
膜７の上面に、第２窒化チタニウム膜を３００Å程度、
スパッタリング法により堆積して上部障壁金属膜９を形
成する。
【００１０】図４で、基板１を４５０℃で３０分程度熱
処理して、下部障壁金属膜７と上部障壁金属膜９の複合
層で形成される障壁金属層１１を完成する。
処理して、下部障壁金属膜７と上部障壁金属膜９の複合
層で形成される障壁金属層１１を完成する。
【００１１】図５で、障壁金属層１１の上面に、１％程
度のシリコン及び０．５％程度の銅を含有した第１アル
ミニウム膜１３を２０００Å程度堆積する。その後、そ
の上面に、０．５％程度の銅のみを含有した第２アルミ
ニウム膜１５を２０００Å程度堆積する。
度のシリコン及び０．５％程度の銅を含有した第１アル
ミニウム膜１３を２０００Å程度堆積する。その後、そ
の上面に、０．５％程度の銅のみを含有した第２アルミ
ニウム膜１５を２０００Å程度堆積する。
【００１２】図６で、４０００Å程度の第１及び第２ア
ルミニウム膜１３、１５を５３０℃で２分間熱処理して
アルミニウム層１７を形成する。
ルミニウム膜１３、１５を５３０℃で２分間熱処理して
アルミニウム層１７を形成する。
【００１３】図７で、アルミニウム層１７の上面に、
０．５％程度の銅のみを含有した第３アルミニウム膜１
９を２０００Å程度堆積した後に、５３０℃で２分間熱
処理して配線を完成する。
０．５％程度の銅のみを含有した第３アルミニウム膜１
９を２０００Å程度堆積した後に、５３０℃で２分間熱
処理して配線を完成する。
【００１４】
【発明の効果】上述のように本発明は、半導体装置の製
造方法において、障壁金属層を２回にわたる堆積及び熱
処理によって形成した。その結果、シリコン基板とアル
ミニウム配線との反応を抑制でき、アロイスパイクやシ
リコンがアルミニウム配線に溶解流入する現象を抑制す
ることができる効果がある。したがって、漏洩電流を最
大限抑制できる効果もある。また、アルミニウム配線形
成時に、アルミニウム配線内にシリコンが溶解流入せ
ず、しかもシリコンが析出しない範囲の含有比率でシリ
コンと銅を含有した第１アルミニウム膜と、所定量の銅
のみを含有した第２アルミニウム膜とを堆積した後に、
これらを同時に熱処理した。その結果、シリコンの析出
を防止すると同時にコンタクト孔を効果的に覆い隠す効
果がある。そして、これにより所望の段差被覆性及び接
触抵抗を得ることができ、その結果一層信頼性のある半
導体素子を得ることができる効果がある。
造方法において、障壁金属層を２回にわたる堆積及び熱
処理によって形成した。その結果、シリコン基板とアル
ミニウム配線との反応を抑制でき、アロイスパイクやシ
リコンがアルミニウム配線に溶解流入する現象を抑制す
ることができる効果がある。したがって、漏洩電流を最
大限抑制できる効果もある。また、アルミニウム配線形
成時に、アルミニウム配線内にシリコンが溶解流入せ
ず、しかもシリコンが析出しない範囲の含有比率でシリ
コンと銅を含有した第１アルミニウム膜と、所定量の銅
のみを含有した第２アルミニウム膜とを堆積した後に、
これらを同時に熱処理した。その結果、シリコンの析出
を防止すると同時にコンタクト孔を効果的に覆い隠す効
果がある。そして、これにより所望の段差被覆性及び接
触抵抗を得ることができ、その結果一層信頼性のある半
導体素子を得ることができる効果がある。
【図１】本発明に係る半導体装置におけるＢＰＳＧ膜を
半導体基板上に形成する製造工程図である。
半導体基板上に形成する製造工程図である。
【図２】本発明に係る半導体装置における光蝕刻による
コンタクト孔を形成する製造工程図である。
コンタクト孔を形成する製造工程図である。
【図３】本発明に係る半導体装置における下部障壁金属
膜と上部障壁金属膜を形成する製造工程図である。
膜と上部障壁金属膜を形成する製造工程図である。
【図４】本発明に係る半導体装置における障壁金属層を
形成する製造工程図である。
形成する製造工程図である。
【図５】本発明に係る半導体装置における第１及び第２
アルミニウム膜を形成する製造工程図である。
アルミニウム膜を形成する製造工程図である。
【図６】本発明に係る半導体装置におけるアルミニウム
層を形成する製造工程図である。
層を形成する製造工程図である。
【図７】本発明に係る半導体装置における第３アルミニ
ウム膜を形成する製造工程図である。
ウム膜を形成する製造工程図である。
１ 半導体基板 ３ ＢＰＳＧ膜 ５ コンタクト孔 ７ 下部障壁金属層 ９ 上部障壁金属層 １１ 障壁金属層 １３ 第１アルミニウム膜 １５ 第２アルミニウム膜 １７ アルミニウム層 １９ 第３アルミニウム膜
フロントページの続き (72)発明者 ジェ−スン ホワン 大韓民国 キョンギ−ド スウォン−シテ ィ クウォンスン−グ マエタン−ドン （番地なし） サムサン−セカンド アパ ート１−501 (72)発明者 ミン−スク ハン 大韓民国 キョンギ−ド スウォン−シテ ィ クウォンスン−グ ウォンチェオン− ドン ナンバー 35 ジョーコン アパー ト108−105 (56)参考文献 特開 昭62−176126（ＪＰ，Ａ) 特開 平２−5521（ＪＰ，Ａ) 特開 平１−191442（ＪＰ，Ａ)
Claims (9)
- 【請求項１】 拡散領域等と配線とを接続するコンタク
ト孔を具備する半導体装置の製造方法において、コンタ
クト孔の表面に障壁金属を２回にわたって堆積及び熱処
理して障壁金属層を形成する第１工程と、この障壁金属
層の表面に、所定量のシリコン及び銅を含有した第１ア
ルミニウム膜と、所定量の銅を含有した第２アルミニウ
ム膜とを順次に堆積した後、所定の温度と時間で熱処理
を実施する第２工程と、熱処理された第１及び第２アル
ミニウム膜の上面に、所定量の銅を含有した第３アルミ
ニウム膜を堆積した後、熱処理を実施する第３工程とが
順次に行なわれることを特徴とする半導体装置の製造方
法。 - 【請求項２】 障壁金属がチタニウム又は窒化チタニウ
ムである請求項１記載の半導体装置の製造方法。 - 【請求項３】 障壁金属がスパッタリング法によって堆
積される請求項２記載の半導体装置の製造方法。 - 【請求項４】 障壁金属層が、コンタクト孔の表面に所
定厚さのチタニウム膜と第１窒化チタニウム膜とを堆積
した後に熱処理を実施する第１段階と、第１窒化チタニ
ウム膜の上面に所定厚さの第２窒化チタニウム膜を堆積
した後に熱処理を実施する第２段階とから形成される請
求項２記載の半導体装置の製造方法。 - 【請求項５】 第１段階と第２段階の熱処理が、４５０
℃程度で３０分程度実施されることを特徴とする請求項
４記載の半導体装置の製造方法。 - 【請求項６】 第１アルミニウム膜が、シリコンを１％
程度、銅を０．５％程度含有したものであり、第２及び
第３アルミニウム膜が０．５％程度の銅を含有したもの
である請求項１記載の半導体装置の製造方法。 - 【請求項７】 第１、第２及び第３アルミニウム膜の厚
さが、各々２０００〜３０００Åである請求項６記載の
半導体装置の製造方法。 - 【請求項８】 第１、第２及び第３アルミニウム膜の熱
処理温度が、コンタクト孔を覆い隠すための最小限の温
度である請求項７記載の半導体装置の製造方法。 - 【請求項９】 第１、第２及び第３アルミニウム膜の熱
処理が、５２０℃程度で２分以上実施される請求項８記
載の半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR5648/1991 | 1991-04-09 | ||
| KR91005648A KR940004256B1 (en) | 1991-04-09 | 1991-04-09 | Making method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04324929A JPH04324929A (ja) | 1992-11-13 |
| JPH0693444B2 true JPH0693444B2 (ja) | 1994-11-16 |
Family
ID=19313052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3282800A Expired - Fee Related JPH0693444B2 (ja) | 1991-04-09 | 1991-10-29 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5395795A (ja) |
| JP (1) | JPH0693444B2 (ja) |
| KR (1) | KR940004256B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858868A (en) * | 1992-05-08 | 1999-01-12 | Yamaha Corporation | Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact |
| KR960002061B1 (ko) * | 1992-10-05 | 1996-02-10 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
| JP2570576B2 (ja) * | 1993-06-25 | 1997-01-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2797933B2 (ja) * | 1993-11-30 | 1998-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5739046A (en) * | 1994-09-30 | 1998-04-14 | United Microelectronics Corporation | Method of making a reliable barrier layer |
| US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
| KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
| KR970052186A (ko) * | 1995-12-04 | 1997-07-29 | 김주용 | 반도체 소자 제조 방법 |
| US5622894A (en) * | 1996-03-15 | 1997-04-22 | Taiwan Semiconductor Manufacturing Company Ltd | Process to minimize a seam in tungsten filled contact holes |
| US6005277A (en) * | 1996-07-15 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | ARC layer enhancement for reducing metal loss during via etch |
| JPH10189729A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置の製造方法 |
| KR19980053692A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| EP0867940A3 (en) | 1997-03-27 | 1999-10-13 | Applied Materials, Inc. | An underlayer for an aluminum interconnect |
| US6410986B1 (en) * | 1998-12-22 | 2002-06-25 | Agere Systems Guardian Corp. | Multi-layered titanium nitride barrier structure |
| US6383915B1 (en) * | 1999-02-03 | 2002-05-07 | Applied Materials, Inc. | Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect |
| DE19954319C1 (de) * | 1999-11-11 | 2001-05-03 | Vishay Semiconductor Gmbh | Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung |
| US9187608B2 (en) * | 2005-09-08 | 2015-11-17 | Owens Corning Intellectual Capital, Llc | Polystyrene foam containing a modifier-free nanoclay and having improved fire protection performance |
| US8884159B2 (en) | 2011-09-14 | 2014-11-11 | International Business Machines Corporation | Photovoltaic devices with metal semiconductor alloy metallization |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138917A (ja) * | 1983-12-27 | 1985-07-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61142739A (ja) * | 1984-12-17 | 1986-06-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63174336A (ja) * | 1987-01-14 | 1988-07-18 | Fujitsu Ltd | 多層配線間のコンタクトにおける鉱散バリヤ層の形成方法 |
| JPH0271632A (ja) * | 1988-09-07 | 1990-03-12 | Fujitsu Ltd | 警報保持回路 |
| JP2697796B2 (ja) * | 1988-11-14 | 1998-01-14 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-04-09 KR KR91005648A patent/KR940004256B1/ko not_active Expired - Fee Related
- 1991-10-29 JP JP3282800A patent/JPH0693444B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-22 US US08/080,053 patent/US5395795A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5395795A (en) | 1995-03-07 |
| JPH04324929A (ja) | 1992-11-13 |
| KR940004256B1 (en) | 1994-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0693444B2 (ja) | 半導体装置の製造方法 | |
| JP2580096B2 (ja) | 半導体装置の製造方法 | |
| KR950009934B1 (ko) | 반도체 장치의 배선층 형성방법 | |
| US5094977A (en) | Stress reduction in metal films by laser annealing | |
| US5776831A (en) | Method of forming a high electromigration resistant metallization system | |
| JPH05190493A (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| JPH04280425A (ja) | 配線形成方法 | |
| JP3625652B2 (ja) | 半導体装置の製造方法 | |
| JP3029395B2 (ja) | 半導体素子の配線形成方法 | |
| JPH0799303A (ja) | シリコン半導体デバイスの多層状金属被覆系 | |
| JPH05347307A (ja) | 配線形成方法 | |
| JPH01160036A (ja) | 半導体装置 | |
| JPH04267359A (ja) | 配線形成方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JPS6384024A (ja) | 半導体装置の製造方法 | |
| JPS6232610A (ja) | 半導体装置の製造方法 | |
| JP3328358B2 (ja) | 半導体装置の製造方法 | |
| JPH06112203A (ja) | 半導体装置の製造方法 | |
| JPS61156872A (ja) | 半導体装置 | |
| KR0132512B1 (ko) | 반도체소자의금속배선공정방법 | |
| JP2785482B2 (ja) | 半導体装置の製造方法 | |
| JPH11274303A (ja) | 集積回路の合金製相互接続構造を形成する方法 | |
| JP3297776B2 (ja) | 配線の接続構造及びその製造方法 | |
| JPS63280417A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |