JPH09186286A - リードフレーム及び半導体チップの実装方法 - Google Patents

リードフレーム及び半導体チップの実装方法

Info

Publication number
JPH09186286A
JPH09186286A JP8000129A JP12996A JPH09186286A JP H09186286 A JPH09186286 A JP H09186286A JP 8000129 A JP8000129 A JP 8000129A JP 12996 A JP12996 A JP 12996A JP H09186286 A JPH09186286 A JP H09186286A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
lead
supporting
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8000129A
Other languages
English (en)
Inventor
Takao Ochi
岳雄 越智
Hisashi Funakoshi
久士 船越
Ichiro Okumura
一郎 奥村
Futoshi Honma
太 本間
Keiji Okuma
啓二 奥間
Keiichi Fujimoto
敬一 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP8000129A priority Critical patent/JPH09186286A/ja
Priority to US08/777,495 priority patent/US5708293A/en
Publication of JPH09186286A publication Critical patent/JPH09186286A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 規格化された容積内に大面積の半導体チップ
を収納でき、かつ信頼性の高いＬＯＣパッケージを形成
するためのリードフレームを提供する。 【解決手段】 リードフレーム１０の半導体チップを搭
載するための単位部分には、リードフレーム本体側から
半導体チップ搭載領域Ｒetr 側に延びる接続用リード３
と、支持用リード４とが形成されている。各支持用リー
ド４とリードフレーム本体との間には、可動部５と可動
部５を弾性的に支えるバネ部６Ａとが設けられている。
可動部５に接続される支持用リード４の先端部４ａは自
然状態では半導体チップ搭載領域Ｒetr の内方まで延び
ており、半導体チップの搭載時には半導体チップの側面
に当接してバネ部６Ａによる付勢力で半導体チップを支
持，固定できる。支持用リード４の基端部や，可動部
５，バネ部６Ａはパッケージ内には残らず、パッケージ
に応力の発生や容積の増大を生ぜしめない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型の半導
体パッケージに使用するためのリードフレーム及びこの
リードフレームを使用した半導体装置チップの実装方法
に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型軽量化，高機能化
に伴い、より小型，薄型，軽量で高密度実装に適した半
導体パッケージが求められている。特に、汎用メモリー
の分野では、パッケージの外形寸法がＪＥＤＥＣやＥＩ
ＡＪ等の工業規格で規格化されている一方、半導体チッ
プは世代毎に大型化されているので、この大型化された
大面積の半導体チップを如何に外形寸法が規定されたパ
ッケージ内に収納するかが非常に重要な課題となってい
る。
【０００３】そこで、大面積チップを小型パッケージ内
に収納するために有利なものとしてＬＯＣパッケージが
提案されており、現在、このＬＯＣパッケージが主流に
なりつつある。
【０００４】以下、従来のＬＯＣパッケージについて、
図１６及び図１７（ａ）〜（ｅ）を参照しながら説明す
る。図１６は従来のＬＯＣパッケージの構造を示す断面
図であり、図１７（ａ）〜（ｅ）はその組立工程を示す
断面図である。
【０００５】図１６に示すように、ＬＯＣパッケージで
は、Ａｌ電極からなるボンディングパッド２５が半導体
チップ２１の周辺付近ではなく半導体チップの主面上の
中央部に設けられている。そして、半導体チップ２１の
上にポリイミドテープ２４が接着されており、さらに、
ポリイミドテープ２４の上にリードフレーム３０のリー
ド２３が接着されている。このリード２３の先端部はボ
ンディングパッド２５の付近まで延びており、リード２
３とボンディングパッド２５とはＡｕワイヤ２９を介し
て接続されている。すなわち、ＬＯＣパッケージの構造
の主な特徴は、リードフレーム３０にダイパッドが設け
られていないことと、ボンディングパッド２５が半導体
チップ２１の周辺部ではなく中央部に設けられリード２
３の先端部が半導体チップ２１の主面上まで延びている
ことと、半導体チップ２１の主面とリード２３の先端部
とが両者の間に介設されたポリイミドテープ２４により
接着された構造になっていることである。なお、ポリイ
ミドテープ２４としては、両面に熱可塑性接着剤が塗布
されたものを用いるのが一般的である。
【０００６】この構造により、ＬＯＣパッケージでは、
半導体チップ２１の主面上までリード２３の先端部を延
設してワイヤボンドすることが可能であり、このような
構造によって、半導体チップ２１の周辺にワイヤボンデ
ィングのためのスペースを設けなくても済む。すなわ
ち、パッケージ全体のスペースを低減し得るので、大面
積の半導体チップを小型パッケージ内に収納することが
できる。
【０００７】次に。ＬＯＣパッケージの組立工程につい
て、図１７（ａ）〜（ｅ）を参照しながら説明する。
【０００８】まず、図１７（ａ）に示すように、ポリイ
ミドテープ２４が接着されたリードフレーム３０と半導
体チップ２１とのアライメントを行い、次いで、図１７
（ｂ）に示すように、加圧加熱ツール（図示せず）によ
りポリイミドテープ２４上の熱可塑性接着剤を溶融さ
せ、熱圧着により半導体チップ２１とリードフレーム３
０を接着する。次いで、図１７（ｃ）に示すように、リ
ード２３の先端部と半導体チップ２１のボンディングパ
ッド２５とをＡｕワイヤ２９でワイヤボンドする。次
に、図１７（ｄ）に示すように、半導体チップ２１とリ
ード２３の先端部とＡｕワイヤ２９とを封止樹脂２２で
封止する。次いで、図１７（ｅ）に示すように、リード
２３の一部を残してリードフレーム３０の本体側を樹脂
封止された部分から切り離し、リード２３の外部リード
を成形する。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のＬＯＣパッケージでは、半導体チップの主面とリー
ドの先端部とをポリイミドテープにより接着する構成で
あるため、以下の問題点があった。
【００１０】 ポリイミドテープ付リードフレームの
製造コストが高い。
【００１１】 吸湿性が高いポリイミドテープを使用
しているため、ハンダリフロー時や加熱時にポリイミド
テープが吸湿した水分が気化し、クラック、ボイドが発
生しやすい。
【００１２】 吸湿性が高いポリイミドテープで各リ
ード２３の先端部同士が接続されているため、通常は絶
縁されていても吸湿時にリード間リークが発生しやす
い。
【００１３】 半導体チップをリードフレームへマウ
ントする際、ポリイミドテープの両面の熱可塑性接着剤
を溶融して接着するため、マウント荷重、熱によりチッ
プダメージが生じる。
【００１４】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、ポリイミドテープを使用することな
くダイパッドレスのＬＯＣパッケージに適用が可能で、
かつ規格化された容積内に大面積の半導体チップを高い
信頼性をもって収納するためのリードフレーム及び当該
リードフレームを用いた半導体チップの実装方法を提供
することにある。
【００１５】
【課題を解決するための手段】上記問題点を解決するた
め、本発明ではリードフレームのポリイミドテープを無
くし、新たに支持用リードと名付けたダミーリードを配
置し、この支持用リードで半導体チップの側面を挟んで
支持することにより、半導体チップをリードフレームに
固定できるようにした。
【００１６】具体的には、本発明に係るリードフレーム
は、請求項１に記載されるように、ダイパッドレスの樹
脂封止型の半導体パッケージに使用されるリードフレー
ムであって、半導体チップを搭載するための半導体チッ
プ搭載領域を取り囲むリードフレーム本体と、該リード
フレーム本体から半導体チップ搭載領域に向かって延び
て、上記半導体チップの一部と電気的に接続するための
複数の接続用リードと、上記リードフレーム本体に接続
される基端部及び上記半導体チップの搭載状態で上記半
導体チップの側面に当接して上記半導体チップを挟持す
るための先端部を有する複数の支持用リードと、上記複
数の支持用リードのうち少なくとも１つと上記リードフ
レーム本体との間に設けられ、上記リードフレーム本体
との間で相対的に移動可能に構成された可動部と、上記
可動部と上記リードフレーム本体との間に設けられ、上
記可動部を弾性的に支持して上記可動部が自然状態から
移動したときにはその移動方向とは逆向きの付勢力を上
記可動部に与えるバネ部とを備え、上記可動部に接続さ
れる支持用リードの先端部は、自然状態では上記半導体
チップ搭載領域内にあり、上記可動部の移動に応じて半
導体領域の搭載領域外に移動可能に、かつ上記半導体チ
ップの搭載状態では上記半導体チップの１つの側面に当
接して上記バネ部の付勢力により上記半導体チップを支
持することが可能に構成されている。
【００１７】この構成により、支持用リードの先端部が
半導体チップの側面に当接した状態で、バネ部によって
可動部に接続される支持用リードの先端部に半導体チッ
プ側への付勢力が加わる。したがって、接続用リードと
半導体チップとの間をポリイミドテープで接着しなくて
も、支持用リードの先端部に加わるバネ部の付勢力によ
って、半導体チップが搭載領域内に支持され固定され
る。これにより、ダイパッドレスのリードフレームであ
りながら、ポリイミドテープを用いず、無加熱のプロセ
スで半導体チップとともにパッケージングされるリード
フレームが構成される。しかも、支持用リードの基端部
やこれに接続される可動部及びバネ部は、樹脂封止内に
残らない構造となっているので、半導体パッケージ内に
バネ部の付勢力による応力が残ることがなく信頼性が向
上し、かつリードフレームのうち樹脂封止される部分の
占める容積も小さくなるので、規格化された容積内に収
納しうる半導体チップの容積を拡大することも可能とな
る。
【００１８】請求項２に記載されるように、請求項１に
おいて、上記可動部には、上記可動部を移動させるため
の部材が係合するための係合部が形成されている構成と
することができる。
【００１９】請求項３に記載されるように、請求項２に
おいて、上記係合部が、上記可動部を移動させるための
部材がピンである場合に上記ピンが係合するための開口
である構成とすることができる。
【００２０】請求項２又は３の構成により、リードフレ
ームへの半導体チップの搭載時に可動部を移動させて支
持用リードで半導体チップを支持し固定する動作がスム
ーズに行える構造が得られる。
【００２１】請求項４に記載されるように、請求項１に
おいて、上記支持用リードを、上記半導体チップの相対
向する２つの側面を挟持するようリードフレーム内の相
対向する２箇所に設け、各支持用リードの基端部とリー
ドフレーム本体との間に上記可動部が設けられている構
成とすることができる。
【００２２】この構成により、半導体チップを挟持する
バネ部の付勢力が半導体チップの両側から得られるの
で、半導体チップを安定して固定することができる。
【００２３】請求項５に記載されるように、請求項１に
おいて、上記支持用リードを、上記半導体チップの相対
向する２つの側面を挟持するようリードフレーム内の相
対向する２箇所に設け、そのうち１箇所の支持用リード
の基端部とリードフレーム本体との間にのみ上記可動部
を設け、他の１箇所の支持用リードの基端部とリードフ
レーム本体との間に上記可動部が介在せずかつ当該支持
用リードの先端が上記半導体チップ搭載領域に接してい
る構成とすることができる。
【００２４】この構成により、可動部の介在していない
側に封止樹脂の流通路を設けることが可能となり、封止
樹脂の流れの乱れを防止することができる。また、可動
部に開口等を形成した場合にも、開口にランナーが残ら
ないので、樹脂封止後の工程が円滑となる。
【００２５】請求項６に記載されるように、請求項４又
は５において、上記支持用リードを各箇所に各々複数個
設けることができる。
【００２６】この構成により、半導体チップの支持状態
がより安定化される。
【００２７】請求項７に記載されるように、請求項１に
おいて、上記各支持用リードの先端部を上記半導体チッ
プの側面に沿うように折り曲げておくことが好ましい。
【００２８】請求項８に記載されるように、請求項１に
おいて、上記支持用リードを、樹脂封止工程における樹
脂の流れ方向の前後で半導体チップ搭載領域を間に挟ん
で両側に配置し、上記バネ部をその付勢力が上記樹脂の
流れ方向にほぼ平行に加わるように構成することができ
る。
【００２９】この構成により、封止樹脂の流れによって
半導体チップが移動するのを防止することができる。
【００３０】請求項９に記載されるように、請求項１に
おいて上記バネ部は、互いに平行な直線状の複数のバネ
リードにより形成することができる。
【００３１】請求項１０に記載されるように、請求項９
において、上記バネリードを、上記バネ部の付勢力の方
向と直交する方向に延在させる構成とすることができ
る。
【００３２】請求項１１に記載されるように、請求項９
において、上記バネリードは、上記可動部とリードフレ
ーム本体との間で上記支持用リードの延在方向における
上記半導体チップ搭載領域の中心線の両側に設けられ、
かつ上記中心線の左右で互いに対称になるよう配置され
ている構成とすることができる。
【００３３】請求項１２に記載されるように、請求項９
において、上記バネリードは、上記可動部の上記支持用
リード側と上記リードフレーム本体側との２箇所に設け
られ、かつ上記中心線の前後で互いに対称になるよう配
置されている構成とすることができる。
【００３４】請求項９，１０，１１又は１２の構成によ
り、バネ部に加わる半導体チップからの反力のバランス
がとれ、支持用リードによる半導体チップの支持，固定
が安定化される。
【００３５】請求項１３に記載されるように、請求項１
において、上記バネ部を、リードフレームに設けられた
スリットパターンにより形成することができる。
【００３６】この構成により、リードフレームの打ち抜
きのみでバネ部が容易に形成される構造となる。しか
も、スリットパターンの占める面積は小さいので、バネ
部を設けたことによるリードフレーム全体の面積の増大
を抑制できる。
【００３７】本発明に係る半導体チップの実装方法は、
請求項１４に記載されるように、半導体チップを準備す
る工程と、リードフレーム本体から半導体チップ搭載領
域に向かって延びる複数の接続用リード，上記リードフ
レーム本体に接続される基端部から上記半導体チップ搭
載領域に向かって延びる先端部とを有する複数の支持用
リード，上記複数の支持用リードのうち少なくとも１つ
と上記リードフレーム本体との間に設けられ上記リード
フレーム本体との間で相対的に移動可能に構成された可
動部，及び上記可動部と上記リードフレーム本体との間
に設けられ上記可動部を弾性的に支持して上記可動部が
自然状態から移動したときにはその移動方向とは逆向き
の付勢力を上記可動部に与えるバネ部を有するリードフ
レームを準備する工程と、上記リードフレームの可動部
を上記半導体チップ搭載領域の反対方向に移動させるこ
とにより、上記可動部に接続される上記支持用リードの
先端部を上記半導体チップ搭載領域の外方に位置させる
工程と、上記可動部に接続される上記支持用リードの先
端部を上記半導体チップ搭載領域の外方に位置させた状
態で、上記接続用リードの下方において上記半導体チッ
プ搭載領域に上記半導体チップを設置して上記接続用リ
ードと上記半導体チップの主面との間の上下方向の距離
が所定範囲になるようアライメントする工程と、上記バ
ネ部の付勢力に応じて上記可動部に接続される支持用リ
ードをその先端部が上記半導体チップの側面に当接する
位置まで移動させて上記各支持用リードの先端部に加わ
る上記バネ部の付勢力により上記半導体チップを支持す
る工程と、上記半導体チップを上記支持用リードにより
支持した状態で上記接続用リードと上記半導体チップの
一部との間の電気的接続及び樹脂封止を行う工程と、上
記支持用リードの先端部と基端部との間の所定位置から
リードフレーム本体側の部分，上記接続用リードの上記
リードフレーム本体側の一部，上記可動部，上記バネ
部，及び上記リードフレーム本体を樹脂封止された部分
から切り離す工程とを備えている。
【００３８】請求項１５に記載されるように、請求項１
４において、上記リードフレームを準備する工程では上
記可動部に開口を設け、上記可動部を移動させる工程で
は上記開口にピンを差し込んだ後上記ピンに上記バネ部
の付勢力に対する抗力を加えてピンを上記半導体チップ
搭載領域の反対側に移動させ、上記半導体チップとリー
ドフレーム本体とをアライメントする工程では上記ピン
から上記バネ部の付勢力に対する抗力を解除して、上記
各支持用リードの先端部が上記半導体チップの側面に当
接してから上記ピンを上記開口から引き抜くことができ
る。
【００３９】請求項１４又は１５の方法により、上記リ
ードフレームを用いて大型化された半導体チップを規格
化された容積内に収納した半導体チップの実装体を容易
に得ることができる。
【００４０】
【発明の実施の形態】
（第１の実施形態）まず、第１の実施形態にリードフレ
ームの構造について、図１〜図３を参照しながら説明す
る。リードフレーム１０の本体には、図中上下方向に互
いに平行に延びる２つの第１外枠１０ａと、該第１外枠
に直交する２つの第２外枠１０ｂとが設けられている。
このリードフレーム１０の半導体チップを搭載するため
の単位部分は、第２外枠１０ｂに平行な中心線Ｃtlに対
して左右対称な構造となっている。そして、半導体チッ
プが搭載された状態では、半導体チップ搭載領域Ｒetr
の第２外枠１０ｂに平行な方向の中心線と上記リードフ
レーム１０の単位部分の中心線Ｃtlとが一致し、中心線
Ｃtlの両側かつ中心線Ｃtlの近傍に半導体チップの主面
上のボンディングチップ１ａ（仮想線で示す）が多数並
んだ状態となる。
【００４１】上記各第２外枠１０ｂから単位部分の中心
線Ｃtlに向かって（つまり半導体チップ搭載領域Ｒetr
の第２外枠１０ｂに平行な方向の中心線に向かって）、
多数の接続用リード３が延びている。該各接続用リード
３の基端部は上記第２外枠１０ｂに接続されるととも
に、各接続用リード３の先端部は半導体チップのボンデ
ィングパッド１ａの近傍まで延びている。一方、各第１
外枠１０ａから半導体チップ搭載領域Ｒetr に向かって
半導体チップを固定するための１対の支持用リード４が
上記中心線Ｃtlに平行に延びている。各支持用リード４
の基端部は第１外枠１０ａに接続され、各支持用リード
４の先端部は半導体チップ搭載領域Ｒetrの内方まで延
びている。上記各１対の支持用リード４の基端部と各第
１外枠１０ａとの間には、支持用リード４の基端部に接
続される可動部５と、該可動部５を弾性的に支持するバ
ネ部６Ａとが設けられている。該バネ部６Ａはリードフ
レーム１０の単位部分の中心線Ｃtlに対して左右対称の
構造をしており、第１外枠１０ａに平行な第１バネリー
ド６１ａ及び第２バネリード６１ｂを中心線Ｃtlの両側
に備えている。そして、中心線Ｃtlの両側に、各バネリ
ード６１ａ，６１ｂを形成するためのコ字状スリット６
２を設け、さらに中心線Ｃtlの両側に亘って第１外枠１
０ａに平行な直線状スリット６３が形成されている。
【００４２】すなわち、上記コ字状スリット６２及び直
線状スリット６３によって、支持用リード４の基端部が
接続されるリードフレーム１０の一部がリードフレーム
１０の第１外枠１０ａと区画され、この部分が可動部５
となっている。そして、中心線Ｃtlの両側において、可
動部５の支持リード側は２つの第１バネリード６１ａを
介して、可動部５のリードフレーム本体側は２つの第２
バネリード６１ｂを介して、それぞれ第１外枠１０ａに
接続されている。つまり、本実施形態では、いずれの支
持用リード４も、可動部５とともに移動可能に構成さ
れ、かつバネ部６Ａによって半導体チップ１の側面に付
勢されるものである。
【００４３】また、本実施形態では、バネ部６Ａは、支
持用リード４の延在方向と直交するように互いに平行に
延びる４本の直線状の第１，第２バネリード６１ａ，６
１ｂによって構成されている。言い換えると、第１バネ
リード６１ａと第２バネリード６１ｂとは、中心線Ｃtl
の前後で互いに対称になるよう配置されている。
【００４４】そして、この可動部５内に、可動部５を移
動させるための部材であるピンが係合するための円状の
開口７が形成されている。すなわち、ピンを開口７に係
合させて、可動部５を半導体チップ搭載領域Ｒetr から
遠ざけるようにつまり外枠１０ａ側に移動させること
で、バネ部６Ａが自然状態から移動させられるように構
成されている。
【００４５】次に、図２（ａ），（ｂ）は、それぞれリ
ードフレーム１０の実使用時で半導体チップを搭載する
前の状態を示す平面図及び単位部分の中心線Ｃtlにおけ
る断面図である。図２（ａ），（ｂ）に示すように、実
使用時には支持用リード４の先端部４ａを半導体チップ
の側面に沿うように折り曲げ、かつ折り曲げられた後の
先端部４ａが半導体チップ搭載領域Ｒetr 内にあるよう
にする。言い換えると、バネ部６Ａが機能していない自
然状態で中心線Ｃtlに平行な方向における支持用リード
４の先端間の間隔ＬO が、中心線Ｃtlに平行な半導体チ
ップの側面の長さよりも小さくなるようにあらかじめ設
計されている。
【００４６】次に、図３（ａ），（ｂ）は、リードフレ
ーム１０に半導体チップ１を搭載した状態を示す平面図
及び単位部分の中心線Ｃtlにおける断面図である。この
状態では、各支持用リード４の先端部４ａが半導体チッ
プ１の側面に当接している。このとき、可動部５が自然
状態から移動していることで、移動方向とは逆向きの付
勢力がバネ部６Ａに生じる。したがって、バネ部６Ａに
よって各支持用リード４の先端部４ａが半導体チップ側
に付勢されており、この付勢力によって半導体チップ１
を支持することが可能に構成されている。
【００４７】次に、本実施形態のリードフレーム１０を
用いて構成される樹脂封止型半導体パッケージの構造を
図４（ａ），（ｂ）を参照しながら説明する。図４
（ａ），（ｂ）は、それぞれ上記リードフレーム１０の
単位部分の中心線Ｃtlにほぼ対応する断面における断面
図、及び中心線Ｃtlに直交する１断面における断面図で
ある。ただし、理解を容易にするために、本来上記各断
面においては見えない部材も表示しており、いずれも正
確に断面状態を示すものではない。
【００４８】図４（ａ）に示すように、半導体チップ１
は、リードフレーム１０の支持用リード４の各先端部４
ａと当接した状態で封止樹脂２内に埋設されているが、
支持用リード４の基端部に接続される可動部５及びバネ
部６Ａは封止樹脂２の外方にあり、パッケージ形成後に
切り落とされているので、支持用リード４の先端部４ａ
にはバネ部６の付勢力が加わっていない。また、接続用
リード３は封止樹脂２の外側で折り曲げられた後、外部
機器との電気的接続に必要な長さ分（具体的には内部リ
ードのみ）を残して（外部リードは）切り落とされてい
る。そして、接続用リード３と半導体チップ１との間に
はポリイミドテープが介在せず互いに離れている。つま
り、封止樹脂２への埋め込みによって半導体チップ１と
接続用リード３とが最終的に固定される。また、接続用
リード６の先端部と半導体チップ１のボンディングパッ
ド１ａとは、Ａｕワイヤ６を介して接続されている。
【００４９】本実施形態では、リードフレーム１０の外
枠の支持用リード４の基端部に接続される可動部５はス
リットパターンにより周囲の外枠１０ａの領域から大部
分が分離され、かつバネリード６１ａ，６１ｂにより周
囲の領域と接続されている。そして、このバネリード６
１ａ，６１ｂにより、可動部５を弾性的に支持するバネ
部６Ａが構成されている。このため、バネリード６１
ａ，６１ｂのバネ弾性による変形が許容される範囲で、
可動部５を周囲の外枠の領域から独立して自由に移動さ
せることが可能である。言い換えると、図１に示す半導
体チップ搭載領域Ｒetr を間に挟んで両側に配置した支
持用リード４の先端部４ａを搭載領域Ｒetr の内外に開
閉させる動作が可能である。そして、このバネ部６Ａの
付勢力によって半導体チップ１を挟持できるので、接続
用リード３と半導体チップ１との間にポリイミドテープ
を介在させなくても、接続用リード−ボンディングパッ
ド間のワイヤボンディングを行うことが可能となる。し
たがって、上述のような製造コストの増大、ポリイミド
テープの吸湿性に起因するクラック，ボイド，リード間
リークの発生、熱によるチップダメージの発生等の不具
合を招くことがない。
【００５０】しかも、支持用リード４によって半導体チ
ップ１を挟持するための付勢力を与えるバネ部６Ａが支
持用リード４の基端部と外枠（本実施形態では第１外枠
１０ａ）との間に設けられているので、樹脂封止後には
バネ部６Ａは切り落とされて、封止樹脂２内には残らな
い構造となっている。したがって、例えば支持用リード
自体を弾性的に変形させてその反発力によって半導体チ
ップを支持する場合のように樹脂封止後にパッケージ内
に応力が残ることもなく、かつ封止される部分の占有容
積の増大を招くこともない。すなわち、信頼性の向上を
図ることができるとともに、半導体チップが大面積化さ
れても規格によって制限された半導体パッケージの寸法
内に大面積の半導体チップを収納することができるとい
う著効を発揮できるのである。
【００５１】また、本実施形態では、バネ部６Ａを構成
する４つのバネリード６１ａ，６１ｂのうち左右１対の
バネリード６１ａ同士及び６１ｂ同士が中心線Ｃtlに関
して左右対称に配置されていることで、バネ部６Ａに水
平面内での回転力を生ぜしめることなく、バネ部６Ａに
加わる応力のバランスを取ることができる。また、バネ
部６Ａとして、支持用リード４側の１対のバネリード６
１ａと第１外枠１０ａ側の１対のバネリード６１ｂとが
配置され、しかも両者が中心線Ｃtlに直交する直線に対
して前後対称に配置されているので、バネ部６Ａに中心
線Ｃtlに直交する直線回りの回転が生ずるのを可及的に
低減し、バネ部６Ａにかかる応力のバランスを取ること
ができる。すなわち、本実施形態のようなバネリード６
１ａ，６１ｂの配置関係によって、可動部５にバネの開
閉動作やチップ固定時の応力でリードフレーム１０の水
平面に対する浮き上がりや沈み込み、ねじれ、回転、歪
み等の無駄な好ましくない動きを生ぜしめ、半導体チッ
プ１の固定状態が不安定となるのを可及的に抑制するこ
とができる。すなわち、半導体チップ１と接続用リード
３との位置関係が一定とならなかったり、半導体チップ
１に対する支持用リード４の支持力が不十分なためにワ
イヤボンディング時に接続用リード３を半導体チップ１
の主面側に押し付ける際に半導体チップ１が移動したり
するのを防止することができる。
【００５２】なお、バネリード６１ａ，６１ｂがバネ部
６Ａの動作範囲において良好なバネ弾性を発揮するため
には、バネリード６１ａ，６１ｂに塑性変形を生ぜしめ
ない防ぐことが望ましい。これはバネリード６１ａ，６
１ｂの幅と長さを最適化することにより達成できる。一
例として、リードフレーム１０を構成する材料として４
２アロイを用い、リードフレーム厚が１５０μｍの場
合、バネ部６の動作範囲を１００μｍにすると、幅と長
さの比は１：１４以上必要である。
【００５３】また、このバネ部６Ａは他の工程や搬送工
程で引っかかったり、ダメージ発生を予防するため、リ
ードフレーム１０の外端から２ｍｍ以上内側に形成する
ことが望ましい。
【００５４】更に、本実施形態のバネ部６Ａでは、支持
用リード４の付け根の周囲から分離された領域の中央に
開口７を設け、ここにバネ部６Ａを開閉させるためのピ
ン１１を差し込むことにより、バネ部６Ａの開閉動作を
行うことができる。
【００５５】リードフレーム１０の支持用リード４の長
さについては、図２（ａ），（ｂ）に示すごとく折り曲
げた後の先端間の間隔ＬO が半導体チップ１のチップサ
イズよりも狭くなるように設計しておく。このように設
計することで、支持用リード４の間に半導体チップ１を
挟み込んだときに、支持用リード４と可動部５とは、バ
ネ部６Ａの付勢力によって半導体チップ１を支持するこ
とができる。つまり、支持用リード４が半導体チップ１
からの反力を受けて外方に押し戻される距離に比例する
バネ部６Ａの弾性力だけ、バネ部６Ａが半導体チップ１
を支持する付勢力を可動部５及び支持用リード４に及ぼ
す。
【００５６】支持用リード４による半導体チップ１の支
持力を強くしたい場合には、リードフレーム１０のバネ
部６Ａのバネ係数を大きくするか、チップサイズ（中心
線Ｃtlに平行な側面の長さ）と支持用リード４の先端間
の間隔ＬO との差を大きく設計する。逆に、支持用リー
ド４による半導体チップ１の支持力を小さくしたい場合
には、バネ部６のバネ係数を小さくするか、チップサイ
ズと支持用リード４先端間の間隔ＬO との差を小さく設
計する。その際、ワイヤボンディング時等に半導体チッ
プ１が動かないよう固定するのに必要な支持力の最小
値、チップダメージを生ぜしめないための支持力の最大
値、リードフレーム１０や半導体チップ１の反り等と支
持力との関係等を考慮し、支持用リード４の長さやバネ
部６Ａのバネ係数を最適化することができる。本実施形
態では、バネ部６Ａが機能していない自然状態における
支持用リード４の先端間の間隔ＬO を、チップサイズよ
り０．１ｍｍ程度小さくしている。
【００５７】一方、中心線Ｃtlに平行な方向におけるス
リット６２，６３の幅は、半導体チップ１を固定する際
に、バネ部６Ａを開閉動作で動かす量よりも大きく設計
することが好ましい。その理由は、リードフレーム１０
と半導体チップ１とのアライメントの誤差や寸法，形状
のばらつきを考慮する必要があるからである。そこで、
本実施形態では、自然状態における支持用リード４の先
端間の間隔ＬO をチップサイズより０．１ｍｍ程度小さ
くしていることから、中心線Ｃtlに平行な方向における
スリット６２，６３の幅を０．１ｍｍよりも大きくして
いる。
【００５８】また、リードフレーム１０の接続用リード
３と半導体チップ１の主面との間の隙間は、接続用リー
ド３から発生するα線による半導体チップ１内の半導体
素子への悪影響に対する対策、パッケージの薄型化，接
続用リード３による放熱効果を確保する必要性等から、
５０〜２００μｍ以下が好ましい。
【００５９】また、本実施形態のリードフレーム１０
は、スリットパターンでバネ部６Ａを形成するようにし
ているので、以下の利点がある。
【００６０】１） リードフレーム１０のエッチングや
打ち抜き加工による製造時に同時にバネ部６Ａも形成で
きるため、製造コストの低減を図ることができる。
【００６１】２） リードフレーム１０内にバネ部６Ａ
を形成しても、リードフレーム１０に凸凹を生ぜしめず
に平坦にできるため、ワイヤボンド、封止、搬送の工程
で邪魔にならない。
【００６２】次に、このリードフレーム１０を用いて樹
脂封止型半導体パッケージ内に半導体チップを実装する
手順について、図５（ａ）〜（ｄ）及び図６（ａ）〜
（ｃ）を参照しながら説明する。ただし、図５（ａ）〜
（ｄ）及び図６（ａ）〜（ｃ）は、上記図４（ａ）に相
当する断面図であって、１つの断面における状態を正確
に示す図ではない。
【００６３】まず、図５（ａ）に示すように、リードフ
レーム１０の支持用リード４の先端部４ａを折り曲げて
おき、図５（ｂ）に示すように、２つのピン１１を各可
動部５の開口７に遊嵌させて、ピン１１を外方に移動さ
せる。これによって、支持用リード４の先端部４ａが、
半導体チップ搭載領域Ｒetr よりも外方に存在する状態
となる。
【００６４】次に、図５（ｃ）に示すように、半導体チ
ップ１を支持用リード４の先端部４ａ間に載置し、支持
用リード４の先端部４ａが半導体チップ１の側面に当接
するまで各ピン１１を戻してから、各ピン１１を開口７
から抜くことで、図５（ｄ）に示す状態となる。このと
き、接続用リード３と半導体チップ１との間には、軟の
部材も介在していない。
【００６５】次に、図６（ａ）に示すように、ワイヤボ
ンディングを行って、接続用リード３の先端部と半導体
チップ１のボンディングパッド１ａとをＡｕワイヤ９を
介して電気的に接続する。その際、接続用リード３は半
導体チップ１からみると中空に浮いているため、接続用
リード３の先端を押さえ治具により半導体チップ１に押
さえつけてワイヤボンドする。
【００６６】次に、図６（ｂ）に示すように、封止樹脂
２内に半導体チップ１，ボンディングパッド１ａ，接続
用リード３の先端部及びＡｕワイヤ９を埋め込んでか
ら、図６（ｃ）に示すように、支持用リード４のうち封
止樹脂２の中に埋め込まれた部分を残して支持用リード
４の基端部は切り落とす。その際、リードフレーム１０
の各外枠１０ａ，１０ｂ，可動部５，バネ部６Ａ等も切
り落とされ、これらは封止樹脂２内に残らない。つま
り、図６（ｃ）に示す状態では、バネ部６Ａが封止樹脂
２内に残っていないことで、支持用リード４の先端部４
ａには半導体チップ１側への付勢力が消失しており、先
端部４ａに対する半導体チップ１から抗力も消失してい
る。
【００６７】上述の工程において、本実施形態のごとく
可動部５内に開口７を設けていることで、半導体チップ
の実装工程中でバネ部６Ａを作動させることが容易とな
る。その場合、本実施形態のごとく、開口７の径をピン
１１の径よりも大きくし、両者間に遊びを設けておくこ
とで、図５（ｃ）に示す状態から図５（ｄ）に示す状態
に移行する際に、支持用リード４の先端部４ａが半導体
チップ１の側面に当接してから多少ピン１１を半導体チ
ップ１側に移動させてもよいと言う余裕が生じる。つま
り、ピン１１を開口７から抜くのに適切な位置の範囲が
両者間の遊び分だけ広くなるので、作業を円滑に行うこ
とができる。
【００６８】さらに、上記図６（ｂ）に示す封止工程に
おいて、バネ部６Ａの付勢力の方向をあらかじめ封止樹
脂２の流れ方向と一致させておくことにより、封止樹脂
２の流れによって半導体チップ１が支持リード４の支持
力と直交する方向に移動するのを防止することができ
る。
【００６９】（第２の実施形態）次に、第２の実施形態
について、図７を参照しながら説明する。図７は、第２
の実施形態に係るリードフレームの平面図であって、支
持用リード４の先端部４ａを折り曲げた後の状態を示
す。
【００７０】同図に示すように、本実施形態では、半導
体チップ１を挟む両側の支持用リード４の内、一方の支
持用リード４と第１外枠１０ａとの間に、上記第１の実
施形態と同じ構造を有するバネ部６Ａ及び可動部５が設
けられている。それに対し、他方の側の支持用リード４
と第１外枠１０ａとの間にはバネ部６Ａや可動部５が介
在していない。そして、基端部が可動部５に接続されて
いる支持用リード４の先端部４ａは、半導体チップ搭載
領域Ｒetr 内まで延びているが、基端部が直接第１外枠
１０ａに接続されている支持用リード４の先端部４ａ
は、半導体チップ搭載領域Ｒetr と接する点までしか延
びていない。
【００７１】本実施形態では、容易に理解されるように
上記第１の実施形態における効果と同じ効果が得られ
る。加えて、直接第１外枠１０ａに接続される支持用リ
ード４の側から封止樹脂を供給する流路等に残るいわゆ
るランナーの部分に開口７が存在するのを回避すること
ができる。ランナーにリードフレーム１０の開口がある
と開口に封止樹脂が残留するので、リードフレーム１０
の切り落とした部分と封止樹脂とを分離させる作業等、
後の工程が繁雑となる。本実施形態では、このような後
の工程の繁雑化を回避することができる。また、封止樹
脂の通り道にリードフレームの開口がないので、樹脂の
流れがスムーズとなる利点もある。
【００７２】（第３の実施形態）次に、第３の実施形態
について、図８を参照しながら説明する。図８は、第３
の実施形態に係るリードフレームに半導体チップを搭載
した状態を示す平面図である。
【００７３】本実施形態に係るリードフレーム１０にお
いては、上記第１実施形態と同様に各支持用リード４と
各第１外枠１０ａとの間には、それぞれバネ部６Ｂと可
動部５とが設けられている。ただし、本実施形態では、
バネ部６Ｂが上記第１の実施形態とは異なり合計８つの
バネリード６１ａ，６１ｂによって構成されている。つ
まり、可動部５の前後左右にそれぞれ２本のバネリード
が設けられている。このように構成することで、バネリ
ード６１ａ，６１ｂの塑性変形を確実に防止することが
できる。また、各バネリード６１ａ，６１ｂに作用する
応力も均一化できるので、支持用リード４によって半導
体チップ１をより安定して所定位置に固定することがで
きる。
【００７４】（その他の実施形態）次に、その他の実施
形態について、図９（ａ）〜（ｅ）、図１０（ａ）〜
（ｄ）、図１１（ａ）〜（ｅ）、図１２（ａ）〜
（ｃ）、図１３（ａ）〜（ｄ）、図１４及び図１５を参
照しながら説明する。
【００７５】図９（ａ）〜（ｅ）は、支持用リードの形
態例を示す。図９（ａ）は、先端に向かうにつれて互い
の間隔を広げるように延びる２つの支持用リード４１を
設ける形態を示す。また、図９（ｂ）は、先端に向かう
につれて互いの間隔を狭めるように延びる２つの支持用
リード４２を設ける形態を示す。図９（ａ），（ｂ）に
示す形態は、いずれもクッション性が向上すると言う利
点を有する。
【００７６】図９（ｃ）は、基端部では２か所から延び
て先端で接続されるほぼπ型の支持用リード４３を設け
る形態を示す。この場合、半導体チップに当接する面積
が広くなるので、半導体チップの破損を確実に防止しう
る利点がある。
【００７７】図９（ｃ），（ｄ）は、上記各実施形態に
おけると同じ形状の支持用リード４を１つのみ設ける形
態と、上記各実施形態におけると同じ形状の支持用リー
ド４を３つ設ける形態とを示す。ただし、支持用リード
４の個数は、１〜３個に限定されるものではなく、半導
体装置の種類等に応じて定まる支持用リードの支持力等
を考慮して適宜選択しうる。
【００７８】次に、図１０（ａ）〜（ｄ）は、付勢力の
方向に対して直交する方向に直線状に延びるバネリード
を備えたバネ部の形態例を示し、順に、可動部５の先端
側にのみ１対のバネリードを有するバネ部６Ｃ、可動部
５の先端側及び後端側に各１対のバネリードを設けた上
記第１，第２実施形態で説明した構造を有するバネ部６
Ａ、可動部５の先端側に１対のバネリードを後端側に２
対のバネリードをそれぞれ備えたバネ部６Ｄ、及び可動
部５の先端側及び後端側に各２対のバネリードを備えた
上記第３の実施形態で説明した構造を有するバネ部６Ｂ
を示す。これらの形態のいずれでもよいが、上述のよう
に、応力のバランスを取る意味では、先端側と後端側の
バネリードの個数（対の数）は同じであるほうが好まし
い。
【００７９】図１１（ａ）〜（ｅ）は、バネリードの形
状あるいは延在方向が上記各実施形態とは異なる場合の
バネ部の形態例を示し、順に、可動部５の先端側には付
勢力の方向に対して直交する方向に直線状に延びる１対
のバネリードを後端側には付勢力の方向と斜めに交差す
る方向に直線状に延びる１対のバネリードを備えたバネ
部６Ｅ、可動部５の先端側及び後端側にそれぞれ曲線状
の１対のバネリードを備えたバネ部６Ｇ、可動部５の先
端側には付勢力の方向に直交する方向に直線状に延びる
１対のバネリードを後端側には可動部の中央部の２か所
から付勢力の方向に直交しかつ互いに逆の方向に延びた
後折り返す１対のバネリードをそれぞれ備えたバネ部６
Ｈ、可動部５の先端側には付勢力の方向に直交する方向
に直線状に延びる１対のバネリードを後端側にはつづら
折り状に延びる１対のバネリードをそれぞれ備えたバネ
部６Ｉ、可動部５の先端側には付勢力の方向に直交する
方向に直線状に延びる１対のバネリードを後端側には左
右対称の「く」の字状に延びる４対のバネリードをそれ
ぞれ備えたバネ部６Ｊを示す。
【００８０】ただし、バネ部には上記各形態以外にも多
様な形態があり、いずれにおいても、リードフレーム１
０の支持用リード４の基端部とリードフレーム本体との
間にバネ部６を設けることにより、上記各実施形態と同
様の効果を得られることは言うまでもない。また、必ず
しも中心線の両側に１対のバネリードを設ける必要はな
く、片持梁状のバネリードを設けてもよい。
【００８１】図１２（ａ）〜（ｃ）は、基本的構造は上
記第１，第２実施形態と同じであるが、バネリードの長
さや幅が異なるバネ部６Ａの例を示す。上述のように、
これらの形態は、適切なバネ部の支持力に応じバネ係数
を調整するために適宜選択される。
【００８２】図１３（ａ）〜（ｄ）は、可動部を移動さ
せるために使用されるピン等の部材と係合する係合部の
形態例を示し、順に、支持用リード４に接続される１本
のバネリードによって可動部及びバネ部が構成され可動
部の先端面がピン等と係合しうるように構成されている
形態、上記第１，第２実施形態におけると同じバネ部６
Ａを備えているが開口がなく可動部５の先端面でピン等
と係合しうるように構成されている形態、係合部である
２つの円形の開口７を可動部５に設けた形態、係合部で
ある四角形の開口７１を可動部５に設けた形態をそれぞ
れ示す。なお、開口の形状は、円形や四角形に限定され
るものではなく、三角、楕円形、その他の形状でもかま
わない。
【００８３】また、図１４は、２つの支持リード４に対
し個別にバネ部６Ａ及び可動部５を設けた形態を示す。
この場合、半導体チップとリードフレームとが平面内で
傾いていたり、多少の凸凹があってもそれぞれのバネ部
６Ａが独立に動作可能なため、安定した支持力を発揮す
ることができる。
【００８４】また、リードフレームのうち封止樹脂内に
残らない部分つまり可動部５とリードフレーム本体との
間には、図１５に示すような立体的バネを設けてもよ
い。
【００８５】図９〜図１５に示すような各形態において
も、ＬＯＣ構造のパッケージでポリイミドテープを用い
ず、無加熱のプロセスで半導体チップ１をリードフレー
ム１０に搭載し、パッケージングすることができるた
め、パッケージの低コスト化と高信頼性化が実現でき
る。また、従来のＬＯＣパッケージの利点も継承するこ
とができるため、大面積チップの小型パッケージ化、デ
バイスの高速、低消費電力化に有利で、チップ面積の削
減や放熱性の向上も可能である。
【００８６】ただし、半導体チップ１と支持用ーリード
４とをより確実に固定するために、半導体チップ１の側
面と支持用リード４とを絶縁性樹脂や低融点金属、接着
テープ等により接着しても良い。
【００８７】また、上記各実施形態では、接続用リード
３は半導体チップ１の主面上のボンディングパッド１ａ
の付近まで延設したが、通常のパッケージのように接続
用リード３の先端が半導体チップ１の周辺にあるように
構成しても良い。
【００８８】
【発明の効果】以上説明したように、請求項１〜１３に
記載される本発明のリードフレームによれば、半導体チ
ップとの電気的接続を行う接続用リードとは別にワイヤ
ボンディング，樹脂封止時に半導体チップを固定するた
めの支持用リードを設け、かつ少なくとも１つの支持用
リードの基端部とリードフレーム本体との間に可動部及
びバネ部を設ける構成としたので、ポリイミドテープが
不要となることで低コスト化，クラック等の防止を図る
ことができるとともに、封止樹脂内における応力発生部
材の残留を回避しうるリードフレームの構成とすること
で、リードフレームを用いて製造される半導体パッケー
ジの信頼性の向上と、規格化された半導体パッケージ内
に収容しうる半導体チップサイズの大型化とを図ること
ができる。また、ＬＯＣパッケージの利点も継承できる
ため、大面積チップの小型パッケージ化、半導体パッケ
ージ内に収納されるデバイスの高速、低消費電力化に有
利で、半導体チップの余分な面積の削減や放熱性の向上
も可能である。
【００８９】請求項１４及び１５に記載される本発明の
半導体チップの実装方法によれば、請求項１の構成を有
するリードフレームを利用して、支持用リードが接続さ
れる可動部を移動させ、その際に生じるバネ部の付勢力
を利用して半導体チップを固定してワイヤボンディング
工程，樹脂封止工程を行った後、支持用リードの基端部
や可動部等を切り落とすようにしたので、規格化された
容積内に大面積の半導体チップを収納しつつ、ポリイミ
ドテープを用いないことによる工程数の低減と、半導体
パッケージの信頼性の向上とを図ることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係るリードフレームの打ち抜
かれた状態での形状を示す平面図である。
【図２】第１の実施形態に係るリードフレームの実使用
時における形状を示す平面図及び断面図である。
【図３】第１の実施形態に係るリードフレームの半導体
チップ搭載時における形状を示す平面図及び断面図であ
る。
【図４】第１の実施形態に係るリードフレームを用いた
樹脂封止型半導体パッケージの支持用リードの延在方向
に平行な断面及び直交する断面における断面図である。
【図５】第１の実施形態に係るリードフレームを用いて
樹脂封止型半導体パッケージを製造するための半導体チ
ップの実装工程のうち半導体チップを支持，固定するま
での工程を示す断面図である。
【図６】第１の実施形態に係るリードフレームを用いて
樹脂封止型半導体パッケージを製造するための半導体チ
ップの実装工程のうちワイヤボンディング以降の工程を
示す断面図である。
【図７】第２の実施形態に係るリードフレームの形状を
示す平面図である。
【図８】第３の実施形態に係るリードフレームの半導体
チップを固定したときの形状を示す平面図である。
【図９】その他の実施形態に係るリードフレームのうち
支持用リードの形態例を部分的に示す平面図である。
【図１０】その他の実施形態に係るリードフレームのう
ちバネ部の形態例を部分的に示す平面図である。
【図１１】その他の実施形態に係るリードフレームのう
ちバネ部の形態例を部分的に示す平面図である。
【図１２】その他の実施形態に係るリードフレームのう
ちバネリードの形態例を部分的に示す平面図である。
【図１３】その他の実施形態に係るリードフレームのう
ち係合部等の形態例を部分的に示す平面図である。
【図１４】その他の実施形態に係るリードフレームのう
ち各支持用リードに対して個別に可動部を設けた形態例
を部分的に示す平面図である。
【図１５】その他の実施形態に係るリードフレームのう
ち可動部とリードフレーム本体との間に介設可能な立体
的バネ部の例を示す斜視図である。
【図１６】従来のＬＯＣパッケージの構造を示す断面図
である。
【図１７】従来のＬＯＣパッケージの組立工程を示す断
面図である。
【符号の説明】
１ 半導体チップ ２ 封止樹脂 ３ 接続用リード ４ 支持用リード ４ａ 先端部 ５ 可動部 ６ バネ部 ７ 開口（係合部） ９ Ａｕワイヤ １０ リードフレーム １０ａ 第１外枠（リードフレーム本体） １０ｂ 第２外枠（リードフレーム本体） １１ ピン Ｒetr 半導体チップ搭載領域 Ｃtl 中心線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本間 太 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 奥間 啓二 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 藤本 敬一 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッドレスかつ樹脂封止型の半導体
    パッケージに使用されるリードフレームであって、 半導体チップを搭載するための半導体チップ搭載領域を
    取り囲むリードフレーム本体と、 上記リードフレーム本体から半導体チップ搭載領域に向
    かって延びて、上記半導体チップの一部と電気的に接続
    するための複数の接続用リードと、 上記リードフレーム本体に接続され樹脂による封止領域
    の外側に位置する基端部、及び上記半導体チップの搭載
    状態で上記半導体チップの側面に当接して上記半導体チ
    ップを挟持するための先端部とを有する複数の支持用リ
    ードと、 上記複数の支持用リードのうち少なくとも１つと上記リ
    ードフレーム本体との間に設けられ、上記リードフレー
    ム本体との間で相対的に移動可能に構成された可動部
    と、 上記可動部と上記リードフレーム本体との間に設けら
    れ、上記可動部を弾性的に支持して上記可動部が自然状
    態から移動したときにはその移動方向とは逆向きの付勢
    力を上記可動部に与えるバネ部とを備え、 上記可動部に接続される支持用リードの先端部は、自然
    状態では上記半導体チップ搭載領域内にあり、上記可動
    部の移動に応じて半導体領域の搭載領域外に移動可能
    に、かつ上記半導体チップの搭載状態では上記半導体チ
    ップの１つの側面に当接して上記バネ部の付勢力により
    上記半導体チップを支持することが可能に構成されてい
    ることを特徴とするリードフレーム。
  2. 【請求項２】 請求項１記載のリードフレームにおい
    て、 上記可動部には、上記可動部を移動させるための部材が
    係合するための係合部が形成されていることを特徴とす
    るリードフレーム。
  3. 【請求項３】 請求項２記載のリードフレームにおい
    て、 上記係合部は、上記可動部を移動させるための部材がピ
    ンである場合に上記ピンが係合するための開口であるこ
    とを特徴とするリードフレーム。
  4. 【請求項４】 請求項１記載のリードフレームにおい
    て、 上記支持用リードは、上記半導体チップの相対向する２
    つの側面を挟持するようリードフレーム内の相対向する
    ２箇所に設けられており、各支持用リードの基端部とリ
    ードフレーム本体との間に上記可動部が設けられている
    ことを特徴とするリードフレーム。
  5. 【請求項５】 請求項１記載のリードフレームにおい
    て、 上記支持用リードは、上記半導体チップの相対向する２
    つの側面を挟持するようリードフレーム内の相対向する
    ２箇所に設けられており、そのうち１箇所の支持用リー
    ドの基端部とリードフレーム本体との間にのみ上記可動
    部が設けられており、 他の１箇所の支持用リードの基端部とリードフレーム本
    体との間には上記可動部が介在せずかつ当該支持用リー
    ドの先端は上記半導体チップ搭載領域に接していること
    を特徴とするリードフレーム。
  6. 【請求項６】 請求項４又は５記載のリードフレームに
    おいて、 上記支持用リードは、各箇所に各々複数個設けられてい
    ることを特徴とするリードフレーム。
  7. 【請求項７】 請求項１記載のリードフレームにおい
    て、 上記各支持用リードの先端部が上記半導体チップの側面
    に沿うように折り曲げられていることを特徴とするリー
    ドフレーム。
  8. 【請求項８】 請求項１記載のリードフレームにおい
    て、 上記支持用リードは、樹脂封止工程における樹脂の流れ
    方向の前後で半導体チップ搭載領域を間に挟んで両側に
    配置され、 上記バネ部は、その付勢力が上記樹脂の流れ方向にほぼ
    平行に加わるように構成されていることを特徴とするリ
    ードフレーム。
  9. 【請求項９】 請求項１記載のリードフレームにおい
    て、 上記バネ部は、互いに平行な直線状の複数のバネリード
    により形成されていることを特徴とするリードフレー
    ム。
  10. 【請求項１０】 請求項９記載のリードフレームにおい
    て、 上記バネリードは、上記バネ部の付勢力の方向と直交す
    る方向に延在していることを特徴とするリードフレー
    ム。
  11. 【請求項１１】 請求項９記載のリードフレームにおい
    て、 上記バネリードは、上記可動部とリードフレーム本体と
    の間で上記支持用リードの延在方向における上記半導体
    チップ搭載領域の中心線の両側に設けられ、かつ上記中
    心線の左右で互いに対称になるよう配置されていること
    を特徴とするリードフレーム。
  12. 【請求項１２】 請求項９記載のリードフレームにおい
    て、 上記バネリードは、上記可動部の上記支持用リード側と
    上記リードフレーム本体側との２箇所に設けられ、かつ
    上記中心線の前後で互いに対称になるよう配置されてい
    ることを特徴とするリードフレーム。
  13. 【請求項１３】 請求項１記載のリードフレームにおい
    て、 上記バネ部は、リードフレームに設けられたスリットパ
    ターンにより形成されていることを特徴とするリードフ
    レーム。
  14. 【請求項１４】 半導体チップを準備する工程と、 リードフレーム本体から半導体チップ搭載領域に向かっ
    て延びる複数の接続用リード，上記リードフレーム本体
    に接続される基端部から上記半導体チップ搭載領域に向
    かって延びる先端部とを有する複数の支持用リード，上
    記複数の支持用リードのうち少なくとも１つと上記リー
    ドフレーム本体との間に設けられ上記リードフレーム本
    体との間で相対的に移動可能に構成された可動部，及び
    上記可動部と上記リードフレーム本体との間に設けられ
    上記可動部を弾性的に支持して上記可動部が自然状態か
    ら移動したときにはその移動方向とは逆向きの付勢力を
    上記可動部に与えるバネ部を有するリードフレームを準
    備する工程と、 上記リードフレームの可動部を上記半導体チップ搭載領
    域の反対方向に移動させることにより、上記可動部に接
    続される上記支持用リードの先端部を上記半導体チップ
    搭載領域の外方に位置させる工程と、 上記可動部に接続される上記支持用リードの先端部を上
    記半導体チップ搭載領域の外方に位置させた状態で、上
    記接続用リードの下方において上記半導体チップ搭載領
    域に上記半導体チップを設置して、上記接続用リードと
    上記半導体チップの主面との間の上下方向の距離が所定
    範囲になるようアライメントする工程と、 上記バネ部の付勢力に応じて上記可動部に接続される支
    持用リードをその先端部が上記半導体チップの側面に当
    接する位置まで移動させて、上記各支持用リードの先端
    部に加わる上記バネ部の付勢力により上記半導体チップ
    を支持する工程と、 上記半導体チップを上記支持用リードにより支持した状
    態で、上記接続用リードと上記半導体チップの一部との
    間の電気的接続及び樹脂封止を行う工程と、 上記支持用リードの先端部と基端部との間の所定位置か
    らリードフレーム本体側の部分，上記接続用リードの上
    記リードフレーム本体側の一部，上記可動部，上記バネ
    部，及び上記リードフレーム本体を樹脂封止された部分
    から切り離す工程とを備えていることを特徴とする半導
    体チップの実装方法。
  15. 【請求項１５】 請求項１４記載の半導体チップの実装
    方法において、 上記リードフレームを準備する工程では、上記可動部に
    開口を設け、 上記可動部を移動させる工程では、上記開口にピンを差
    し込んだ後上記ピンに上記バネ部の付勢力に対する抗力
    を加えてピンを上記半導体チップ搭載領域の反対側に移
    動させ、 上記半導体チップとリードフレーム本体とをアライメン
    トする工程では、上記ピンから上記バネ部の付勢力に対
    する抗力を解除して、上記各支持用リードの先端部が上
    記半導体チップの側面に当接してから上記ピンを上記開
    口から引き抜くことを特徴とする半導体チップの実装方
    法。
JP8000129A 1996-01-05 1996-01-05 リードフレーム及び半導体チップの実装方法 Pending JPH09186286A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8000129A JPH09186286A (ja) 1996-01-05 1996-01-05 リードフレーム及び半導体チップの実装方法
US08/777,495 US5708293A (en) 1996-01-05 1996-12-30 Lead frame and method of mounting semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8000129A JPH09186286A (ja) 1996-01-05 1996-01-05 リードフレーム及び半導体チップの実装方法

Publications (1)

Publication Number Publication Date
JPH09186286A true JPH09186286A (ja) 1997-07-15

Family

ID=11465429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8000129A Pending JPH09186286A (ja) 1996-01-05 1996-01-05 リードフレーム及び半導体チップの実装方法

Country Status (2)

Country Link
US (1) US5708293A (ja)
JP (1) JPH09186286A (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
TW468258B (en) * 1998-10-21 2001-12-11 Hitachi Ltd Semiconductor device and method of manufacturing the same
DE10014306B4 (de) * 2000-03-23 2005-12-22 Infineon Technologies Ag Systemträger für einen Halbleiterchip mit einem Leiterrahmen
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
JP4011076B2 (ja) * 2004-06-28 2007-11-21 株式会社東芝 半導体装置及びその製造方法
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7425499B2 (en) * 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20070148807A1 (en) 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
WO2009025161A1 (ja) * 2007-08-17 2009-02-26 Toppan Printing Co., Ltd. 反応場独立冶具及びそれを用いた反応チップ処理装置
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
CN101540307B (zh) * 2008-03-20 2010-10-20 力成科技股份有限公司 引脚在芯片上的半导体封装构造
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
US8810023B2 (en) * 2012-07-06 2014-08-19 Texas Instruments Incorporated Cantilever packages for sensor MEMS (micro-electro-mechanical system)
CN114597189B (zh) * 2022-03-04 2022-12-30 泰兴市永志电子器件有限公司 一种集成电路用引线框架结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278857A (ja) * 1989-04-20 1990-11-15 Fujitsu Ltd 樹脂封止型半導体装置
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
JPH04317363A (ja) * 1991-04-16 1992-11-09 Sony Corp ダイパッドレス樹脂封止型半導体装置とその製造方法
JP2739031B2 (ja) * 1992-12-08 1998-04-08 三菱電機株式会社 半導体装置用ソケット
JPH0750762B2 (ja) * 1992-12-18 1995-05-31 山一電機株式会社 Ｉｃキャリア
JPH06244355A (ja) * 1993-02-15 1994-09-02 Tetsuya Hojo リードフレームのピン保持固定部の形成方法、樹脂モールド時の樹脂漏れ防止部の形成方法、およびｉｃ等の放熱板固定部の形成方法

Also Published As

Publication number Publication date
US5708293A (en) 1998-01-13

Similar Documents

Publication Publication Date Title
JPH09186286A (ja) リードフレーム及び半導体チップの実装方法
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
JP6121692B2 (ja) 半導体装置およびその製造方法
KR0140675B1 (ko) 반도체 장치 및 그 제조방법
US5252854A (en) Semiconductor device having stacked lead structure
JP2857380B2 (ja) 積層リードフレームを用いたチップスケールパッケージの製造方法
US6392295B1 (en) Semiconductor device
CN116544125B (zh) 制造半导体器件的方法和对应的半导体器件
JPS6236883A (ja) オプテイカルアイソレ−タの製造方法
JP2009506539A (ja) マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
US6583511B2 (en) Semiconductor device and a method of producing the same
US6331738B1 (en) Semiconductor device having a BGA structure
US5728247A (en) Method for mounting a circuit
JP2010157624A (ja) 半導体装置
JP3317951B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4206177B2 (ja) 半導体装置
JP2677967B2 (ja) 半導体装置の製造方法
TWI261300B (en) Semiconductor device
JPH09172033A (ja) 半導体装置およびその製造方法
US20080169554A1 (en) Plastic semiconductor packages having improved metal land-locking features
JP2840232B2 (ja) 半導体装置及びその製造方法
JP7576927B2 (ja) 半導体素子及び半導体素子製造方法
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
JP2002176130A (ja) 封止型半導体装置およびそれに用いられるリードフレーム