JPH09186424A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH09186424A JPH09186424A JP34179695A JP34179695A JPH09186424A JP H09186424 A JPH09186424 A JP H09186424A JP 34179695 A JP34179695 A JP 34179695A JP 34179695 A JP34179695 A JP 34179695A JP H09186424 A JPH09186424 A JP H09186424A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- printed wiring
- connection terminals
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】電子部品をプリント配線板の表面および裏面に
実装された電子部品の所望の接続端子同志を容易に接続
することができ、小型化および高密度化な実装が可能な
プリント回路基板を提供することにある。 【解決手段】同一の機能を有する第１、第２の電子部品
２０ａ、２０ｂを備え、第１の電子部品は、所定の位置
に配列された多数の接続端子２２ａを有し、第２の電子
部品は、第１の電子部品の接続端子と同一電気的特性の
接続端子と１８０度反転した位置にそれぞれ配列された
多数の接続端子２２ｂを有している。第１の電子部品は
プリント配線板の表面上に実装され、第２の電子部品
は、各接続端子が第１の電子部品の同一電気的特性を有
する接続端子とプリント配線板を間に挟んでほぼ対向し
てプリント配線板の裏面上に実装されている。
実装された電子部品の所望の接続端子同志を容易に接続
することができ、小型化および高密度化な実装が可能な
プリント回路基板を提供することにある。 【解決手段】同一の機能を有する第１、第２の電子部品
２０ａ、２０ｂを備え、第１の電子部品は、所定の位置
に配列された多数の接続端子２２ａを有し、第２の電子
部品は、第１の電子部品の接続端子と同一電気的特性の
接続端子と１８０度反転した位置にそれぞれ配列された
多数の接続端子２２ｂを有している。第１の電子部品は
プリント配線板の表面上に実装され、第２の電子部品
は、各接続端子が第１の電子部品の同一電気的特性を有
する接続端子とプリント配線板を間に挟んでほぼ対向し
てプリント配線板の裏面上に実装されている。
Description
【０００１】
【発明の属する技術分野】この発明は、プリント配線板
上に複数の電子部品を実装してなるプリント回路基板に
関する。
上に複数の電子部品を実装してなるプリント回路基板に
関する。
【０００２】
【従来の技術】パーソナルコンピュータ等の電子機器に
おいては、プリント配線板とこのプリント配線板上に実
装された多数の電子部品とを有するプリント回路基板が
広く使用されている。
おいては、プリント配線板とこのプリント配線板上に実
装された多数の電子部品とを有するプリント回路基板が
広く使用されている。
【０００３】実装される電子部品としては、同一の電気
的な機能を有する電子部品を並んで配置し、複数個に亙
って接続端子を並列に接続して電気的に機能するものが
知られている。このような機能を持った電子部品には、
ＲＯＭ、ＤＲＡＭ、ＳＲＡＭ等がある。例えば、ＤＲＡ
Ｍは、複数個のＤＲＡＭの内、同一の電気的特性を持っ
た接続端子同志を接続することにより、メモリの容量を
増やすことができる。
的な機能を有する電子部品を並んで配置し、複数個に亙
って接続端子を並列に接続して電気的に機能するものが
知られている。このような機能を持った電子部品には、
ＲＯＭ、ＤＲＡＭ、ＳＲＡＭ等がある。例えば、ＤＲＡ
Ｍは、複数個のＤＲＡＭの内、同一の電気的特性を持っ
た接続端子同志を接続することにより、メモリの容量を
増やすことができる。
【０００４】例えば、半田ボールからなる接続端子を有
するボールグリッドアレイ型のＤＲＡＭをプリント配線
板上に複数個実装する場合には、複数個のＤＲＡＭをプ
リント配線板の表面上に並べて配置し、この表面上に形
成された配線を介して、あるいは、スルーホールおよび
プリント配線板の内層又は裏面に形成された配線を介し
て、同一の電気的特性を有する接続端子同志を並列に接
続する構成が取られている。
するボールグリッドアレイ型のＤＲＡＭをプリント配線
板上に複数個実装する場合には、複数個のＤＲＡＭをプ
リント配線板の表面上に並べて配置し、この表面上に形
成された配線を介して、あるいは、スルーホールおよび
プリント配線板の内層又は裏面に形成された配線を介し
て、同一の電気的特性を有する接続端子同志を並列に接
続する構成が取られている。
【０００５】一方、近年のプリント回路基板の小型化お
よび高密度化に伴い、多数のＲＡＭをプリント配線板の
表面および裏面の両方に隙間なく実装し、これらのＲＡ
Ｍの同一特性の接続端子同志を表面上の配線およびスル
ーホールを介して並列に接続した構成が提供されてい
る。このような構成のプリント回路基板によれば、電子
部品を高密度に実装し、メモリの容量を増大させること
ができる。
よび高密度化に伴い、多数のＲＡＭをプリント配線板の
表面および裏面の両方に隙間なく実装し、これらのＲＡ
Ｍの同一特性の接続端子同志を表面上の配線およびスル
ーホールを介して並列に接続した構成が提供されてい
る。このような構成のプリント回路基板によれば、電子
部品を高密度に実装し、メモリの容量を増大させること
ができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た構成のプリント回路基板において、多数のＲＡＭは、
それぞれ同一の構造を有し、その接続端子も同一の配列
構造を有している。そのため、これらのＲＡＭをプリン
ト配線板の上面および下面に向い合わせて実装した場
合、同一の電気的特性を有する接続端子同志は、比較的
長い距離離間した状態となる。従って、これらの接続端
子同志を接続するためのスルーホールあるいは配線も比
較的長くなる。その結果、プリント配線板の表面側に実
装されたＲＡＭの配線に必要なスルーホールと、裏面側
に実装されたＲＡＭの配線に必要なスルーホールとが相
互に干渉してしまう場合がある。
た構成のプリント回路基板において、多数のＲＡＭは、
それぞれ同一の構造を有し、その接続端子も同一の配列
構造を有している。そのため、これらのＲＡＭをプリン
ト配線板の上面および下面に向い合わせて実装した場
合、同一の電気的特性を有する接続端子同志は、比較的
長い距離離間した状態となる。従って、これらの接続端
子同志を接続するためのスルーホールあるいは配線も比
較的長くなる。その結果、プリント配線板の表面側に実
装されたＲＡＭの配線に必要なスルーホールと、裏面側
に実装されたＲＡＭの配線に必要なスルーホールとが相
互に干渉してしまう場合がある。
【０００７】この場合、プリント配線板の片面側にしか
ＲＡＭを実装できないことになり、電子部品の高密度実
装が実現困難となる。従って、ＳＲＡＭ、ＤＲＡＭ等の
メモリ容量を充分に増加させることが困難となる。
ＲＡＭを実装できないことになり、電子部品の高密度実
装が実現困難となる。従って、ＳＲＡＭ、ＤＲＡＭ等の
メモリ容量を充分に増加させることが困難となる。
【０００８】この発明は以上の点に鑑みなされてもの
で、その目的は、多数の電子部品をプリント配線板の表
面および裏面に実装した場合でも電子部品の所望の接続
端子同志を容易に接続することができ、小型化および高
密度化な実装が可能なプリント回路基板を提供すること
にある。
で、その目的は、多数の電子部品をプリント配線板の表
面および裏面に実装した場合でも電子部品の所望の接続
端子同志を容易に接続することができ、小型化および高
密度化な実装が可能なプリント回路基板を提供すること
にある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、この発明のプリント回路基板は、それぞれ導体パタ
ーンの形成された第１の表面、および第１の表面の反対
側に位置した第２の表面を有するプリント配線板と、種
々の電気的特性を有しそれぞれ所定の位置に配列された
多数の接続端子を備え、所定の機能を有する第１の電子
部品と、上記第１の電子部品の接続端子と同一の種々の
電気的特性を有し、上記第１の電子部品の同一電気的特
性の接続端子と１８０度反転した位置にそれぞれ配列さ
れた多数の接続端子を備えているとともに、上記第１の
電子部品と同一の機能を有する第２の電子部品と、を備
えている。
め、この発明のプリント回路基板は、それぞれ導体パタ
ーンの形成された第１の表面、および第１の表面の反対
側に位置した第２の表面を有するプリント配線板と、種
々の電気的特性を有しそれぞれ所定の位置に配列された
多数の接続端子を備え、所定の機能を有する第１の電子
部品と、上記第１の電子部品の接続端子と同一の種々の
電気的特性を有し、上記第１の電子部品の同一電気的特
性の接続端子と１８０度反転した位置にそれぞれ配列さ
れた多数の接続端子を備えているとともに、上記第１の
電子部品と同一の機能を有する第２の電子部品と、を備
えている。
【００１０】上記第１の電子部品は上記第１の表面上に
実装され、上記第２の電子部品は、各接続端子が上記第
１の電子部品の接続端子の内、同一の電気的特性を有す
る接続端子と上記プリント配線板を間に挟んでほぼ対向
して上記第２の表面上に実装され、上記プリント配線板
は、上記第１および第２の電子部品の同一電気的特性の
接続端子同志を接続した多数のスルーホールを備えてい
ることを特徴としている。
実装され、上記第２の電子部品は、各接続端子が上記第
１の電子部品の接続端子の内、同一の電気的特性を有す
る接続端子と上記プリント配線板を間に挟んでほぼ対向
して上記第２の表面上に実装され、上記プリント配線板
は、上記第１および第２の電子部品の同一電気的特性の
接続端子同志を接続した多数のスルーホールを備えてい
ることを特徴としている。
【００１１】上記のように構成されたプリント配線板に
よれば、第１の電子部品はプリント配線板の第１の表面
上に実装され、第２の電子部品はプリント配線板の第２
の表面上に実装される。この際、第２の電子部品の各接
続端子は、第１の電子部品の接続端子の内、同一の電気
的特性を有する接続端子とプリント配線板を挟んでほぼ
対向した状態で実装される。そして、同一の電気的特性
を有する接続端子は、プリント配線板のスルーホールを
介して互いに導通している。
よれば、第１の電子部品はプリント配線板の第１の表面
上に実装され、第２の電子部品はプリント配線板の第２
の表面上に実装される。この際、第２の電子部品の各接
続端子は、第１の電子部品の接続端子の内、同一の電気
的特性を有する接続端子とプリント配線板を挟んでほぼ
対向した状態で実装される。そして、同一の電気的特性
を有する接続端子は、プリント配線板のスルーホールを
介して互いに導通している。
【００１２】
【発明の実施の形態】以下、図面を参照しながらこの発
明の実施の形態に係るプリント回路基板について詳細に
説明する。図１および図２に示すように、プリント回路
基板は多層のプリント配線板１０を備えている。このプ
リント配線板１０の第１の表面（表面）１２ａには、多
数の接続パッド１４ａ（第１の接続パッド）を含む導体
パターン１６ａが形成され、同様に、プリント配線板の
第２の表面（裏面）１２ｂには、多数の接続パッド１４
ｂ（第２の接続パッド）を含む導体パターン１６ｂが形
成されている。また、第１および第２の表面１２ａ、１
２ｂ間には、中間層の導体パターン１６ｃが形成されて
いる。
明の実施の形態に係るプリント回路基板について詳細に
説明する。図１および図２に示すように、プリント回路
基板は多層のプリント配線板１０を備えている。このプ
リント配線板１０の第１の表面（表面）１２ａには、多
数の接続パッド１４ａ（第１の接続パッド）を含む導体
パターン１６ａが形成され、同様に、プリント配線板の
第２の表面（裏面）１２ｂには、多数の接続パッド１４
ｂ（第２の接続パッド）を含む導体パターン１６ｂが形
成されている。また、第１および第２の表面１２ａ、１
２ｂ間には、中間層の導体パターン１６ｃが形成されて
いる。
【００１３】更に、プリント配線板１０は多数のスルー
ホール１８を有し、第１および第２の表面１２ａ、１２
ｂ上に形成されてプリント配線板を挟んで互いに対向す
る接続パッド同志は、それぞれスルーホール１８および
導体パターン１６ａ、１６ｂを介して電気的に導通して
いる。
ホール１８を有し、第１および第２の表面１２ａ、１２
ｂ上に形成されてプリント配線板を挟んで互いに対向す
る接続パッド同志は、それぞれスルーホール１８および
導体パターン１６ａ、１６ｂを介して電気的に導通して
いる。
【００１４】プリント配線板１０の第１の表面１２ａ上
には、第１の電子部品としてのボールグリッドアレイ型
の半導体パッケージ、例えば、標準タイプのＳＲＡＭ２
０ａが複数並んで実装されている。これらのＳＲＡＭ２
０ａは、すべて同一の構造および寸法に形成されている
とともに、同一の機能を有している。
には、第１の電子部品としてのボールグリッドアレイ型
の半導体パッケージ、例えば、標準タイプのＳＲＡＭ２
０ａが複数並んで実装されている。これらのＳＲＡＭ２
０ａは、すべて同一の構造および寸法に形成されている
とともに、同一の機能を有している。
【００１５】プリント配線板１０の第２の表面１２ｂ上
には、第２の電子部品としてのボールグリッドアレイ型
の半導体パッケージ、例えば、リバースタイプのＳＲＡ
Ｍ２０ｂが複数並んで実装されている。これらのＳＲＡ
Ｍ２０ｂは、すべて同一の構造および寸法に形成されて
いるとともに、同一の機能を有している。また、リバー
スタイプの各ＳＲＡＭ２０ｂは、標準タイプのＳＲＡＭ
２０ａと同一の機能を有しているとともに、後述するよ
うに、接続端子の配列を除いてＳＲＡＭ２０ａと同一の
構造および寸法に形成されている。
には、第２の電子部品としてのボールグリッドアレイ型
の半導体パッケージ、例えば、リバースタイプのＳＲＡ
Ｍ２０ｂが複数並んで実装されている。これらのＳＲＡ
Ｍ２０ｂは、すべて同一の構造および寸法に形成されて
いるとともに、同一の機能を有している。また、リバー
スタイプの各ＳＲＡＭ２０ｂは、標準タイプのＳＲＡＭ
２０ａと同一の機能を有しているとともに、後述するよ
うに、接続端子の配列を除いてＳＲＡＭ２０ａと同一の
構造および寸法に形成されている。
【００１６】図３（ａ）に示すように、標準タイプのＳ
ＲＡＭ２０ａは、その底面に取り付けられた半田ボール
からなる種々の電気的特性を有する多数の接続端子２２
ａを備え、これらの接続端子は、例えば、横に７個、縦
に１２個だけ所定の間隔をおいてマトリックス状に配列
されている。また、各接続端子２２ａは、その電気的特
性に応じて所定の位置に配置され、例えば、図３（ａ）
において、左端の列には、１Ａから１Ｋまでの接続端子
２２ａが並べられ、右端の列には、７Ａから７Ｋまでの
接続端子が並べられている。
ＲＡＭ２０ａは、その底面に取り付けられた半田ボール
からなる種々の電気的特性を有する多数の接続端子２２
ａを備え、これらの接続端子は、例えば、横に７個、縦
に１２個だけ所定の間隔をおいてマトリックス状に配列
されている。また、各接続端子２２ａは、その電気的特
性に応じて所定の位置に配置され、例えば、図３（ａ）
において、左端の列には、１Ａから１Ｋまでの接続端子
２２ａが並べられ、右端の列には、７Ａから７Ｋまでの
接続端子が並べられている。
【００１７】一方、図３（ｂ）に示すように、リバース
タイプのＳＲＡＭ２０ｂは、標準タイプのＳＲＡＭ２０
ａと同様に、その底面に取り付けられた半田ボールから
なる種々の電気的特性を有する多数の接続端子２２ｂを
備え、これらの接続端子は、横に７個、縦に１２個だけ
所定の間隔をおいてマトリックス状に配列されている。
そして、これらの接続端子２２ｂは、標準タイプのＳＲ
ＡＭ２０ａの各接続端子と同一の電気的特性を有する接
続端子を含んでいる。
タイプのＳＲＡＭ２０ｂは、標準タイプのＳＲＡＭ２０
ａと同様に、その底面に取り付けられた半田ボールから
なる種々の電気的特性を有する多数の接続端子２２ｂを
備え、これらの接続端子は、横に７個、縦に１２個だけ
所定の間隔をおいてマトリックス状に配列されている。
そして、これらの接続端子２２ｂは、標準タイプのＳＲ
ＡＭ２０ａの各接続端子と同一の電気的特性を有する接
続端子を含んでいる。
【００１８】そして、リバースタイプのＳＲＡＭ２０ｂ
において、各接続端子２２ｂは、標準タイプのＳＲＡＭ
２０ａの接続端子と同一の電気的特性を有する接続端子
が、標準タイプのＳＲＡＭ２０ａの同接続端子に対し１
８０度反転して位置するように配列されている。例え
ば、図３（ｂ）において、１Ａから１Ｋまでの接続端子
２２ｂは右端の列に並んで設けられ、７Ａから７Ｋまで
の接続端子２２ｂは左端の列に並んで設けられている。
において、各接続端子２２ｂは、標準タイプのＳＲＡＭ
２０ａの接続端子と同一の電気的特性を有する接続端子
が、標準タイプのＳＲＡＭ２０ａの同接続端子に対し１
８０度反転して位置するように配列されている。例え
ば、図３（ｂ）において、１Ａから１Ｋまでの接続端子
２２ｂは右端の列に並んで設けられ、７Ａから７Ｋまで
の接続端子２２ｂは左端の列に並んで設けられている。
【００１９】上記構成の各標準タイプのＳＲＡＭ２０ａ
は、各接続端子２２ａが接続パッド１４ａに半田付けさ
れた状態でプリント配線板１０の第１の表面１２ａ上に
実装されている。また、各リバースタイプのＳＲＡＭ２
０ｂは、各接続端子２２ｂが接続パッド１４ｂに半田付
けされた状態でプリント配線板１０の第２の表面１２ｂ
上に実装されている。この際、リバースタイプのＳＲＡ
Ｍ２０ｂは、各接続端子２２ｂがこの接続端子と同一電
気的特性を有する標準タイプのＳＲＡＭ２０ａの接続端
子２０ａと、プリント配線板１０を間に挟んで対向する
ように、第２の表面１２ｂ上に実装されている。
は、各接続端子２２ａが接続パッド１４ａに半田付けさ
れた状態でプリント配線板１０の第１の表面１２ａ上に
実装されている。また、各リバースタイプのＳＲＡＭ２
０ｂは、各接続端子２２ｂが接続パッド１４ｂに半田付
けされた状態でプリント配線板１０の第２の表面１２ｂ
上に実装されている。この際、リバースタイプのＳＲＡ
Ｍ２０ｂは、各接続端子２２ｂがこの接続端子と同一電
気的特性を有する標準タイプのＳＲＡＭ２０ａの接続端
子２０ａと、プリント配線板１０を間に挟んで対向する
ように、第２の表面１２ｂ上に実装されている。
【００２０】すなわち、図２に示すように、ＳＲＡＭ２
０ｂは、１Ａの接続端子２２ｂがＳＲＡＭ２０ａの１Ａ
の接続端子２２ａと対向した状態で第２の表面１２ｂ上
に実装されている。従って、ＳＲＡＭ２０ｂの１Ａの接
続端子２２ｂは、接続パッド１４ａ、１４ｂ、導体パタ
ーンおよびスルーホール１８を介して、ＳＲＡＭ２０ａ
の同一電気特性を有する１Ａの接続端子２２ａと電気的
に並列に接続されている。同様に、ＳＲＡＭ２０ｂの他
の接続端子２２ｂも、接続パッド１４ａ、１４ｂおよび
スルーホール１８を介して、ＳＲＡＭ２０ａの同一電気
特性を有する接続端子２２ａにそれぞれ電気的に並列に
接続されている。
０ｂは、１Ａの接続端子２２ｂがＳＲＡＭ２０ａの１Ａ
の接続端子２２ａと対向した状態で第２の表面１２ｂ上
に実装されている。従って、ＳＲＡＭ２０ｂの１Ａの接
続端子２２ｂは、接続パッド１４ａ、１４ｂ、導体パタ
ーンおよびスルーホール１８を介して、ＳＲＡＭ２０ａ
の同一電気特性を有する１Ａの接続端子２２ａと電気的
に並列に接続されている。同様に、ＳＲＡＭ２０ｂの他
の接続端子２２ｂも、接続パッド１４ａ、１４ｂおよび
スルーホール１８を介して、ＳＲＡＭ２０ａの同一電気
特性を有する接続端子２２ａにそれぞれ電気的に並列に
接続されている。
【００２１】以上のように構成されたプリント回路基板
によれば、第１の電子部品と第２の電子部品とを同一の
電気的特性をもった接続端子が１８０度反転した位置に
配列された構成としたことから、これら第１および第２
の電子部品をプリン配線板１０の第１および第２の表面
１２ａ、１２ｂ上にプリント配線板を挟んで対向して実
装することにより、同一の電気的特性を有する接続端子
同志を互いに短距離で向い合わせて配置することができ
る。従って、プリント配線板１０においては、これらの
同一電気的特性を有する接続端子同志を接続するための
スルーホール１８を短く形成することが可能となり、他
のスルーホールとの干渉を容易に防止することができ
る。
によれば、第１の電子部品と第２の電子部品とを同一の
電気的特性をもった接続端子が１８０度反転した位置に
配列された構成としたことから、これら第１および第２
の電子部品をプリン配線板１０の第１および第２の表面
１２ａ、１２ｂ上にプリント配線板を挟んで対向して実
装することにより、同一の電気的特性を有する接続端子
同志を互いに短距離で向い合わせて配置することができ
る。従って、プリント配線板１０においては、これらの
同一電気的特性を有する接続端子同志を接続するための
スルーホール１８を短く形成することが可能となり、他
のスルーホールとの干渉を容易に防止することができ
る。
【００２２】従って、同一機能を有する多数のＳＲＡＭ
２０ａ、２０ｂをプリント配線板１０の表面および裏面
に実装して高密度の実装を実現することができる。それ
により、ＳＲＡＭ等の電子部品の容量を容易に増大する
ことができる。また、この際、プリント配線板１０にお
ける導体パターンを高密度化する必要はなく、プリント
配線板の製造コストの低減も図ることができる。
２０ａ、２０ｂをプリント配線板１０の表面および裏面
に実装して高密度の実装を実現することができる。それ
により、ＳＲＡＭ等の電子部品の容量を容易に増大する
ことができる。また、この際、プリント配線板１０にお
ける導体パターンを高密度化する必要はなく、プリント
配線板の製造コストの低減も図ることができる。
【００２３】なお、図１ないし図３に示す上記実施の形
態においては、各スルーホール１８は、プリント配線板
１０を挟んで対向する接続パッド１４ａ、１４ｂに対し
て、プリント配線板の面方向に多少ずれて形成され、導
体パターン１６ａ、１６ｂを介して接続パッドに導通し
ている。しかしながら、図４に示すように、各スルーホ
ール１８は、その両端開口が接続パッド１４ａ、１４ｂ
によって閉塞されるように接続パッド１４ａ、１４ｂの
真下に形成され、これらの接続パッドに直接導通する構
成としてもよい。
態においては、各スルーホール１８は、プリント配線板
１０を挟んで対向する接続パッド１４ａ、１４ｂに対し
て、プリント配線板の面方向に多少ずれて形成され、導
体パターン１６ａ、１６ｂを介して接続パッドに導通し
ている。しかしながら、図４に示すように、各スルーホ
ール１８は、その両端開口が接続パッド１４ａ、１４ｂ
によって閉塞されるように接続パッド１４ａ、１４ｂの
真下に形成され、これらの接続パッドに直接導通する構
成としてもよい。
【００２４】また、第１および第２の電子部品は、それ
らの接続端子同志が完全に対向して実装されている場合
に限らず、図５に示すように、第１および第２の電子部
品２０ａ、２０ｂをプリント配線板１０の面方向に沿っ
て多少ずらして実装するようにしもよい。
らの接続端子同志が完全に対向して実装されている場合
に限らず、図５に示すように、第１および第２の電子部
品２０ａ、２０ｂをプリント配線板１０の面方向に沿っ
て多少ずらして実装するようにしもよい。
【００２５】実装する電子部品は、上述したボールグリ
ッドアレイ型のＳＲＡＭに限らず、他の種々の半導体パ
ッケージ、例えば、チップサイズパッケージ（ＣＳ
Ｐ）、カラムグリッドアレイ（ＣＧＡ）、ピングリッド
アレイ（ＰＧＡ）型の電子部品等を用いることもでき
る。
ッドアレイ型のＳＲＡＭに限らず、他の種々の半導体パ
ッケージ、例えば、チップサイズパッケージ（ＣＳ
Ｐ）、カラムグリッドアレイ（ＣＧＡ）、ピングリッド
アレイ（ＰＧＡ）型の電子部品等を用いることもでき
る。
【００２６】
【発明の効果】以上詳述したように、この発明によれ
ば、第１の電子部品と第２の電子部品とを同一の電気的
特性をもった接続端子が１８０度反転した位置に配列さ
れた構成と、これら第１および第２の電子部品をプリン
ト配線板を挟んでほぼ対向して実装する構成としたこと
から、多数の電子部品をプリント配線板の表面および裏
面に実装した場合でも電子部品の所望の接続端子同志を
容易に接続することができ、小型化および高密度化な実
装が可能なプリント回路基板を提供することができる。
ば、第１の電子部品と第２の電子部品とを同一の電気的
特性をもった接続端子が１８０度反転した位置に配列さ
れた構成と、これら第１および第２の電子部品をプリン
ト配線板を挟んでほぼ対向して実装する構成としたこと
から、多数の電子部品をプリント配線板の表面および裏
面に実装した場合でも電子部品の所望の接続端子同志を
容易に接続することができ、小型化および高密度化な実
装が可能なプリント回路基板を提供することができる。
【図１】この発明の実施の形態に係るプリント回路基板
を示す断面図。
を示す断面図。
【図２】標準タイプおよびリバースタイプのＳＲＡＭを
示す平面図。
示す平面図。
【図３】上記プリント配線板の要部を拡大して示す断面
図。
図。
【図４】この発明の他の実施の形態に係るプリント配線
板の要部を拡大して示す断面図。
板の要部を拡大して示す断面図。
【図５】この発明の更に他の実施の形態に係るプリント
配線板の要部を拡大して示す断面図。
配線板の要部を拡大して示す断面図。
１０…プリント配線板 １２ａ…第１の表面 １２ｂ…第２の表面 １４ａ、１４ｂ…接続パッド １６ａ、１６ｂ…導体パターン １８…スルーホール ２０ａ…標準タイプのＳＲＡＭ ２０ｂ…リバースタイプのＳＲＡＭ ２２ａ、２２ｂ…接続端子
Claims (4)
- 【請求項１】それぞれ導体パターンの形成された第１の
表面、および第１の表面の反対側に位置した第２の表面
を有するプリント配線板と、 種々の電気的特性を有しそれぞれ所定の位置に配列され
た多数の接続端子を備え、所定の機能を有する第１の電
子部品と、 上記第１の電子部品の接続端子と同一の種々の電気的特
性を有し、上記第１の電子部品の同一電気的特性の接続
端子と１８０度反転した位置にそれぞれ配列された多数
の接続端子を備えているとともに、上記第１の電子部品
と同一の機能を有する第２の電子部品と、を備え、 上記第１の電子部品は上記第１の表面上に実装され、 上記第２の電子部品は、各接続端子が上記第１の電子部
品の接続端子の内、同一の電気的特性を有する接続端子
と上記プリント配線板を間に挟んでほぼ対向して上記第
２の表面上に実装され、 上記プリント配線板は、上記第１および第２の電子部品
の同一電気的特性の接続端子同志を接続した多数のスル
ーホールを備えていることを特徴とするプリント回路基
板。 - 【請求項２】上記第１の表面に設けられた導体パターン
は、上記第１の電子部品の接続端子がそれぞれ接続され
た多数の第１の接続パッドを有し、上記第２の表面に設
けられた導体パターンは、上記第２の電子部品の接続端
子がそれぞれ接続されているとともに上記第１の表面側
の対応する第１の接続パッドとほぼ対向して設けられた
多数の第２の接続パッドを有し、互いにほぼ対向する各
第１および第２の接続パッド同志は、上記各スルーホー
ルを介して互いに導通していることを特徴とする請求項
１に記載のプリント配線基板。 - 【請求項３】上記各スルーホールは、上記第１および第
２の接続パッドに対して上記プリント配線板の表面方向
に沿ってずれて設けられていることを特徴とする請求項
２に記載のプリント回路基板。 - 【請求項４】上記各第１および第２の接続パッドは、対
応する上記スルーホールの両端開口を閉塞するように、
スルーホールに重ねて設けられていることを特徴とする
請求項２に記載のプリント回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34179695A JPH09186424A (ja) | 1995-12-27 | 1995-12-27 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34179695A JPH09186424A (ja) | 1995-12-27 | 1995-12-27 | プリント回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186424A true JPH09186424A (ja) | 1997-07-15 |
Family
ID=18348830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34179695A Pending JPH09186424A (ja) | 1995-12-27 | 1995-12-27 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186424A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002036200A (ja) * | 2000-06-06 | 2002-02-05 | Lucent Technol Inc | マイクロメカニカルデバイスの相互接続 |
| US20090250255A1 (en) * | 2008-04-02 | 2009-10-08 | Spansion Llc | Connections for electronic devices on double-sided circuit board |
| US20110235291A1 (en) * | 2010-03-29 | 2011-09-29 | Xerox Corp. | Back-to-back package accomplishing short signal path lengths |
| CN103151631A (zh) * | 2013-03-27 | 2013-06-12 | 上海航天科工电器研究院有限公司 | 一种圆形接触件与刺破端子的转接结构 |
| WO2017026302A1 (ja) * | 2015-08-07 | 2017-02-16 | 株式会社デンソー | Ｂｇａ型部品の実装構造 |
-
1995
- 1995-12-27 JP JP34179695A patent/JPH09186424A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002036200A (ja) * | 2000-06-06 | 2002-02-05 | Lucent Technol Inc | マイクロメカニカルデバイスの相互接続 |
| US20090250255A1 (en) * | 2008-04-02 | 2009-10-08 | Spansion Llc | Connections for electronic devices on double-sided circuit board |
| US8228679B2 (en) * | 2008-04-02 | 2012-07-24 | Spansion Llc | Connections for electronic devices on double-sided circuit board |
| US20110235291A1 (en) * | 2010-03-29 | 2011-09-29 | Xerox Corp. | Back-to-back package accomplishing short signal path lengths |
| US8218329B2 (en) * | 2010-03-29 | 2012-07-10 | Xerox Corporation | Back-to-back package accomplishing short signal path lengths |
| CN103151631A (zh) * | 2013-03-27 | 2013-06-12 | 上海航天科工电器研究院有限公司 | 一种圆形接触件与刺破端子的转接结构 |
| WO2017026302A1 (ja) * | 2015-08-07 | 2017-02-16 | 株式会社デンソー | Ｂｇａ型部品の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100645861B1 (ko) | 캐리어 기반형 전자 모듈 | |
| US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
| US5343075A (en) | Composite stacked semiconductor device with contact plates | |
| US5995379A (en) | Stacked module and substrate therefore | |
| US5744862A (en) | Reduced thickness semiconductor device with IC packages mounted in openings on substrate | |
| USRE36916E (en) | Apparatus for stacking semiconductor chips | |
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| KR20010076213A (ko) | 반도체 장치 및 그 배선 방법 | |
| JP2003188508A (ja) | プリント配線板、面実装形回路部品および回路モジュール | |
| US6121679A (en) | Structure for printed circuit design | |
| US6404046B1 (en) | Module of stacked integrated circuit packages including an interposer | |
| US5384433A (en) | Printed circuit structure including power, decoupling and signal termination | |
| US6657133B1 (en) | Ball grid array chip capacitor structure | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| KR100336081B1 (ko) | 반도체 칩 | |
| US20060138630A1 (en) | Stacked ball grid array packages | |
| JPH09186424A (ja) | プリント回路基板 | |
| US6295220B1 (en) | Memory bar and related circuits and methods | |
| US7932604B2 (en) | Configuration for multi-layer ball grid array | |
| JPH05102621A (ja) | 導電パターン | |
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール | |
| JPS6334969A (ja) | 半導体記憶装置 | |
| JPH04356955A (ja) | 電子部品搭載用基板 |