JPH0969587A - Ｂｇａ型半導体装置及びｂｇａモジュール - Google Patents
Ｂｇａ型半導体装置及びｂｇａモジュールInfo
- Publication number
- JPH0969587A JPH0969587A JP7222386A JP22238695A JPH0969587A JP H0969587 A JPH0969587 A JP H0969587A JP 7222386 A JP7222386 A JP 7222386A JP 22238695 A JP22238695 A JP 22238695A JP H0969587 A JPH0969587 A JP H0969587A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- type semiconductor
- semiconductor device
- bga type
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】実装の密度が向上しない。
【解決手段】半導体チップを搭載した多層配線板からな
るパッケージの上面及び下面に、外部接続用端子を構成
する半田ボール１を形成する。
るパッケージの上面及び下面に、外部接続用端子を構成
する半田ボール１を形成する。
Description
【０００１】
【発明の属する技術分野】本発明はＢＧＡ型半導体装置
及びＢＧＡ型半導体装置を実装したＢＧＡモジュールに
関する。
及びＢＧＡ型半導体装置を実装したＢＧＡモジュールに
関する。
【０００２】
【従来の技術】従来のＢＧＡ（ボールグリッドアレイ）
型半導体装置１０Ｇは、図４に示す様に、エポキシ樹脂
等で形成した基板３Ａ上に半導体（ＩＣ）チップ６を搭
載し、ワイヤ５，基板上の導体４及びビアホール１７を
介して、基板３Ａの下面にのみ設けられた外部接続用端
子である半田ボール１へ接続した構造となっていた。尚
図４において２はエポキシ樹脂等の封止材、１８はソル
ダーマスクである。
型半導体装置１０Ｇは、図４に示す様に、エポキシ樹脂
等で形成した基板３Ａ上に半導体（ＩＣ）チップ６を搭
載し、ワイヤ５，基板上の導体４及びビアホール１７を
介して、基板３Ａの下面にのみ設けられた外部接続用端
子である半田ボール１へ接続した構造となっていた。尚
図４において２はエポキシ樹脂等の封止材、１８はソル
ダーマスクである。
【０００３】又、チップキャリア（パッケージ）１１の
電極を増す為に図５に示すように、マザーボード１４の
凹陥部１６に入るチップキャリア１１の上下面の端部に
電極１５を設け、対応するマザーボード１１の電極１５
とを半田１３により接続し、実装密度を高めたものが、
例えば特開昭６０−１７９３５号公報に記載されてい
る。尚、図５において５はワイヤ，６はＩＣチップ，１
２は封止用キャップである。
電極を増す為に図５に示すように、マザーボード１４の
凹陥部１６に入るチップキャリア１１の上下面の端部に
電極１５を設け、対応するマザーボード１１の電極１５
とを半田１３により接続し、実装密度を高めたものが、
例えば特開昭６０−１７９３５号公報に記載されてい
る。尚、図５において５はワイヤ，６はＩＣチップ，１
２は封止用キャップである。
【０００４】
【発明が解決しようとする課題】上述したＢＧＡ型半導
体装置のうち図４に示したものは、基板の下面のみにし
か外部接続用端子がない為、プリント基板へ実装する際
に積み重ねることができず高密度実装が困難であった。
体装置のうち図４に示したものは、基板の下面のみにし
か外部接続用端子がない為、プリント基板へ実装する際
に積み重ねることができず高密度実装が困難であった。
【０００５】又、図５に示したチップキャリアでは、専
用のマザーボードへの実装のみに限定され、一般的なプ
リント基板へチップキャリア単体を実装することはでき
ないという問題があった。
用のマザーボードへの実装のみに限定され、一般的なプ
リント基板へチップキャリア単体を実装することはでき
ないという問題があった。
【０００６】本発明の目的は、高密度実装が容易に可能
なＢＧＡ型半導体装置を提供することにある。又本発明
の他の目的は、ＢＧＡ型半導体装置が高密度に実装され
たＢＧＡモジュールを提供することにある。
なＢＧＡ型半導体装置を提供することにある。又本発明
の他の目的は、ＢＧＡ型半導体装置が高密度に実装され
たＢＧＡモジュールを提供することにある。
【０００７】
【課題を解決するための手段】第１の発明のＢＧＡ型半
導体装置は、多層配線基板からなるパッケージと、この
パッケージの凹部に固定された半導体チップと、この半
導体チップを封止する封止材とを有するＢＧＡ型半導体
装置において、前記パッケージの上面及び下面に外部接
続用端子が設けられていることを特徴とするものであ
る。
導体装置は、多層配線基板からなるパッケージと、この
パッケージの凹部に固定された半導体チップと、この半
導体チップを封止する封止材とを有するＢＧＡ型半導体
装置において、前記パッケージの上面及び下面に外部接
続用端子が設けられていることを特徴とするものであ
る。
【０００８】第２の発明のＢＧＡモジュールは、パッケ
ージの上面及び下面に外部接続用端子が形成されたＢＧ
Ａ型半導体装置を基板に複数個実装したことを特徴とす
るものである。そして実装されるＢＧＡ型半導体装置の
一部は積層されているか、２枚の基板にはさまれて接続
されているか、又はＢＧＡ型半導体装置の上面あるいは
下面が基板に接続されているものを含むものである。
ージの上面及び下面に外部接続用端子が形成されたＢＧ
Ａ型半導体装置を基板に複数個実装したことを特徴とす
るものである。そして実装されるＢＧＡ型半導体装置の
一部は積層されているか、２枚の基板にはさまれて接続
されているか、又はＢＧＡ型半導体装置の上面あるいは
下面が基板に接続されているものを含むものである。
【０００９】一般に半導体チップには多くの素子が組み
込まれて形成されており、外部接続用端子のいくつかを
組み合せて取り出すことにより所望の電気的機能（特
性）を有する半導体装置とすることが可能である。従っ
て、パッケージの上面のみ又は下面のみに取り出した外
部接続用端子を用いることにより、２つの異った電気的
機能をＢＧＡ型半導体装置に持たせることが可能であ
る。又、２枚の基板間にＢＧＡ型半導体装置をはさんで
実装することにより狭いスペースに多機能のＢＧＡモジ
ュールを構成できる。
込まれて形成されており、外部接続用端子のいくつかを
組み合せて取り出すことにより所望の電気的機能（特
性）を有する半導体装置とすることが可能である。従っ
て、パッケージの上面のみ又は下面のみに取り出した外
部接続用端子を用いることにより、２つの異った電気的
機能をＢＧＡ型半導体装置に持たせることが可能であ
る。又、２枚の基板間にＢＧＡ型半導体装置をはさんで
実装することにより狭いスペースに多機能のＢＧＡモジ
ュールを構成できる。
【００１０】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１（ａ）〜（ｃ）は本発明の第１の実施
の形態を説明する為のＢＧＡ型半導体装置の上面図，側
面図及び下面図であり、図２は断面図である。
て説明する。図１（ａ）〜（ｃ）は本発明の第１の実施
の形態を説明する為のＢＧＡ型半導体装置の上面図，側
面図及び下面図であり、図２は断面図である。
【００１１】図１（ａ）〜（ｃ）及び図２に示したよう
にＢＧＡ型半導体装置１０は、導体４やビアホール等を
有する多層基板からなるパッケージ３と、このパッケー
ジ３の凹部に固定された半導体チップ６と、この半導体
チップを封止するエポキシ樹脂等の封止材２と、パッケ
ージ３の上面及び下面に設けられ外部接続用端子を構成
する半田ボール１とから主に構成されている。半導体チ
ップ６と半田ボール１との接続はワイヤ５，導体４等を
介して行なわれる。尚、封止材としては樹脂に限らず金
属やセラミック等のキャップでもよく、又外部接続用端
子としては、半田ボール１を形成していないランド電極
を含んでいてもよい。
にＢＧＡ型半導体装置１０は、導体４やビアホール等を
有する多層基板からなるパッケージ３と、このパッケー
ジ３の凹部に固定された半導体チップ６と、この半導体
チップを封止するエポキシ樹脂等の封止材２と、パッケ
ージ３の上面及び下面に設けられ外部接続用端子を構成
する半田ボール１とから主に構成されている。半導体チ
ップ６と半田ボール１との接続はワイヤ５，導体４等を
介して行なわれる。尚、封止材としては樹脂に限らず金
属やセラミック等のキャップでもよく、又外部接続用端
子としては、半田ボール１を形成していないランド電極
を含んでいてもよい。
【００１２】このように構成されたＢＧＡ型半導体装置
おいては、パッケージの上面及び下面に半田ボール１が
形成されている為、高密度実装を行うことができる。
又、半導体チップ６のバッドの組合せを２通り選び、パ
ッケージ３の上面の半田ボール（端子）１のみの接続に
よりＢＧＡ型半導体装置１０に第１の電気的機能を持た
せ、下面の半田ボール１のみの接続により第２の電気的
機能を持たせることができる為、より高密度のＢＧＡモ
ジュールを構成することができる。
おいては、パッケージの上面及び下面に半田ボール１が
形成されている為、高密度実装を行うことができる。
又、半導体チップ６のバッドの組合せを２通り選び、パ
ッケージ３の上面の半田ボール（端子）１のみの接続に
よりＢＧＡ型半導体装置１０に第１の電気的機能を持た
せ、下面の半田ボール１のみの接続により第２の電気的
機能を持たせることができる為、より高密度のＢＧＡモ
ジュールを構成することができる。
【００１３】図３（ａ）〜（ｃ）は本発明の第２の実施
の形態を説明する為のＢＧＡモジュールの側面図であ
る。
の形態を説明する為のＢＧＡモジュールの側面図であ
る。
【００１４】ＢＧＡモジュール２０は実装用のプリント
基板７に、図１に示したように、パッケージ３の上面及
び下面に外部接続用の端子を構成する半田ボール１を形
成したＢＧＡ型半導体装置１０を複数個搭載して構成さ
れるが、図３（ａ）は複数個のＢＧＡ型半導体装置１０
Ａ，１０Ｂ，１０Ｃを積層したものであり、メモリＬＳ
Ｉ等共通なデータバスを用いるデバイスの形成に用いる
ことが可能である。尚、積層する場合はパッケージ３の
一方の面には半田ボール１を形成するが、他方の面は半
田ボール１は形成せずにランド電極のままにして用い
る。
基板７に、図１に示したように、パッケージ３の上面及
び下面に外部接続用の端子を構成する半田ボール１を形
成したＢＧＡ型半導体装置１０を複数個搭載して構成さ
れるが、図３（ａ）は複数個のＢＧＡ型半導体装置１０
Ａ，１０Ｂ，１０Ｃを積層したものであり、メモリＬＳ
Ｉ等共通なデータバスを用いるデバイスの形成に用いる
ことが可能である。尚、積層する場合はパッケージ３の
一方の面には半田ボール１を形成するが、他方の面は半
田ボール１は形成せずにランド電極のままにして用い
る。
【００１５】図３（ｂ）に示したＢＧＡモジュールは、
ＢＧＡ型半導体装置１０Ｄの２つの電気的機能を用いる
ものであり、パッケージ３の上面に第１のプリント基板
７Ａをそして下面に第２のプリント基板７Ｂを接続した
ものである。このようなＢＧＡモジュールは、ＢＧＡ型
半導体装置１０Ｄの２つの電気的機能を用いると同時
に、スペーサー的機能をも持たせることができる為、実
装空間の少いカメラやノート型パソコン等に有用であ
る。
ＢＧＡ型半導体装置１０Ｄの２つの電気的機能を用いる
ものであり、パッケージ３の上面に第１のプリント基板
７Ａをそして下面に第２のプリント基板７Ｂを接続した
ものである。このようなＢＧＡモジュールは、ＢＧＡ型
半導体装置１０Ｄの２つの電気的機能を用いると同時
に、スペーサー的機能をも持たせることができる為、実
装空間の少いカメラやノート型パソコン等に有用であ
る。
【００１６】図３（ｃ）に示したＢＧＡモジュールは、
同一構造のＢＧＡ型半導体装置１０Ｅ，１０Ｆを用い、
接続する面を異ったものとすることにより、異った電気
的機能を実現させたものである。
同一構造のＢＧＡ型半導体装置１０Ｅ，１０Ｆを用い、
接続する面を異ったものとすることにより、異った電気
的機能を実現させたものである。
【００１７】尚、図３（ａ）〜（ｃ）において異った構
造のＢＧＡモジュールについて説明したが、これらの構
造のものが組合されたものであってもよいことは勿論で
ある。
造のＢＧＡモジュールについて説明したが、これらの構
造のものが組合されたものであってもよいことは勿論で
ある。
【００１８】
【発明の効果】以上説明したように本発明は、半導体チ
ップを搭載したパッケージの上下面双方に外部接続用端
子を設けることにより高密度実装が可能なＢＧＡ型半導
体装置が得られる。又このＢＧＡ型半導体装置を実装す
ることにより、高密度に実装されたＢＧＡモジュールが
得られる。
ップを搭載したパッケージの上下面双方に外部接続用端
子を設けることにより高密度実装が可能なＢＧＡ型半導
体装置が得られる。又このＢＧＡ型半導体装置を実装す
ることにより、高密度に実装されたＢＧＡモジュールが
得られる。
【図１】本発明の第１の実施の形態を説明する為の上面
図，側面図及び下面図。
図，側面図及び下面図。
【図２】本発明の第１の実施の形態を説明する為の断面
図。
図。
【図３】本発明の第２の実施の形態を説明する為の側面
図。
図。
【図４】従来のＢＧＡ型半導体装置の断面図。
【図５】従来のチップキャリアとマザーボードの断面
図。
図。
１ 半田ボール ２ 封止材 ３ パッケージ ４ 導体 ５ ワイヤ ６ 半導体チップ ７ プリント基板 １０，１０Ａ〜１０Ｆ ＢＧＡ型半導体装置 １１ チップキャリア １２ キャップ １３ 半田 １４ マザーボード １５ 電極 １６ 凹陥部 １７ ビアホール １８ ソルダーマスク ２０ ＢＧＡモジュール
Claims (6)
- 【請求項１】 多層配線基板からなるパッケージと、こ
のパッケージの凹部に固定された半導体チップと、この
半導体チップを封止する封止材とを有するＢＧＡ型半導
体装置において、前記パッケージの上面及び下面に外部
接続用端子が設けられていることを特徴とするＢＧＡ型
半導体装置。 - 【請求項２】 パッケージ上面の外部端子に接続された
半導体チップの電気的機能は、パッケージ下面の外部端
子に接続された半導体チップの電気的機能と異なる請求
項１記載のＢＧＡ型半導体装置。 - 【請求項３】 パッケージの上面及び下面に外部接続用
端子が形成されたＢＧＡ型半導体装置を基板に複数個実
装したことを特徴とするＢＧＡモジュール。 - 【請求項４】 ＢＧＡ型半導体装置の一部は積層されて
いる請求項３記載のＢＧＡモジュール。 - 【請求項５】 少くとも１個のＢＧＡ型半導体装置の上
面の外部接続用端子は第１の基板に接続され、下面の外
部接続用端子は第２の基板に接続されている請求項３記
載のＢＧＡモジュール。 - 【請求項６】 同一の基板に上面の外部接続用端子が接
続されたＢＧＡ型半導体装置と下面の外部接続用端子が
接続されたＢＧＡ型半導体装置とを含む請求項３記載の
ＢＧＡモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222386A JPH0969587A (ja) | 1995-08-30 | 1995-08-30 | Ｂｇａ型半導体装置及びｂｇａモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222386A JPH0969587A (ja) | 1995-08-30 | 1995-08-30 | Ｂｇａ型半導体装置及びｂｇａモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969587A true JPH0969587A (ja) | 1997-03-11 |
Family
ID=16781554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7222386A Pending JPH0969587A (ja) | 1995-08-30 | 1995-08-30 | Ｂｇａ型半導体装置及びｂｇａモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0969587A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375168B1 (ko) * | 2000-11-02 | 2003-03-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
| US6740964B2 (en) | 2000-11-17 | 2004-05-25 | Oki Electric Industry Co., Ltd. | Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device |
| JP2007123942A (ja) * | 2007-02-09 | 2007-05-17 | Sony Corp | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6361150B2 (ja) * | 1980-10-04 | 1988-11-28 | ||
| JPH0613541A (ja) * | 1992-03-02 | 1994-01-21 | Motorola Inc | 積層可能な三次元マルチチップ半導体デバイスとその製法 |
| JPH0637248A (ja) * | 1992-05-26 | 1994-02-10 | Motorola Inc | 積み重ね半導体マルチチップモジュールおよびその製造方法 |
| JPH07307405A (ja) * | 1994-05-11 | 1995-11-21 | Goldstar Electron Co Ltd | ソルダボールを用いた半導体パッケージおよびその製造方法 |
-
1995
- 1995-08-30 JP JP7222386A patent/JPH0969587A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6361150B2 (ja) * | 1980-10-04 | 1988-11-28 | ||
| JPH0613541A (ja) * | 1992-03-02 | 1994-01-21 | Motorola Inc | 積層可能な三次元マルチチップ半導体デバイスとその製法 |
| JPH0637248A (ja) * | 1992-05-26 | 1994-02-10 | Motorola Inc | 積み重ね半導体マルチチップモジュールおよびその製造方法 |
| JPH07307405A (ja) * | 1994-05-11 | 1995-11-21 | Goldstar Electron Co Ltd | ソルダボールを用いた半導体パッケージおよびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375168B1 (ko) * | 2000-11-02 | 2003-03-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
| US6740964B2 (en) | 2000-11-17 | 2004-05-25 | Oki Electric Industry Co., Ltd. | Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device |
| US7029953B2 (en) | 2000-11-17 | 2006-04-18 | Oki Electric Industry Co., Ltd. | Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device |
| JP2007123942A (ja) * | 2007-02-09 | 2007-05-17 | Sony Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391105B2 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
| US4763188A (en) | Packaging system for multiple semiconductor devices | |
| US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
| US5744862A (en) | Reduced thickness semiconductor device with IC packages mounted in openings on substrate | |
| US7737545B2 (en) | Multi-surface IC packaging structures and methods for their manufacture | |
| US6777794B2 (en) | Circuit mounting method, circuit mounted board, and semiconductor device | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US20150022985A1 (en) | Device-embedded package substrate and semiconductor package including the same | |
| JP2509969B2 (ja) | 電子装置 | |
| JP2003110084A (ja) | 半導体装置 | |
| JPH0234184B2 (ja) | ||
| JP2001185674A (ja) | 単位配線基板、配線基板、電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 | |
| JP3818359B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2001156251A (ja) | 半導体装置 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JP2001196526A (ja) | マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器 | |
| JP2000228468A (ja) | 半導体チップ及び半導体装置 | |
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール | |
| JP2002033443A (ja) | 半導体モジュール | |
| JP2003204039A (ja) | 半導体装置 | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| JP3813489B2 (ja) | 積層型半導体装置 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JP3850712B2 (ja) | 積層型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980721 |